JP2010171863A - 電圧調整回路 - Google Patents

Abstract

【課題】電圧調整回路において、回路が複雑になるレールツーレール型オペアンプを用いることなく、全体として回路の簡素化とチップサイズの低減化を図る。
【解決手段】第１及び第２の出力バッファ４、５をそれぞれＮチャネル型オペアンプ、Ｐチャネル型オペアンプという素子数が少ない２種類のオペアンプを用いて形成する。第１及び第２のスイッチ群２、３は、直列抵抗体１からの２つの電圧Ｓｘａ、Ｓｘｂを出力する。第２のスイッチング回路６は、直列抵抗体１からの２つの電圧Ｓｘａ、Ｓｘｂを、それぞれの入力電圧範囲に適合するように、第１の出力バッファ４、第２の出力バッファ５のいずれかに入力するように切り換えを行う。
【選択図】図１

Description

本発明は、電圧調整回路に関し、特に、ブリッジ型センサーからの出力される２つの出力電圧の差電圧のオフセットを調整する電圧調整回路に関する。

４個の抵抗をブリッジ接続したブリッジ回路からなるブリッジ型センサーは、例えば、測定対象物の傾斜角、加速度を測定するセンサー、ある測定点での地磁気を測定するセンサー等として用いられる。このブリッジ型センサーは、例えば傾斜角を表す２つの出力電圧を出力する。そして、２つの出力電圧の差電圧は、インスツルメンテンテーションアンプによって増幅される。

例えば、測定対象物が傾斜していない場合や加速度がゼロの場合、２つの出力電圧の差電圧はゼロであることが理想的である。しかしながら、ブリッジに接続される抵抗の抵抗値のばらつきや周囲の温度条件等によって、測定対象物が傾斜していない場合における２つの出力電圧の差電圧をゼロに設定することはきわめて困難である。換言すれば、ブリッジ型センサーの２つの出力電圧の差電圧にはオフセットが含まれているのである。

このオフセットがあると、測定対象物の傾斜角等を求める際に誤差が現れるため、できるだけ取り除くことが望ましい。そこで、図１２の電圧調整回路を用いてブリッジ型センサーの２つの出力電圧の差電圧の補正を行うことができる。

この電圧調整回路は、直列抵抗体５０、第１のスイッチ群５１、第２のスイッチ群５２、第１の出力バッファ５３、第２の出力バッファ５４からなる。

直列抵抗体５０は、第１の基準電圧Ｖ１が印加される第１の基準電圧印加端子Ｐ１と第２の基準電圧Ｖ２が印加される第２の基準電圧印加端子Ｐ２の間にＲ１〜Ｒ１７という１７個の抵抗を直列接続して形成される。

第１のスイッチ群５１は、抵抗Ｒ１〜Ｒ１７の各接続点に一端が接続された１８個のスイッチＳ０ａ〜Ｓ１７ａからなる。スイッチＳ０ａ〜Ｓ１７ａの他端は第１の共通接続線５５に共通接続される。第２のスイッチ群５２は、抵抗Ｒ１〜Ｒ１７の各接続点に一端が接続された１８個のスイッチＳ０ｂ〜Ｓ１７ｂからなる。スイッチＳ０ｂ〜Ｓ１７ｂの他端は第２の共通接続線５６に共通接続される。

第１の出力バッファ５３はレールツーレール型オペアンプ（rail-to-rail type operation amplifier）を用いて形成され、その非反転入力端子（＋）に第１の共通接続線５５が接続される。同様に、第２の出力バッファ５４はレールツーレール型オペアンプを用いて形成され、その非反転入力端子（＋）に第２の共通接続線５６が接続される。

第１及び第２の出力バッファ５３、５４は電圧調整回路の出力インピーダンスを下げるために設けられる。

第１の出力バッファ５３の出力電圧ＶＯＵＴａは第１の出力端子ＯＵＴ１に出力される。第２の出力バッファ５４の出力電圧ＶＯＵＴｂは第２の出力端子ＯＵＴ２に出力される。第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間の分割数（＝抵抗の個数）をＫとし、電圧調整データをｎとすると、出力電圧ＶＯＵＴａ、ＶＯＵＴｂは次式で表される。
ＶＯＵＴａ＝（Ｖ１−Ｖ２）×ｎ／Ｋ
ＶＯＵＴｂ＝Ｖ１−（Ｖ１−Ｖ２）×ｎ／Ｋ
即ち、電圧調整データがｎの時に、第１のスイッチ群５１のスイッチＳｎａと第２のスイッチ群５２のスイッチＳｎｂがオンする構成とする。

Ｖ１＝Ｖｃｃ（電源電圧）、Ｖ２＝ＧＮＤ（接地電圧）＝０Ｖとして、電圧調整範囲を最大にする場合は、出力電圧ＶＯＵＴａ、ＶＯＵＴｂは次式で表される。
ＶＯＵＴａ＝Ｖｃｃ×ｎ／Ｋ
ＶＯＵＴｂ＝Ｖｃｃ×（１−ｎ／Ｋ）
電圧調整データｎの値を０〜Ｋとすると、第１及び第２の出力バッファ５３、５４には、０Ｖ〜Ｖｃｃまでの電圧が入力される。第１及び第２の出力バッファ５３、５４の電源電圧はＶｃｃ、接地電圧は０Ｖであるから第１及び第２の出力バッファ５３、５４は０Ｖ〜Ｖｃｃという広い入力電圧範囲を持っているレールツーレール型オペアンプである必要がある。

第１及び第２の出力バッファ５３、５４にレールツーレール型オペアンプが用いられていない場合には、Ｖ１＝Ｖｃｃ（電源電圧）、Ｖ２＝ＧＮＤ（接地電圧）＝０Ｖとして、電圧調整範囲を最大にすることができなかった。

特開２００８−２９４７７２号公報

上述のように従来の電圧調整回路においては、第１及び第２の出力バッファ５３、５４はレールツーレール型オペアンプを用いて形成する必要があるが、一般にレールツーレール型オペアンプは回路が複雑であり、ＩＣのチップサイズが大きくなるという問題があった。

本願に開示される発明の中、主たる発明は以下の通りである。

即ち、本発明の電圧調整回路は、第１の基準電圧Ｖ１と前記第１の基準電圧Ｖ１より低い第２の基準電圧Ｖ２の間に直列に接続された複数の抵抗からなる直列抵抗体と、前記直列抵抗体から、電圧調整データの増加に応じて増加する第１の出力電圧及び前記電圧調整データの増加に応じて減少する第２の出力電圧が出力されるようにスイッチングする第１のスイッチング回路と、前記第１の基準電圧Ｖ１から前記第２の基準電圧Ｖ２より高い電圧までの第１の入力電圧範囲を有する第１の出力バッファと、前記第１の基準電圧Ｖ１より低い電圧から前記第２の基準電圧までの第２の入力電圧範囲を有する第２の出力バッファと、前記電圧調整データに応じて、前記第１及び第２の出力電圧を前記第１及び第２の入力電圧範囲に適合するように、前記第１の出力バッファ又は前記第２の出力バッファに入力するようにスイッチングする第２のスイッチング回路と、を備えることを特徴とする。

本発明の電圧調整回路によれば、回路が複雑になるレールツーレール型オペアンプを用いることなく、全体として回路の簡素化とチップサイズの低減化を図ることができる。

本発明の第１の実施形態による電圧調整回路の回路図である。 本発明の第１の実施形態による電圧調整回路の動作を説明する図である。 第１及び第２の出力バッファの回路図である。 本発明の第１の実施形態による電圧調整回路の具体的な回路図である。 本発明の第２の実施形態による電圧調整回路の回路図である。 本発明の第２の実施形態による電圧調整回路の回路図である。 本発明の第２の実施形態による電圧調整回路の具体的な回路図である。 本発明の第３の実施形態による電圧調整回路の回路図である。 本発明の第３の実施形態による電圧調整回路の回路図である。 本発明の第３の実施形態による電圧調整回路の具体的な回路図である。 オフセット調整回路の回路図である。 従来の電圧調整回路の回路図である。

以下、本発明の第１乃至第３の実施形態を説明するが、その前に各実施形態に共通する本発明の技術的特徴について説明する。

本発明の電圧調整回路においては、２つの出力バッファをレールツーレール型オペアンプの代わりに、例えば、Ｎチャネル型オペアンプ、Ｐチャネル型オペアンプという素子数が少ない２種類のオペアンプを用いて形成する。

しかしながら、Ｎチャネル型オペアンプの入力電圧範囲（同相入力範囲とも呼ばれる）は、電源電圧をＶｃｃ（例えば、５Ｖ）とすると、Ｖｔ１〜Ｖｃｃであり、Ｖｔ１以下の入力電圧に対しては正常に動作しないという特性を持っている。Ｖｔ１は例えば１Ｖである。

一方、Ｐチャネル型オペアンプの入力電圧範囲は例えば０Ｖ〜（Ｖｃｃ−Ｖｔ２）であり、（Ｖｃｃ−Ｖｔ２）以上の入力電圧に対しては正常に動作しないという特性を持っている。Ｖｔ２は例えば、１Ｖである。

そこで、本発明においては、直列抵抗体からの２つの出力電圧をその値に応じて、その入力電圧範囲に適合するように、Ｐチャネル型オペアンプ、Ｎチャネル型オペアンプのいずれかに入力するように切り換えを行うようにしたものである。これにより、回路の複雑化を避けながら、電圧調整範囲を最大にすることができる。

［第１の実施形態］
図１は、第１の実施形態による電圧調整回路の回路図である。この電圧調整回路は、直列抵抗体１、第１のスイッチング回路を形成する第１のスイッチ群２及び第２のスイッチ群３、第１の出力バッファ４、第２の出力バッファ５、第２のスイッチング回路６、第３のスイッチング回路７を有する。

直列抵抗体１は、第１の基準電圧Ｖ１が印加される第１の基準電圧印加端子Ｐ１と第２の基準電圧Ｖ２が印加される第２の基準電圧印加端子Ｐ２の間にＲ１〜Ｒ１７という１７個の抵抗を直列接続して形成される。

第１のスイッチ群２は、抵抗Ｒ１〜Ｒ１７の各接続点に一端が接続された１８個のスイッチＳ０ａ〜Ｓ１７ａからなる。スイッチＳ０ａ〜Ｓ１７ａの他端は第１の共通接続線８に共通接続される。直列抵抗体１から第１のスイッチ群２を介して第１の共通接続線８に出力される電圧をＳｘａとする。

第２のスイッチ群３は、抵抗Ｒ１〜Ｒ１７の各接続点に一端が接続された１８個のスイッチＳ０ｂ〜Ｓ１７ｂからなる。スイッチＳ０ｂ〜Ｓ１７ｂの他端は第２の共通接続線９に共通接続される。直列抵抗体１から第２のスイッチ群３を介して第２の共通接続線９に出力される電圧をＳｘｂとする。

第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間の分割数（＝抵抗の個数）をＫとし、電圧調整データをｎとすると、Ｓｘａ、Ｓｘｂは次式で表される。なお、図１では、一例としてＫ＝１７の場合を示してある。
Ｓｘａ＝（Ｖ１−Ｖ２）×ｎ／Ｋ
Ｓｘｂ＝Ｖ１−（Ｖ１−Ｖ２）×ｎ／Ｋ
即ち、電圧調整データがｎの時に、第１のスイッチ群２のスイッチＳｎａと第２のスイッチ群３のスイッチＳｎｂがオンする構成とする。

Ｖ１＝Ｖｃｃ（電源電圧）、Ｖ２＝０Ｖとすると、Ｓｘａ、Ｓｘｂは次式で表される。
Ｓｘａ＝Ｖｃｃ×ｎ／Ｋ
Ｓｘｂ＝Ｖｃｃ×（１−ｎ／Ｋ）
第１の出力バッファ４はＮチャネル型オペアンプ又はＮＰＮ型オペアンプを用いて形成される。即ち、出力端子が反転入力端子（−）に接続された増幅率１の負帰還型の構成である。第１の出力バッファ４の電源電圧をＶｃｃとすると、第１の出力バッファ４の入力電圧範囲は、Ｖｔ１〜Ｖｃｃである。Ｖｔ１は正のしきい値電圧で、例えば１Ｖである。

また、第２の出力バッファ５はＰチャネル型オペアンプ又はＰＮＰ型オペアンプを用いて形成される。これも、出力端子が反転入力端子（−）に接続された増幅率１の負帰還型の構成である。第２の出力バッファ５の電源電圧をＶｃｃとすると、第２の出力バッファ５の入力電圧範囲は、０Ｖ〜Ｖｃｃ−Ｖｔ２である。Ｖｔ２は正のしきい値電圧で、例えば１Ｖである。

第２のスイッチング回路６は、スイッチＳｗ１ａ、Ｓｗ１ｂからなる。第３のスイッチング回路７は、スイッチＳｗ２ａ、Ｓｗ２ｂからなる。第１の出力端子ＯＵＴ１に出力される第１の出力電圧をＶＯＵＴａとし、第２の出力端子ＯＵＴ２に出力される第２の出力電圧をＶＯＵＴｂとする。

第２及び第３のスイッチング回路６、７のスイッチングを図１、図２に基づいて説明する。

（１）Ｓｘａ≦Ｓｘｂの設定とする電圧調整データｎの値（０≦ｎ≦Ｋ／２）の場合には、図１のように、Ｓｘａを第２の出力バッファ５の非反転入力端子（＋）に入力し、Ｓｘｂを第１の出力バッファ４の非反転入力端子（＋）に入力する。また、第２の出力バッファ５の出力端子を第１の出力端子ＶＯＵＴ１に接続し、第１の出力バッファ４の出力端子を第２の出力端子ＶＯＵＴ２に接続する。

つまり、電圧が０Ｖ〜Ｖｃｃ／２の範囲となるＳｘａを第２の出力バッファ５に入力し、バッファした後に、第１の出力端子ＶＯＵＴ１に第１の出力電圧ＶＯＵＴａとして出力する。また、電圧がＶｃｃ／２〜Ｖｃｃの範囲となるＳｘｂを第１の出力バッファ４に入力し、バッファした後に、第２の出力端子ＶＯＵＴ２に第２の出力電圧ＶＯＵＴｂとして出力する。

（２）Ｓｘａ＞Ｓｘｂの設定とする電圧調整データｎの値（Ｋ／２＜ｎ≦Ｋ）の場合には、図１で図示した状態とは反対に、Ｓｘａを第１の出力バッファ４の非反転入力端子（＋）に入力し、Ｓｘｂを第２の出力バッファ５の非反転入力端子（＋）に入力する。また、第１の出力バッファ４の出力端子を第１の出力端子ＶＯＵＴ１に接続し、第２の出力バッファ５の出力端子を第２の出力端子ＶＯＵＴ２に接続する。

つまり、電圧がＶｃｃ／２〜Ｖｃｃの範囲となるＳｘａを第１の出力バッファ４に入力し、バッファした後に、第１の出力端子ＶＯＵＴ１に第１の出力電圧ＶＯＵＴａとして出力する。また、電圧が０Ｖ〜Ｖｃｃ／２の範囲となるＳｘｂを第２の出力バッファ５に入力し、バッファした後に、第２の出力端子ＶＯＵＴ２に第２の出力電圧ＶＯＵＴｂとして出力する。

この結果、第１の出力電圧Ｖｏｕｔａ、第２の出力電圧Ｖｏｕｔｂは以下のようになり、従来と同様の出力を得ることができる。
ＶＯＵＴａ＝Ｓｘａ＝Ｖｃｃ×ｎ／Ｋ
ＶＯＵＴｂ＝Ｓｘｂ＝Ｖｃｃ×（１−ｎ／Ｋ）
このように、スイッチＳｗ１ａ、Ｓｗ１ｂ、Ｓｗ２ａ、Ｓｗ２ｂを電圧調整データｎの値によって切り換え、Ｓｘａ、Ｓｘｂをそのとり得る範囲に応じた入力電圧範囲を持つ第１の出力バッファ４又は第２の出力バッファ５に入力する。これにより、電圧調整範囲を最大にしつつ、従来のように回路が複雑となるレールツーレール型オペアンプを用いる必要が無く、全体として回路の簡素化とチップサイズの低減化を図ることができる。

［出力バッファの具体的な構成例］
図３（ａ）は、第１の出力バッファ４の回路図であり、Ｎチャネル型オペアンプを用いたものである。Ｎチャネル型ＭＯＳトランジスタＭＮ１、ＭＮ２は一対の差動入力トランジスタであり、それらの共通接続されたソースに定電流源Ｉ１が接続される。ＭＮ１のゲートが非反転入力端子（＋）、ＭＮ２のゲートが反転入力端子（−）に対応する。
また、これら一対の差動入力トランジスタにカレントミラーを形成するＰチャネル型ＭＯＳトランジスタＭＰ１、ＭＰ２が接続されている。

そして、ＭＮ１とＭＰ１の接続点から差動出力が取り出され、この差動出力がＰチャネル型ＭＯＳトランジスタＭＰ３（出力トランジスタ）のゲートに入力される。ＭＰ３のソースには電源電圧Ｖｃｃが印加され、そのドレイン（出力端子）には定電流源Ｉ２が接続される。また、ＭＮ２のゲートはＭＰ３のドレインが接続される。

この構成によれば、入力電圧はＮチャネル型ＭＯＳトランジスタＭＮ１のゲートに印加されるので、入力電圧がこのトランジスタのしきい値電圧Ｖｔ１より低くなると動作しなくなる。つまり、第１の出力バッファ４が正常に動作する入力電圧範囲はＶｔ１〜Ｖｃｃである。

なお、第１の出力バッファ４はＭＯＳトランジスタの代わりに、バイポーラトランジスタを用いても形成することができる。その場合、Ｎチャネル型ＭＯＳトランジスタをＮＰＮ型バイポーラトランジスタで置き換え、Ｐチャネル型ＭＯＳトランジスタをＰＮＰ型バイポーラトランジスタで置き換えればよい。

図３（ｂ）は、第２の出力バッファ５の回路図であり、Ｐチャネル型オペアンプを用いたものである。Ｐチャネル型ＭＯＳトランジスタＭＰ４、ＭＰ５は一対の差動入力トランジスタであり、それらの共通接続されたソースに定電流源Ｉ３が接続されている。ＭＰ４のゲートが非反転入力端子（＋）、ＭＰ５のゲートが反転入力端子（−）に対応する。

また、これら一対の差動入力トランジスタにカレントミラーを形成するＮチャネル型ＭＯＳトランジスタＭＮ３、ＭＮ４が接続されている。

そして、ＭＮ３とＭＰ４の接続点から差動出力が取り出され、この差動出力がＮチャネル型ＭＯＳトランジスタＭＮ５（出力トランジスタ）のゲートに入力される。ＭＮ５のドレイン（出力端子）には定電流源Ｉ４が接続される。また、ＭＰ５のゲートにはＭＮ５のドレインが接続される。

この構成によれば、入力電圧はＰチャネル型ＭＯＳトランジスタＭＰ４のゲートに印加されるので、入力電圧がＶｃｃ−Ｖｔ２より高くなると動作しなくなる。ＶｔｐはＭＰ４のしきい値電圧の絶対値である。つまり、第２の出力バッファ５が正常に動作する入力電圧範囲は０〜Ｖｃｃ−Ｖｔ２である。

なお、第２の出力バッファ５はＭＯＳトランジスタの代わりに、バイポーラトランジスタを用いても形成することができる。その場合、Ｎチャネル型ＭＯＳトランジスタをＮＰＮ型バイポーラトランジスタで置き換え、Ｐチャネル型ＭＯＳトランジスタをＰＮＰ型バイポーラトランジスタで置き換えればよい。

［電圧調整回路の具体的な構成例］
図４は、Ｋ＝１０の場合における電圧調整回路の具体的な回路図である。第１のスイッチ群２、第２のスイッチ群３、第２のスイッチング回路６、第３のスイッチング回路７は、例えばＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを並列接続してなるアナログスイッチで形成することが好ましい。また、電圧調整データｎ（ｎ＝０〜１０）に対応した１１本の配線が、それぞれ対応するスイッチＳ０ａ〜Ｓ１０ａ、Ｓ０ｂ〜Ｓ１０ｂに接続されている。

［第２の実施形態］
図５は、第２の実施形態による電圧調整回路の回路図である。本実施形態は、第１の実施形態の第１のスイッチ群２、第２のスイッチ群３の結線を変更することにより、第２のスイッチング回路６を省略し、素子数（スイッチ数）の低減を図ったものである。

即ち、第１のスイッチ群２のＳ０ａ〜ＳＫａをその中間で２つに分割する。具体的には、Ｋが奇数の場合、Ｓ０ａ〜Ｓ（Ｋ／２―０．５）ａのスイッチ群とＳ（Ｋ／２＋０．５）ａ〜ＳＫａのスイッチ群に分割する。Ｋが偶数の場合、Ｓ０ａ〜Ｓ（Ｋ／２）ａのスイッチ群とＳ（Ｋ／２＋１）ａ〜ＳＫａのスイッチ群に分割する。図５の場合は、Ｋ＝１７であるから、Ｓ０ａ〜Ｓ８ａのスイッチ群とＳ９ａ〜Ｓ１７ａのスイッチ群に分割する。

そして、分割された第２の基準電圧Ｖ２を供給する第２の基準電圧印加端子Ｐ２に近い側（０≦ｎ≦Ｋ／２）のスイッチ群の各スイッチの他端を共通接続線８Ｌに共通接続する。直列抵抗体１から共通接続線８Ｌに出力される電圧をＳｘＬａとする。また、分割された第１の基準電圧Ｖ１を供給する第１の基準電圧印加端子Ｐ１に近い側（Ｋ／２＜ｎ≦Ｋ）のスイッチ群の各スイッチの他端を共通接続線８Ｈに共通接続する。直列抵抗体１から共通接続線８Ｈに出力される電圧をＳｘＨａとする。

同様に、即ち、第２のスイッチ群３のＳ０ｂ〜ＳＫｂをその中間で２つに分割する。具体的には、Ｋが奇数の場合、Ｓ０ｂ〜Ｓ（Ｋ／２―０．５）ｂのスイッチ群とＳ（Ｋ／２＋０．５）ｂ〜ＳＫｂのスイッチ群に分割する。Ｋが偶数の場合、Ｓ０ｂ〜Ｓ（Ｋ／２）ｂのスイッチ群とＳ（Ｋ／２＋１）ｂ〜ＳＫｂのスイッチ群に分割する。図５の場合は、Ｋ＝１７であるから、Ｓ０ｂ〜Ｓ８ｂのスイッチ群とＳ９ｂ〜Ｓ１７ｂのスイッチ群に分割する。

そして、分割された第２の基準電圧Ｖ２を供給する第２の基準電圧印加端子Ｐ２に近い側（０≦ｎ≦Ｋ／２）のスイッチ群の各スイッチの他端を共通接続線９Ｌに共通接続する。直列抵抗体１から共通接続線９Ｌに出力される電圧をＳｘＬｂとする。また、分割された第１の基準電圧Ｖ１を供給する第１の基準電圧印加端子Ｐ１に近い側（Ｋ／２＜ｎ≦Ｋ）のスイッチ群の各スイッチの他端を共通接続線９Ｈに共通接続する。直列抵抗体１から共通接続線９Ｈに出力される電圧をＳｘＨｂとする。

そして、共通接続線８Ｈ、９Ｈを接続する。接続された共通接続線８Ｈ、９Ｈの電圧をＳｘＨとする。また、共通接続線８Ｌ、９Ｌを接続する。接続された共通接続線８Ｌ、９Ｌの電圧をＳｘＬとする。ＳｘＨは、第１の出力バッファ４の非反転入力端子（＋）に直接入力される。ＳｘＬは、第２の出力バッファ５の非反転入力端子（＋）に直接入力される。

第１及び第２のスイッチ群２、３のスイッチングは第１の実施形態と同じに行う。そうすると、以下の結果が得られる。

電圧調整データｎの値が０≦ｎ≦Ｋ／２の場合、ＳｘＬ、ＳｘＨは以下のようになる。
ＳｘＬ＝ＳｘＬａ＝（Ｖ１−Ｖ２）×ｎ／Ｋ
ＳｘＨ＝ＳｘＨｂ＝Ｖ１−（Ｖ１−Ｖ２）×ｎ／Ｋ
また、電圧調整データｎの値がＫ／２＜ｎ≦Ｋの場合、ＳｘＬ、ＳｘＨは以下のようになる。
ＳｘＬ＝ＳｘＬｂ＝Ｖ１−（Ｖ１−Ｖ２）×ｎ／Ｋ
ＳｘＨ＝ＳｘＨａ＝（Ｖ１−Ｖ２）×ｎ／Ｋ
Ｖ１＝Ｖｃｃ（電源電圧）、Ｖ２＝０Ｖとすると、ＳｘＬ、ＳｘＨは以下のようになる。電圧調整データｎの値が０≦ｎ≦Ｋ／２の場合、
ＳｘＬ＝Ｖｃｃ×ｎ／Ｋ
ＳｘＨ＝Ｖｃｃ×（１−ｎ／Ｋ）
また、電圧調整データｎの値が０≦ｎ≦Ｋ／２の場合、
ＳｘＬ＝Ｖｃｃ×（１−ｎ／Ｋ）
ＳｘＨ＝Ｖｃｃ×ｎ／Ｋ
この結果、電圧調整データｎの値によらず、０≦ＳｘＬ≦Ｖｃｃ／２、
Ｖｃｃ／２≦ＳｘＨ≦Ｖｃｃとなる。そこで、ＳｘＬを第２の出力バッファ５に、ＳｘＨを第１の出力バッファ４に入力する。

第３のスイッチング回路７のスイッチング状態は第１の実施形態と同じである。即ち、電圧調整データｎの値が０≦ｎ≦Ｋ／２の場合、第２の出力バッファ５の出力端子を第１の出力端子ＶＯＵＴ１に接続し、第１の出力バッファ４の出力端子を第２の出力端子ＶＯＵＴ２に接続する。また、電圧調整データｎの値がＫ／２＜ｎ≦Ｋの場合、第１の出力バッファ４の出力端子を第１の出力端子ＶＯＵＴ１に接続し、第２の出力バッファ５の出力端子を第２の出力端子ＶＯＵＴ２に接続する。

この結果、第１の出力電圧Ｖｏｕｔａ、第２の出力電圧Ｖｏｕｔｂは以下のようになり、従来と同様の出力を得ることができる。
Ｖｏｕｔａ＝Ｓｘａ＝Ｖｃｃ×ｎ／Ｋ
Ｖｏｕｔｂ＝Ｓｘｂ＝Ｖｃｃ×（１−ｎ／Ｋ）
このように、直列抵抗体１の抵抗分圧を第１のスイッチ群２（スイッチＳｎａ）、第２のスイッチ群３（スイッチＳｎｂ）で切り換えた出力を、各々中点で２分割し、第１の基準電圧Ｖ１に近い側同士の出力、第２の基準電圧Ｖ２に近い側同士の出力を互いに接続する。そして、それらの出力を、その出力電圧のとり得る範囲に応じた入力電圧範囲を持つ第１の出力バッファ４、第２の出力バッファ５に入力することで、第１の実施形態の第２のスイッチング回路６が不要となる。回路の簡素化、チップサイズの低減の効果は、第１の実施形態と同様である。

尚、図６には、Ｋ＝１６（Ｋが偶数）の場合の電圧調整回路を示してある。

［電圧調整回路の具体的な構成例］
図７は、Ｋ＝１０の場合における電圧調整回路の具体的な回路図である。第１のスイッチ群２、第２のスイッチ群３、第３のスイッチング回路７は、例えばＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを並列接続してなるアナログスイッチで形成することが好ましい。また、電圧調整データｎ（ｎ＝０〜１０）に対応した１１本の配線が、それぞれ対応するスイッチＳ０ａ〜Ｓ１０ａ、Ｓ０ｂ〜Ｓ１０ｂに接続されている。

［第３の実施形態］
図８は、第３の実施形態による電圧調整回路の回路図である。本実施形態の電圧調整回路は、第２の実施形態のものを更に簡素化したものである。第２の実施形態による動作を表にまとめると表１のようになる。

これらから分かるように、ＳｘＬは電圧調整データｎの値により、ＳｘＬａ、ＳｘＬｂのいずれか一方に決定され重複はない。ＳｘＨも電圧調整データｎの値により、ＳｘＬａ、ＳｘＬｂのいずれか一方に決定され重複はない。

このことから、ＳｘＬａを出力するスイッチＳｎａをＳ（Ｋ−ｎ）ｂとして取り扱うことも可能である。同様に、ＳｘＨａを出力するスイッチＳ（Ｋ−ｎ）ａをＳｎｂとして取り扱うことも可能である。

従来例、第２の実施形態では、第１及び第２のスイッチ群２、３を設け、電圧調整データｎに応じてスイッチＳｎａ、Ｓｎｂのスイッチングをそれぞれ制御していた。本実施形態では、スイッチ群１０だけを設けると共に、スイッチング回路の論理を変更し、電圧調整データがｎの時に、スイッチＳｎａ、Ｓ（Ｋ−ｎ）ａを同時にオンさせるように制御する。

第２の実施形態において、スイッチＳｎａ、Ｓ（Ｋ−ｎ）ｂは、互いに同じノードに接続されているので、電圧調整データがｎの時にスイッチＳ（Ｋ−ｎ）ａをオンさせることは、スイッチＳｎｂをオンさせるのと同じ作用をし、第１のスイッチ群２のスイッチが等価的に第２のスイッチ群３のスイッチ動作も同時に行っていることになる。したがって、図８のように、第２のスイッチ群３を削除することが可能になる。

図８においては、スイッチ群１０のスイッチは、スイッチＳｎａ、Ｓ（Ｋ−ｎ）ｂが１つのスイッチに置き換えられることから、Ｓ０ａＳ１７ｂ〜Ｓ１７ａＳ０ｂという符号を付してある。

表２に、電圧調整データとスイッチの状態の関係を示す。

なお、上述の例は、Ｋが偶数の場合であるが、Ｋが奇数の場合は、図９に示すように中点の接続を、ｎ＝Ｋ／２の場合に、中間電圧Ｖｃｃ／２がＳｘＬとＳｘＨから同時に出力されるように変更する。この場合、２つのスイッチＳ８ａＳ８ｂ１、Ｓ８ａＳ８ｂ２が同時にオンする。

［電圧調整回路の具体的な構成例］
図１０は、Ｋ＝１０の場合における電圧調整回路の具体的な回路図である。第１のスイッチ群１０、第３のスイッチング回路７は、例えばＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを並列接続してなるアナログスイッチで形成することが好ましい。また、電圧調整データｎ（ｎ＝０〜１０）に対応した１１本の配線が、それぞれ対応するスイッチに接続されている。この場合、スイッチ入力部にＯＲゲートを設け、前記アナログスイッチを電圧調整データがｎ、Ｋ−ｎの時にオンさせるように構成されている。

［電圧調整回路の使用例］
上述の第１乃至第３の実施形態の電圧調整回路は、ブリッジ型センサーの２つの出力電圧の差電圧の補正（オフセット調整）するためのオフセット調整回路に用いることができる。

図１１はオフセット調整回路の回路図である。オフセット調整回路は、ブリッジ型センサー２０、インスツルメンテーションアンプ３０、電圧調整回路１００からなる。

ブリッジ型センサー２０は、４個の抵抗２１Ａ〜２１Ｄをブリッジ接続し、抵抗２１Ａ、２１Ｂの接続点と抵抗２１Ｃ、２１Ｄの接続点から、電源電圧Ｖｃｃに応じた２つの出力電圧ＳＯＵＴ１、ＳＯＵＴ２を発生するものである。このブリッジ型センサー２０は、例えば、測定対象物の傾斜角、加速度を測定するセンサー、ある測定点での地磁気を測定するセンサー等として用いられる。

インスツルメンテーションアンプ３０は、３個の差動増幅回路３１、３２、３３と、これらの差動増幅回路３１、３２、３３に接続される抵抗３４〜４０とからなる。つまり、差動増幅回路３１は抵抗２１Ａ、２１Ｂの接続点から発生する出力電圧ＳＯＵＴ１を増幅し、差動増幅回路３２は抵抗２１Ｃ、２１Ｄの接続点から発生する出力電圧ＳＯＵＴ２を増幅し、差動増幅回路３３は、差動増幅回路３１、３２の出力電圧の差電圧を増幅する。ここで、インスツルメンテーションアンプ３０の増幅率は、ブリッジ型センサー２０の出力電圧のレベルが微小であるために、抵抗３４〜４０の設定に応じて数十〜数百倍に設定されている。

これにより、インスツルメンテーションアンプ３０の出力電圧に基づき、測定対象物の傾斜角等を求めることができる。しかし、ブリッジ型センサー２０の出力電圧ＳＯＵＴ１、ＳＯＵＴ２の差電圧には前述のようにオフセットが含まれている。出力電圧ＳＯＵＴ１、ＳＯＵＴ２を増幅した差動増幅回路３１、３２の出力電圧の差電圧にも増幅されたオフセットが含まれている。

そこで、このオフセットを除去すべく、電圧調整回路１００が設けられる。電圧調整回路１００の構成は第１乃至第３の実施形態で示した通りである。つまり、電圧調整回路１００の第１の出力電圧Ｖｏｕｔａを、抵抗１０１を介して、抵抗３７と差動増幅回路３３の非反転入力端子（＋）の接続点に印加する。また、電圧調整回路１００の第２の出力電圧Ｖｏｕｔｂを、抵抗１０２を介して、抵抗３８と差動増幅回路３３の反転入力端子（−）の接続点に印加する。

電圧調整回路１００の第１の出力電圧Ｖｏｕｔａ及び第２の出力電圧Ｖｏｕｔｂは電圧調整データｎによって調整することができるから、電圧調整データｎの設定によって、オフセットを除去してインスツルメンテーションアンプ３０の出力電圧の誤差を無くすることが可能になる。

１ 直列抵抗体
２ 第１のスイッチ群
３ 第２のスイッチ群
４ 第１の出力バッファ
５ 第２の出力バッファ
６ 第２のスイッチング回路
７ 第３のスイッチング回路
２０ ブリッジ型センサー
３０ インスツルメンテーションアンプ

Claims (6)

1. 第１の基準電圧Ｖ１と前記第１の基準電圧Ｖ１より低い第２の基準電圧Ｖ２の間に直列に接続された複数の抵抗からなる直列抵抗体と、
   前記直列抵抗体から、電圧調整データの増加に応じて増加する第１の出力電圧及び前記電圧調整データの増加に応じて減少する第２の出力電圧が出力されるようにスイッチングする第１のスイッチング回路と、
   前記第１の基準電圧Ｖ１から前記第２の基準電圧Ｖ２より高い電圧までの第１の入力電圧範囲を有する第１の出力バッファと、
   前記第１の基準電圧Ｖ１より低い電圧から前記第２の基準電圧までの第２の入力電圧範囲を有する第２の出力バッファと、
   前記電圧調整データに応じて、前記第１及び第２の出力電圧を前記第１及び第２の入力電圧範囲に適合するように、前記第１の出力バッファ又は前記第２の出力バッファに入力するようにスイッチングする第２のスイッチング回路と、を備えることを特徴とする電圧調整回路。
2. 第２のスイッチング回路は、前記電圧調整データをｎ（自然数）とし、前記抵抗の数をＫとする時、
   ０≦ｎ≦Ｋ／２の場合は前記第１の出力電圧を前記第２の出力バッファの入力端子に入力し、前記第２の出力電圧を前記第１の出力バッファの入力端子に入力し、
   Ｋ／２＜ｎ≦Ｋの場合は前記第１の出力電圧を前記第１の出力バッファの入力端子に入力し、前記第２の出力電圧を前記第２の出力バッファの入力端子に入力するようにスイッチングすることを特徴とする請求項１に記載の電圧調整回路。
3. 第１のスイッチング回路は、前記直列抵抗体の抵抗の各接続点に一端が接続された（Ｋ＋１）個のスイッチから成る第１のスイッチ群と、
   前記第１のスイッチ群のスイッチの他端を共通接続し、前記第１の出力電圧を出力する第１の共通接続線と、
   前記直列抵抗体の抵抗の各接続点に一端が接続された（Ｋ＋１）個のスイッチから成る第２のスイッチ群と、
   前記第２のスイッチ群の抵抗の他端を共通接続し、前記第２の出力電圧を出力する第２の共通接続線と、を備えることを特徴とする請求項２に記載の電圧調整回路。
4. 第１の基準電圧Ｖ１と前記第１の基準電圧Ｖ１より低い第２の基準電圧Ｖ２の間に直列に接続された複数の抵抗からなる直列抵抗体と、
   前記直列抵抗体から、電圧調整データの増加に応じて増加する第１の出力電圧が出力されるようにスイッチングする第１のスイッチ群と、
   前記直列抵抗体から、電圧調整データの増加に応じて減少する第２の出力電圧が出力されるようにスイッチングする第２のスイッチ群と、
   前記第１及び第２のスイッチ群をそれぞれ中間で２分割し、前記第１の基準電圧Ｖ１に近い側の分割された第１及び第２のスイッチ群を共通接続して形成された第１の共通接続線と、
   前記第２の基準電圧Ｖ２に近い側の分割された第１及び第２のスイッチ群を共通接続して形成された第２の共通接続線と、
   前記第１の共通接続線が入力端子に接続され、前記第１の基準電圧Ｖ１から前記第２の基準電圧Ｖ２より高い電圧からまでの第１の入力電圧範囲を有する第１の出力バッファと、
   前記第２の共通接続線が入力端子に接続され、前記第１の基準電圧Ｖ１より低い電圧から前記第２の基準電圧までの第２の入力電圧範囲を有する第２の出力バッファと、
   を備えることを特徴とする電圧調整回路。
5. 第１の基準電圧Ｖ１と前記第１の基準電圧Ｖ１より低い第２の基準電圧Ｖ２の間に直列に接続された複数の抵抗からなる直列抵抗体と、
   前記直列抵抗体の抵抗の各接続点に一端が接続され、電圧調整データの増加に応じて増加する第１の出力電圧及び電圧調整データの増加に応じて減少する第２の出力電圧が出力されるようにスイッチングするスイッチ群と、
   前記スイッチ群をそれぞれ中間で２分割し、第１の基準電圧Ｖ１に近い側の分割されたスイッチ群の他端を共通接続して形成された第１の共通接続線と、
   前記第２の基準電圧Ｖ２に近い側の分割されたスイッチ群の他端を共通接続して形成された第２の共通接続線と、
   前記第１の共通接続線が入力端子に接続され、前記第１の基準電圧Ｖ１から前記第２の基準電圧Ｖ２より高い電圧までの第１の入力電圧範囲を有する第１の出力バッファと、
   前記第２の共通接続線が入力端子に接続され、前記第１の基準電圧Ｖ１より低い電圧から前記第２の基準電圧までの第２の入力電圧範囲を有する第２の出力バッファと、
   を備えることを特徴とする電圧調整回路。
6. 第１の出力端子と、
   第２の出力端子と、
   ０≦ｎ≦Ｋ／２の場合は、前記第２の出力バッファの出力端子を前記第１の出力端子に接続し、前記第１の出力バッファの出力端子を前記第２の出力端子に接続し、
   Ｋ／２＜ｎ≦Ｋの場合は前記第２の出力バッファの出力端子を前記第２の出力端子に接続し、前記第１の出力バッファの出力端子を前記第１の出力端子に接続するようにスイッチングする第３のスイッチング回路を備えることを特徴とする請求項１乃至５のいずれかに記載の電圧調整回路。

Images