JP2015154488A - オフセット補償を備えた増幅器 - Google Patents

Abstract

【課題】オフセットを補償する増幅器を提供する。
【解決手段】圧力センサ及び／又は抵抗ブリッジ基本センサなどのセンサが発生する信号内の比較的大きなオフセットを補償する。オフセット補償は、センサ１０が発生する信号のオフセットを補償するために、電圧モードデジタル／アナログ変換器（ＤＡＣ）３８などの構成可能な電圧基準が発生するオフセット補正信号を、計装用増幅器３０に含まれる増幅器３６の入力に与える。
【選択図】図１

Description

関連出願の相互参照
本出願は非仮であり、２０１４年２月１４に出願された米国特許仮出願第６１／９４０，２０４号、名称「ＡＭＰＬＩＦＩＥＲ ＷＩＴＨ ＯＦＦＳＥＴ ＣＯＭＰＥＮＳＡＴＩＯＮ」の利益を米国特許法第１１９条（ｅ）に基づいて主張し、その開示全体は、参照によって本明細書により本明細書に組み込まれる。

開示される技術は、電子機器に関し、より詳細にはオフセットを補償することに関する。

関連技術の説明
特定のセンサは、信号成分に対して大きいオフセット成分を有する出力信号を生成する。そのような比較的大きなオフセット成分は、対応する信号成分の大きさの倍数、例えば約１０倍〜約１００倍の程度、である大きさを有し得る。例えば、いくつかの圧力センサは、約６０ミリボルト／ボルト（ｍＶ／Ｖ）オフセット成分および約１ｍＶ／Ｖ信号成分の感度を備えた出力信号を生成でき、感度は、センサの励起電圧または電源電圧に対する出力電圧のフルスケール予測変化を表す。この例では、オフセット成分は、センサ出力信号を増幅する増幅器のダイナミックレンジの大部分を消費する可能性がある。したがって、増幅器が飽和する可能性がある。飽和を防ぐために、増幅器のより低い利得設定を実装することができる。しかしながら、より低い利得設定は、特定の用途において信号対雑音比（ＳＮＲ）を減少させることがある。さらに、実装が高価であり得る比較的高分解能のアナログ／デジタル変換器（ＡＤＣ）も、特定の用途のより低い利得設定に必要となり得る。理想的には、センサ出力信号の信号成分が、増幅器のダイナミックレンジ全体を占め、かつオフセットがゼロであり得る。

したがって、センサオフセット相殺のための強い要求が存在する。

特定の本発明の態様の概要
本開示の一態様は、計装用増幅器と構成可能な電圧基準を備える装置である。計装用増幅器は、第１の増幅器、第２の増幅器、および抵抗回路網を含む少なくとも１つの第１の段を有する。第１の増幅器は、少なくとも第１の非反転入力端子と第１の反転入力端子を有する。第２の増幅器は、少なくとも第２の非反転入力端子と第２の反転入力端子を有する。抵抗回路網は、第１の増幅器の第１の利得を設定し、かつ第２の増幅器の第２の利得を設定するように構成される。抵抗回路網は、第１の反転入力端子と第２の反転入力端子に連係可能に結合される。構成可能な電圧基準は、計装用増幅器に連係可能に結合される。構成可能な電圧基準は、第１のオフセット補正電圧を第１の反転入力端子に与え、第２のオフセット補正電圧を第２の反転入力端子に与えるように構成される。第１および第２のオフセット補正電圧は、第１の非反転入力端子および第２の非反転入力端子で受け取る差動電圧信号のオフセット電圧を補償するように構成される。

本開示の別の態様は、センサ出力のオフセットを補償する方法である。この方法は、計装用増幅器に含まれる第１の増幅器の非反転入力端子で、センサから、センサ出力を受け取ることを含む。センサ出力は、オフセット成分および信号成分を含む。この方法は、他にセンサ出力のオフセット成分を実質的に相殺するために電圧モードデジタル／アナログ変換器（ＤＡＣ）を使用して第１の増幅器の反転入力端子にオフセット補正信号を発生することを含む。この方法は、さらに第１の増幅器を使用してセンサ出力を増幅することを含む。

本開示のさらに別の態様は、センサ、第１の増幅器、および構成可能な電圧基準を含む電子システムである。このセンサは、差動センサ出力を発生するように構成され、差動センサ出力はオフセット成分と信号成分を含む。第１の増幅器は、第１の抵抗フィードバック回路網によって設定される第１の増幅器利得を有する。第１の増幅器は、差動センサ出力の正部分を受け取るように構成された非反転入力端子と、第１の抵抗フィードバック回路網に連係可能に結合された反転入力端子を備える。第２の増幅器は、第２の抵抗フィードバック回路網によって設定される第２の増幅器利得を有する。第２の増幅器は、差動センサ出力の負部分を受け取るように構成された非反転入力端子と、第２の抵抗フィードバック回路網に連係可能に結合された反転入力端子を備える。構成可能な電圧基準は、センサ出力のオフセット成分を実質的に相殺するために第１のオフセット補正信号を第１の増幅器の反転入力端子に与え、第２のオフセット補正信号を第２の増幅器の反転入力端子に与えるように構成される。

本開示を要約する目的で、本発明の特定の態様、利点および斬新な特徴を本明細書で説明した。全てのこのような利点が本発明の任意の特定の実施形態に従って必ずしも達成され得ないことを理解されたい。したがって、本発明は、本明細書で教示または示唆され得る他の利点を必ずしも達成することなく、本明細書で教示される１つの利点または複数の利点を達成する、または最適化する方法で実施または実行され得る。
例えば、本発明は、以下の項目を提供する。
（項目１）
少なくとも第１の段を有する計装用増幅器であって、前記第１の段が、
少なくとも第１の非反転入力端子および第１の反転入力端子を有する第１の増幅器と、
少なくとも第２の非反転入力端子および第２の反転入力端子を有する第２の増幅器と、
前記第１の増幅器の第１の利得を設定し、かつ前記第２の増幅器の第２の利得を設定するように構成された抵抗回路網であって、前記第１の反転入力端子および前記第２の反転入力端子に連係可能に結合される、抵抗回路網と、を備える、計装用増幅器と、
前記計装用増幅器に連係可能に結合されて、
第１のオフセット補正電圧を前記第１の反転入力端子に与えるように、かつ、
第２のオフセット補正電圧を前記第２の反転入力端子に与えるように構成された、構成可能な電圧基準であって、
前記第１および第２のオフセット補正電圧が、前記第１の非反転入力端子および前記第２の非反転入力端子で受け取られた差動電圧信号のオフセット電圧を補償するように構成される、電圧基準と、を備える、装置。
（項目２）
集積回路を備え、集積回路がセンサから差動入力信号を受け取るように構成された入力接触部を備え、前記集積回路が前記計装用増幅器を含み、前記計装用増幅器が前記センサからの前記差動入力信号を増幅するように構成される、上記項目に記載の装置。
（項目３）
前記集積回路が前記センサの基準電圧を受け取るように構成された他の入力接触部を備え、前記構成可能な電圧基準が前記他の入力接触部に連係可能に結合された電圧モードデジタル／アナログ変換器（ＤＡＣ）を備える、上記項目のいずれか一項に記載の装置。
（項目４）
前記センサが圧力センサ、または抵抗ブリッジに基づくトランスデューサのうちの少なくとも１つを備える、上記項目のいずれか一項に記載の装置。
（項目５）
構成可能な電圧基準が抵抗を介して前記第１のオフセット補正電圧を前記第１の反転入力に与えるように構成される、上記項目のいずれか一項に記載の装置。
（項目６）
前記計装用増幅器が第２の段を含み、前記第２の段が前記第１の増幅器の第１の出力端子に連係可能に結合された第３の反転入力端子と、前記第２の増幅器の第２の出力端子に連係可能に結合された第３の非反転入力端子とを有する第３の増幅器を備え、
前記装置が、前記第１および第２の増幅器からの前記出力電圧のオフセット電圧を補償するために、第３のオフセット補正電圧を前記第３の非反転入力端子に与え、第４のオフセット補正電圧を前記第３の反転入力端子に与える、第２の構成可能な電圧基準をさらに備える、上記項目のいずれか一項に記載の装置。
（項目７）
第５のオフセット補正電圧を前記第３の増幅器の前記非反転入力端子に与えるように構成された第３の構成可能な電圧基準をさらに備える、上記項目のいずれか一項に記載の装置。
（項目８）
前記構成可能な電圧基準が異なる電圧レベルを提供するように構成された複数のタップポイントを有する電圧分割器を備える、上記項目のいずれか一項に記載の装置。
（項目９）
前記電圧分割器が生成する電圧を増幅するように構成されたオフセット補正増幅器をさらに備え、前記オフセット補正増幅器の出力が１つ以上の選択された抵抗体ストリングに電気的に接続可能であり、前記１つ以上の抵抗体ストリングが前記計装用増幅器の前記第１の段に電気的に接続される、上記項目のいずれか一項に記載の装置。
（項目１０）
前記構成可能な電圧基準がＲ２Ｒ型ＤＡＣを備える、上記項目のいずれか一項に記載の装置。
（項目１１）
前記抵抗回路網が、
前記第１の反転入力端子と前記第２の反転入力端子との間に連係可能に結合された第１の構成可能なインピーダンスであって、第１の調整可能なインピーダンスを有する、第１の構成可能なインピーダンスと、
前記第１の反転入力端子と前記第１の増幅器の出力端子との間に連係可能に結合された第２の構成可能なインピーダンスであって、第２の調整可能なインピーダンスを有する、第２の構成可能なインピーダンスと、
前記第２の反転入力端子と前記第２の増幅器の出力端子との間に連係可能に結合された第３の構成可能なインピーダンスであって、第３の調整可能なインピーダンスを有する、第３の構成可能なインピーダンスと、を含む、上記項目のいずれか一項に記載の装置。
（項目１２）
前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、および前記第３の調整可能なインピーダンスがそれぞれ調整されるとき、前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、および前記第３の調整可能なインピーダンスの合計が実質的に一定のままである、上記項目のいずれか一項に記載の装置。
（項目１３）
前記計装用増幅器の利得が調整されるとき、前記装置が、前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、または前記第３の調整可能なインピーダンスのうちの少なくとも１つを調整するように構成される、上記項目のいずれか一項に記載の装置。
（項目１４）
前記計装用増幅器がプログラム可能な利得を有し、前記抵抗回路網が、１つ以上の構成可能なインピーダンスを調整することによってプログラム可能な利得を調整するように構成される、上記項目のいずれか一項に記載の装置。
（項目１５）
基準電圧のドリフトに起因する前記構成可能な電圧基準によって誘導される前記第１および第２の反転入力端子のオフセット成分が、前記基準電圧のドリフトに起因する前記第１および第２の非反転入力端子の入力のオフセット成分に比例するように構成される、上記項目のいずれか一項に記載の装置。
（項目１６）
前記構成可能な電圧基準が、前記第１のオフセット補正電圧および前記第２のオフセット補正電圧の発生を別々に制御するように構成される、上記項目のいずれか一項に記載の装置。
（項目１７）
センサ出力のオフセットを補償するための方法であって、
センサからのセンサ出力であって、オフセット成分および信号成分を含む、センサ出力を、計装用増幅器に含まれる第１の増幅器の非反転入力端子で受け取ることと、
前記センサ出力の前記オフセット成分を実質的に相殺するために、電圧モードデジタル／アナログ変換器（ＤＡＣ）を使用して前記第１の増幅器の反転入力端子にオフセット補正信号を発生させることと、
前記第１の増幅器を使用して前記センサ出力を増幅することと、を含む、方法。
（項目１８）
前記電圧モードＤＡＣが抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣのうちの少なくとも１つを含む、上記項目のいずれか一項に記載の方法。
（項目１９）
前記センサからの第２のセンサ出力であって、第２のオフセット成分および第２の信号成分を含む第２のセンサ出力を前記計装用増幅器に含まれる第２の増幅器の非反転入力端子で受け取ることと、
前記第２のセンサ出力の前記第２のオフセット成分を実質的に相殺するために、前記電圧モードＤＡＣを使用して前記第２の増幅器の反転入力端子に第２のオフセット補正信号を発生することと、
前記第２の増幅器を使用して前記第２のセンサ出力を増幅することと、
第３の増幅器を使用して、前記第１の増幅器と前記第２の増幅器との間の出力間の差を増幅することと、を含む、上記項目のいずれか一項に記載の方法。
（項目２０）
差動センサ出力を発生するように構成されたセンサであって、前記差動センサ出力がオフセット成分および信号成分を含む、センサと、
第１の抵抗フィードバック回路網によって設定される第１の増幅器利得を有する第１の増幅器であって、前記差動センサ出力の正部分を受け取るように構成された非反転入力端子と、前記第１の抵抗フィードバック回路網に連係可能に結合された反転入力端子とを含む、第１の増幅器と、
第２の抵抗フィードバック回路網によって設定される第２の増幅器利得を有する第２の増幅器であって、前記差動センサ出力の負部分を受け取るように構成された非反転入力端子と、前記第２の抵抗フィードバック回路網に連係可能に結合された反転入力端子とを含む、第２の増幅器と、
前記センサ出力の前記オフセット成分を実質的に相殺するために、第１のオフセット補正信号を前記第１の増幅器の前記反転入力端子に与え、かつ第２のオフセット補正信号を前記第２の増幅器の前記反転入力端子に与えるように構成される、構成可能な電圧基準と、を備える、電子システム。
（項目２１）
前記センサが、圧力センサまたは抵抗ブリッジ基本センサのうちの少なくとも１つを含む、上記項目のいずれか一項に記載のシステム。
（項目２２）
前記構成可能な電圧基準が、抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣのうちの少なくとも１つを含む、上記項目のいずれか一項に記載のシステム。
（項目２２Ａ）
前記構成可能な電圧基準が、電圧モードＤＡＣ、抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣのうちの少なくとも１つを含む、上記項目のいずれか一項に記載のシステム。
（項目２３）
前記構成可能な電圧基準が電圧モードＤＡＣを含む、上記項目のいずれか一項に記載のシステム。
（摘要）
本開示の態様は、圧力センサおよび／または抵抗ブリッジ基本センサなどのセンサが発生する信号内の比較的大きなオフセットを補償することに関する。このオフセット補償は、センサが発生する信号のオフセットを補償するために、電圧モードデジタル／アナログ変換器（ＤＡＣ）などの構成可能な電圧基準が発生するオフセット補正信号を計装用増幅器に含まれる増幅器の入力に与えることを含み得る。

図１は、実施形態に従って、センサからセンサ出力を受け取り、デジタル／アナログ変換器（ＤＡＣ）を使用してセンサ出力のオフセットを相殺するように構成された計装用増幅器の概略図である。

図２Ａは、計装用増幅器および構成可能な電圧基準の実施形態の概略図である。

図２Ｂは、電圧分割器を含む図２Ａの構成可能な電圧基準の実施形態の概略図である。

図２Ｃは、実施形態に従って、図２Ａの計装用増幅器の第１の段の利得を調整するために抵抗回路網のインピーダンスを調整するように構成された回路と、ＤＡＣと抵抗回路網との間の抵抗体ストリングに連係可能に結合するように構成された回路を図解する概略図である。

図２Ｄは、単一の増幅器が、スイッチを駆動して選択された抵抗体ストリングを対応するタップポイントに連係可能に結合するように構成された例示的な実施形態を図解する概略図である。

図３は、Ｒ２Ｒ型ＤＡＣを含む構成可能な電圧基準を備えた計装用増幅器の第１の段の別の実施形態の概略図である。

特定の実施形態の以下の詳細な説明は、具体的な実施形態の様々な説明を提示する。しかしながら、本明細書で説明される技術革新は、例えば、特許請求の範囲によって定義されて包含される多数の異なる方法で具体化することができる。本明細書の説明では、図の参照において、同様の参照番号は同一または機能的に類似する要素を示し得る。図に図解された要素は、必ずしも縮尺に合わせて図示されていないことを理解されたい。

上述のように、センサまたはトランスデューサは、出力信号の信号成分に対して大きなオフセット成分を有する出力信号を発生し得る。そのようなセンサは、圧力センサ、歪ゲージ、ロードセル、相対湿度センサ、抵抗温度デバイス（ＲＴＤ）、サーミスタ、などを含むことができ、抵抗ホイートストンブリッジ回路で実装され得る。一例では、ディーゼルエンジンのシリンダー内計測で使用される高圧センサは、比較的大きなオフセットを有し得る。図解の例では、センサ出力信号は、約３００ｍＶのオフセット成分と約５ｍＶの信号成分を有し得る。これは、信号成分の正確な増幅を困難にし得る。このセンサ出力信号のオフセット成分は、センサ出力信号を増幅する増幅器のダイナミックレンジの大部分または全部を消費し得る。これは、信号調整を特に困難にし得る。例えば、このようなオフセット成分は、増幅器のダイナミックレンジの大部分を消費する可能性があり、大きなオフセット成分を有するセンサ出力信号を増幅すると信号強度も劣化する可能性がある。例えば、いくつかの用途では、信号強度は、約４０デシベル（ｄＢ）以上劣化し得る。

複数の電子システム、例えば圧力センサを備えるシステムなどは、比較的高精度（例えば、少なくとも１０〜１２ビットの精度）および比較的高分解能（例えば、少なくとも１２〜１４ビットの分解能）を使用し得る。図解の例では、センサ出力信号においてオフセット成分のダイナミックレンジが信号成分よりも約３５ｄＢ大きい場合、オフセット成分の原因だけによって、６ビットの分解能が失われ得る。このような状況で１２〜１４ビットの分解能を達成するために、１８ビットのＡＤＣを使用し得る。追加のビットを備えたＡＤＣは設計することは、さらに困難であり、より多くの領域を消費し、より多くの電力を消費し得る。これは、ＡＤＣを備える電子システムをより高価にし得る。

本開示の態様は、センサ出力信号を増幅する前にセンサ出力信号のオフセット成分を縮小することに関連する。センサ出力信号は、オフセット相殺後に増幅され得る。増幅の前にセンサ出力信号からオフセット成分の大部分を除去することにより、増幅器のダイナミックレンジの大部分または実質的に全部を使用してセンサ出力信号の信号成分を増幅することができる。これは、センサ出力信号のオフセットを補償するために追加のビットをＡＤＣに加えずに電子システムの精度および／または分解能を満たすことができる。信号成分に対して比較的大きなオフセット成分を有するセンサ出力信号のオフセット成分の一部または全部を相殺することは望ましいことであり得る。例えば、オフセット成分の大部分を相殺することにより、増幅器はより多くの信号成分およびより少ないオフセット成分を増幅することができる。

本明細書で説明されるオフセット相殺は、計装用増幅器などの増幅器の１つ以上の段の入力に実装することができる。例えば、電子システムは、オフセット成分が信号成分に対して大きいオフセット成分と信号成分を有するセンサ出力を発生するように構成されたセンサを含み得る。増幅器は、抵抗フィードバック回路網によって設定される利得を有することができる。増幅器の非反転入力端子は、センサ出力を受け取ることができ、増幅器の反転入力端子は、抵抗フィードバックネットワークに連係可能に結合することができる。構成可能な電圧基準、例えばＤＡＣなどは、オフセットを縮小するために使用され得る電圧基準を生成することができる。例えば、電圧モード連続時間ＤＡＣは、増幅器の反転入力端子にオフセット補正信号を与えてセンサ出力のオフセット成分を実質的に相殺することができる。そのようなＤＡＣは、抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣを含み得る。いくつかの実施形態では、センサおよびＤＡＣの両方は、同じ基準電圧に電気的に結合され得る。したがって、基準電圧のドリフトに起因してセンサオフセットが変化するとき、オフセット補正信号は比例関係で変化することができる。比例関係は、別の信号に直接に比例する１つの信号を表すことができる。特定の実施形態では、抵抗フィードバック回路網の１つ以上のインピーダンスは調整可能であり得る。これにより、増幅器の利得を調整することができる。これらの実施形態のいくつかにおいて、抵抗フィードバック回路網の特定の調整可能なインピーダンスの合計は、実質的に一定のままであり得る。

一実施形態では、計装用増幅器の第１の段は、第１の増幅器、第２の増幅器、および第１の増幅器の第１の利得を設定し、かつ第２の増幅器の第２の利得を設定するように構成された抵抗回路網を備える。ＤＡＣは、第１の増幅器のための第１のオフセット補正信号および第２の増幅器のための第２のオフセット補正信号を発生することができる。ＤＡＣは、二つの別々のＤＡＣとして実装することができ、１つが第１の増幅器用であり、１つが第２の増幅器用である。ＤＡＣは、電圧モードＤＡＣ、またはＩ−Ｖ変換器段の出力で使用される電流モードＤＡＣであり得る。ＤＡＣは、抵抗体を介して増幅器の入力端子に与えられる電圧を発生することができる。したがって、そのような増幅器の入力端子で受け取られるオフセット補正信号は、いくつかの実施形態では電流であり得る。オフセット補正信号は、あるいは特定の実施形態では、電圧信号であり得る。第１および第２のオフセット補正信号は、第１および第２の増幅器のそれぞれで受け取られる差動電圧信号のオフセット電圧を補償することができる。差動電圧信号は、センサから受け取ることができる。ＤＡＣは、第１のオフセット補正電圧および第２のオフセット補正電圧を別々に制御することができる。制御ロジック内の抵抗体は、第１および第２のオフセット補正電圧を発生するために工場較正時に決定される１つ以上のＤＡＣコードを記憶することができる。

オフセット相殺は、電圧モード計装用増幅器などの計装用増幅器に加えることができる。計装用増幅器は、差動入力を増幅する高精度利得ブロックであり得る。計装用増幅器は、差動入力電圧の間の差を増幅でき、同時に両方の入力に共通の信号を排除することができる。計装用増幅器は、例えば、直流（ＤＣ）精度および利得精度を、ノイズ環境でおよび／または比較的大きなコモンモード信号もしくはコモンモードノイズ（例えば、車両用交流発電機の整流された交流からのリップルからのノイズ、車両用点火システムからのノイズ、など）が存在するところで維持しなければならない用途などの様々な用途で実装することができる。計装用増幅器の例示的な用途は、産業、計測、データ収集、車両、および医療用途を含む。いくつかの計装用増幅器は、実質的に固定利得レベルにプログラム可能である。利得レベルは、専用入力接触部および／またはＳＰＩ（シリアルペリフェラルインタフェース）またはＩ^２Ｃ（インター集積回路）によってデジタル的に選択され得る。プログラマブル利得計装用増幅器は、一般的に、利得精度を最大限にすることが望ましい用途および／または単一のプログラマブル利得増幅器が異なる利得設定を有する複数の別々の計装用増幅器と交換できる用途に適する。

図１は、一実施形態に従って、センサからセンサ出力を受け取り、デジタル／アナログ変換器（ＤＡＣ）を使用してセンサ出力のオフセットを相殺するように構成された計装用増幅器の概略図である。図解された計装用増幅器は電圧モード計装用増幅器である。電圧モード計装用増幅器は、抵抗ブリッジ基本センサからの差動信号を増幅するために適切であり得る。

図１に図解された電子システムは、センサまたはトランスデューサ１０、および第１のＤＡＣ２７、ＤＡＣ制御ロジック２８、計装用増幅器３０、第２のＤＡＣ３５および第３のＤＡＣ３８を含む集積回路２０を備える。第１のＤＡＣ２７、第２のＤＡＣ３５、および第３のＤＡＣ３８は、それぞれ電圧モード連続時間ＤＡＣであり得る。図１に示された個々のＤＡＣは、２つのＤＡＣによって実装され得る。あるいは、またはさらに、図１に示された個々のＤＡＣは、差動出力を有するＤＡＣであり得る。図解されたセンサ１０は、検出されるパラメータとともに変化するブリッジの少なくとも１つの抵抗要素を備えた抵抗ホイートストンブリッジ基本センサである。センサ１０は、いくつかの実施形態では、圧力センサであり、圧力とともに変化する全部で４個の抵抗要素を有し得る。一例では、センサ１０は、自動車エンジンの燃焼室の圧力を計測するなどの自動車用とで使用され得る。センサ１０は、それぞれの信号成分に対して大きなオフセット成分を有するセンサ出力信号を発生し得る。センサ１０は、差動電圧Ｖ_ＰＯＳとＶ_ＮＥＧをそれぞれ集積回路２０の第１と第２の入力接触部２２と２４に与えることができる。集積回路２０は、さらに第３の入力接触部２６で基準電圧Ｖ_ＲＥＧを受け取ることができる。基準電圧Ｖ_ＲＥＧは、アナログ回路のために意図された電源電圧などの調整された電圧であり得る。基準電圧Ｖ_ＲＥＧは、励起電圧としてセンサ１０が使用する基準電圧として同じソースによって発生され得る。センサ１０は、あるいは電流によって励起され得る。ほぼ同じ基準電圧Ｖ_ＲＥＧは、センサ１０とＤＡＣ２７によって使用され得る。同様に、ほぼ同じ基準電圧Ｖ_ＲＥＧは、センサ１０およびＤＡＣ３５および／または３８によって使用され得る。ＤＡＣ２７，３５および３８の一部または全部の任意の組合せの出力は、センサ１０の出力に比例し得る。入力接触部２２、２４、および２６は、例えばピンであり得る。集積回路２０は、特定の実施形態によれば、自動車センサ信号調整器および／または圧力センサ信号調整器などのセンサ信号調整器であり得る。

図解のように、計装用増幅器３０は、第１および第２の段を備える。第１の段は、第１の増幅器３２と第２の増幅器３４を備える。第２の段は、第３の増幅器３６を備える。増幅器３２、３４、３６は、演算増幅器であり得る。第１の増幅器３２の非反転入力端子は、センサ１０から正出力電圧Ｖ_ＰＯＳを受け取ることができる。第２の増幅器３４の非反転入力端子は、センサ１０から負出力電圧Ｖ_ＮＥＧを受け取ることができる。

第１および第２の増幅器３２および３４の利得は、それぞれ抵抗回路網によって設定することができる。図１で示される実施形態では、計装用増幅器３０の第１の段のための抵抗回路網は、抵抗Ｒ_０、Ｒ_０’、２Ｒ_１、Ｒ_２、およびＲ_２’を含む。抵抗２Ｒ_１は、直列に接続されてそれぞれがＲ_１の抵抗を有する２つの抵抗体によって実装され得る。これらの抵抗のうちの１つ以上は、例えば、後により詳細に説明するように、プログラム可能であり得る。図１では、抵抗２Ｒ_１は、第１の増幅器３２と第２の増幅器３４の反転入力端子間に結合され、抵抗Ｒ_２は、第１の増幅器３２の出力と第１の増幅器３２の反転入力端子との間のフィードバックパスにあり、抵抗Ｒ_２’は、第２の増幅器３４の出力と第２の増幅器３４の反転入力端子との間のフィードバックパスにある。図１では、抵抗Ｒ_０は、ＤＡＣ２７の出力と第１の増幅器３２の反転入力端子との間に結合され、抵抗Ｒ_０’は、ＤＡＣ２７の出力と第２の増幅器３４の反転入力端子との間に結合される。

第１の段の計装用増幅器３０の増幅器３２および３４の出力電圧間の差は、式１によって表わすことができる。

式１では、Ｖ_Ｏ１は第１の増幅器３２の出力電圧を表し、Ｖ_Ｏ２は第２の増幅器３４の出力電圧を表し、Ｖ_ＰＯＳは計装用増幅器３０の第１の段の正入力電圧を表し、Ｖ_ＮＥＧは計装用増幅器３０の第１の段の反転入力電圧を表し、Ｖ_{ＤＡＣＰ１}は、第１の増幅器３２の反転入力端子に電気的に接続された抵抗体Ｒ_０に与えられる第１のＤＡＣ２７の第１の出力であるオフセット補正電圧を表し、Ｖ_{ＤＡＣＮ１}は、第２の増幅器３４の反転入力端子に電気的に接続される抵抗体Ｒ_０’に与えられる第１のＤＡＣ２７の第２の出力であるオフセット補正電圧を表す。式１の抵抗は、図１に示される抵抗に対応する。

差動入力電圧Ｖ_ＰＯＳとＶ_ＮＥＧは、比較的大きなオフセット電圧を有し得る。オフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}とＶ_{ＤＡＣ１Ｎ}は、そのような比較的大きなオフセットの補償を補助することができる。いくつかの例では、オフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}とＶ_{ＤＡＣ１Ｎ}は、計装用増幅器３０のダイナミックレンジ内で計装用増幅器３０の第１の段の出力を実質的に最小限にすることができる。コモンモード利得を縮小するために、オフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}とＶ_{ＤＡＣ１Ｎ}は、差動入力電圧Ｖ_ＰＯＳとＶ_ＮＥＧのコモンモード電圧と同様であるコモンモード電圧を有するように設定され得る。コモンモード利得は、コモンモード電圧に起因する増幅器出力の寄与を表すことができる。式２は、オフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}とＶ_{ＤＡＣ１Ｎ}のコモンモードのほぼ等価である差動入力電圧Ｖ_ＰＯＳとＶ_ＮＥＧのコモンモードを表す。

第１の増幅器３２と第２の増幅器３４の反転入力端子に与えられるオフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}とＶ_{ＤＡＣ１Ｎ}は、それぞれ、計装用増幅器３０の第１の段のダイナミックレンジの大部分または全部を使用して、センサ１０が発生した差動電圧Ｖ_ＰＯＳとＶ_ＮＥＧの信号成分を増幅することを保証することができる。同様の原理は、計装用増幅器３０の第２の段の入力に電圧オフセットを補正するために適用することができる。このようなオフセット補正は、比較的高分解能および／またはダイナミックレンジを保証することができる。計装用増幅器３０のオフセット相殺の第３の段は、出力電圧をより細かい分解能に調整できる。計装用増幅器３０のオフセット補正の様々な段のＤＡＣコードの設定に関する詳細は、後に説明する。

第３の増幅器３６の利得は、計装用増幅器３０の第２の段のための抵抗回路網によって設定することができる。図１で示される実施形態では、計装用増幅器３０の第２の段のための抵抗回路網は、抵抗Ｒ_３、Ｒ_３’、Ｒ_４、Ｒ_４’、Ｒ_５、Ｒ_５’を含む。これらの抵抗のうちの１つ以上は、プログラム可能、即ち調整可能であり得る。図１では、抵抗Ｒ_３は、第１の増幅器３２の出力端子と第３の増幅器３６の非反転入力端子との間に結合され、抵抗Ｒ_３’は、第２の増幅器３４の出力端子と第３の増幅器３６の反転入力端子との間に結合される。図１にさらに図解されているように、抵抗Ｒ_４’は、第３の増幅器３６の出力端子と第３の増幅器３６の反転入力端子との間に結合され、抵抗Ｒ_４は、ＤＡＣ３８の出力と第３の増幅器３６の非反転入力端子との間に結合される。さらに、図１の実施形態では、抵抗Ｒ_５は、ＤＡＣ３５の出力と第３の増幅器３６の非反転入力端子との間に結合され、抵抗Ｒ_５’は、ＤＡＣ３５の出力と第３の増幅器３６の反転入力端子との間に結合される。

計装用増幅器３０の出力電圧Ｖ_ＯＵＴは、式３によって表わすことができる。

式３において、Ｖ_Ｏ１は第１の増幅器３２の出力電圧を表し、Ｖ_Ｏ２は、第２の増幅器３４の出力電圧を表し、Ｖ_{ＤＡＣ２Ｐ}は第３の増幅器３６の非反転入力端子に結合される抵抗体Ｒ_５に与えられるオフセット補正電圧を表し、Ｖ_{ＤＡＣ２Ｎ}は第３の増幅器３６の反転入力端子に結合される抵抗体Ｒ_５’に与えられるオフセット補正電圧を表し、Ｖ_ＤＡＣ３はＤＡＣ３８が発生するオフセット補正電圧を表す。式１内の抵抗は図１内の抵抗に対応する。出力電圧Ｖ_ＯＵＴは、図１で単一の電圧として図解されているが、出力電圧Ｖ_ＯＵＴは、いくつかの他の実装形態では差動出力電圧であり得る。

オフセット補正電圧Ｖ_{ＤＡＣ２Ｐ}およびＶ_{ＤＡＣ２Ｎ}は、オフセット補正をさらに精緻化することができる。例えば、オフセット補正電圧Ｖ_{ＤＡＣ２Ｐ}およびＶ_{ＤＡＣ２Ｎ}は、コモンモードオフセットおよび／または計装用増幅器３０の第１の段の差動出力に存在する差動オフセットを補正することができる。このようなオフセット補正は、高分解能および／またはダイナミックレンジをもたらすことができる。ＤＡＣ３８が発生するオフセット補正電圧Ｖ_ＤＡＣ３は、計装用増幅器３０の出力電圧Ｖ_ＯＵＴをより細かい分解能に調整することができる。ＤＡＣ３５と３８の入力換算分解能は、ＤＡＣ２７よりも高くなり得る。これは、オフセット補正分解能を増加することができる。さらに、ＤＡＣ３５および３８の入力オフセット補正範囲は、ＤＡＣ２７よりも低くなり得る。

計装用増幅器３０の第１の段の抵抗回路網は、利得を複数の異なる第１の段の利得設定のうちの選択された１つに調整することができる。例えば、一実施形態では、第１の段は三つの利得設定を有することができる。同様に、計装用増幅器３０の第２の段の抵抗回路網は、利得を複数の異なる第２の段の利得設定のうちの選択された１つに調整することができる。一例として、一実施形態では、第２の段は１２個の異なる利得設定を有することができる。いくつかの実施形態では、計装用増幅器３０の総合利得は、約２〜約１０００の範囲から選択することができる。異なる利得設定は、抵抗体Ｒ０、Ｒ０、２Ｒ１、Ｒ２、Ｒ２’、Ｒ３、Ｒ３’、Ｒ４、Ｒ４’、Ｒ５、またはＲ５’のうちの１つ以上のインピーダンスを設定することによって選択することができる。

１つ以上のＤＡＣコードは、工場較正時に決定され得る。これらのＤＡＣコードは、センサ出力信号内のオフセット成分の一部または全部を相殺し、かつ／またはコモンモード変動の影響の一部または全部を相殺することができる。ＤＡＣコードは、ＤＡＣ制御ロジック２８の抵抗体に記憶され得る。ＤＡＣ制御ロジック２８は、ＤＡＣにＤＡＣコードを提供するように構成された適当な回路によって実装され得る。ＤＡＣコードは、あるいは、またはさらに、ＥＥＰＲＯＭ、ヒューズ、他の適当な不揮発性メモリなどの他の適当なメモリ要素に記憶され得る。このようなＤＡＣコードは、ＤＡＣ制御ロジック２８にロードすることができる。１つの例示的なオフセット較正アルゴリズムでは、コモンモード補正のために６ビットを使用することができ、第１の段のオフセットトリミングのために６ビットを使用することができ、第２の段のオフセットトリミングのために５ビットを使用することができ、第３の段のオフセットトリミングのために７ビットを使用することができる。

コモンモードＤＡＣコードＶ_{ＣＭ＿ＣＯＤＥ}を決定する一例を説明する。計装用増幅器３０の差動利得は、最低設定に設定され得る。アナログ／デジタル変換器（ＡＤＣ）は、計装用増幅器３０の入力コモンモードを検出することができる。一例として、ＡＤＣは、抵抗体２Ｒ_１の中点を計測して増幅器３０の入力コモンモードを検出することができる。ＤＡＣ２７がオフセット補正電圧を計装用増幅器３０の第１の段の入力に与えて差動入力電圧Ｖ_ＰＯＳおよびＶ_ＮＥＧと同じコモンモードを有するように、ＤＡＣ２７のためのコモンモードＤＡＣコードＶ_{ＣＭ＿ＣＯＤＥ}を設定することができる。このプロセスでは、コモンモードＤＡＣコードＶ_{ＣＭ＿ＣＯＤＥ}は、式４を使用する線形外挿によって決定され得る。図１の計装用増幅器３０の第１の段のコモンモード出力は、式４によって表わすことができる。

式４において、Ｖ_{ＣＭ＿１ｓｔ}は計装用増幅器３０の第１の段のコモンモード出力電圧を表し、Ｖ_ＣＭＩは計装用増幅器３０の第１の段へのコモンモード入力電圧を表し、Ｖ_{ＣＭＯ＿１ｓｔ}はオフセット補正電圧Ｖ_{ＤＡＣ１Ｐ}およびＶ_{ＤＡＣ１Ｎ}のコモンモード電圧を表す。計装用増幅器３０の第１の段では、オフセット補正電圧のコモンモードを入力電圧のコモンモードに等しくなる（Ｖ_ＣＭＩ＝Ｖ_{ＣＭＯ＿１ｓｔ}）ように設定し、出力電圧のコモンモードは、式４に従って、入力電圧のコモンモードに等しくなる（Ｖ_{ＣＭ＿１ｓｔ}＝Ｖ_ＣＭＩ）。

コモンモードＤＡＣコードＶ_{ＣＭ＿ＣＯＤＥ}は、計装用増幅器３０の第２の段への入力が計装用増幅器３０の第１の段の入力コモンモードに近いコモンモードを有することを保証することができる。これによって、計装用増幅器３０の第１および第２の段のコモンモード電圧を設定することができる。ＤＡＣオフセットコードは、所望の目標値に対する誤差を最小限にするためにＤＡＣ２７，３５および／または３８に提供され得る。

図２Ａは、図１の計装用増幅器３０とＤＡＣ２７，３５、および３８の実施形態の概略図である。図２Ａは、計装用増幅器３０の第１の段および第２の段の利得を設定する抵抗回路網の抵抗が調整可能であり得ることを図解する。図２Ａに示される調整可能な抵抗を使用して、計装用増幅器３０はプログラマブル利得を有する。ＤＡＣ２７、３５、および３８は、本明細書で説明されたオフセット補償特徴の任意の組合せを実装することができる。

図２Ｂは、図２Ａの第１のＤＡＣ２７と第２のＤＡＣ３５の機能を実装する構成可能な電圧基準３９の実施形態の概略図である。構成可能な電圧基準３９は、電圧モード信号を発生し、電圧モード信号を増幅器の反転入力に、および／または増幅器の非反転入力に与える。したがって、本明細書で使用されるように、「構成可能な電圧基準」は、第１の増幅器３２および／または第２の増幅器３４などの増幅器の反転入力で合計される電流モード信号を発生する回路を除外することを意図されている。構成可能な電圧基準３９は、複数のタップポイントを有する電圧分割器を備える。図解されているように、電圧分割器は抵抗体分割器であり得る。図２Ｂで示されるように、特定の実施形態では、構成可能な電圧基準３９は、計装用増幅器３０の異なる段でオフセット補正電圧を発生する回路を共有することができる。回路を共有することにより、領域、コスト、電力など、またはそれらの任意の組合せを縮小することができる。図２Ｂで図解された構成可能な電圧基準３９は、共有回路を備えた第１のＤＡＣ２７と第２のＤＡＣ３５を実装するが、他の実施形態では、ＤＡＣ２７および３５は、それぞれ別々の電圧分割器を有することができる。いくつかの実施形態では、個々のＤＡＣの出力のための別々の電圧分割器があり得る。いくつかの実施形態によれば、ＤＡＣ２７および／またはＤＡＣ３５は、それぞれがオフセット電圧を発生するように構成された４つの別々のＤＡＣとして、またはそれぞれが差動オフセット電圧を発生するように構成された２つの別々のＤＡＣとして実装され得る。図２Ｂに図解された第１のＤＡＣ２７と第２のＤＡＣ３５は、両方とも電圧モード連続時間ＤＡＣであり得る。

図解された構成可能な電圧基準３９は、基準電圧Ｖ_ＲＥＧとグランド電位Ｇｎｄとの間に直列の複数の抵抗体を含む電圧分割器４０を備える。電圧分割器４０は、基準電圧Ｖ_ＲＥＧとグランド電位Ｇｎｄとの間の電圧分割器として機能する。電圧分割器４０上の異なるタップポイントは、デジタル制御信号などの制御信号に応じて、オフセット補正増幅器４２、４４、４６、および４８の入力に連係可能に選択的に結合され得る。特定の実施形態では、電圧分割器４０は抵抗体ストリング型ＤＡＣを備える。抵抗体ストリング型ＤＡＣにおいて、抵抗体ストリング上の異なるタップポイントは、デジタル制御信号に応じて、オフセット補正増幅器４２，４４、４６、および４８の入力に連係可能に選択的に結合され得る。

基準電圧Ｖ_ＲＥＧは、センサ１０と同じ基準電圧Ｖ_ＲＥＧに電気的に結合され得る。したがって、構成可能な電圧基準３９は、電圧基準ドリフトに起因するオフセットドリフトを縮小かつ／または除去することができる。つまり、オフセット補正電圧は、センサ出力電圧とともにドリフトすることができる。センサ１０の基準電圧が構成可能な電圧基準３９の基準電圧Ｖ_ＲＥＧに電気的に結合されると、オフセット補正電圧はセンサ出力電圧に比例することができる。

デジタル制御信号（図示せず）は、スイッチ（図示せず）を開閉して連係的な結合を実行し、オフセット補正増幅器４２、４４、４６、および４８の正入力端子にアナログ電圧を提供する。オフセット補正増幅器４２、４４、４６、および４８のそれぞれは、バッファ増幅器として構成され、非反転入力端子で電圧分割器４０からのアナログ電圧を受け取り、反転入力端子でその出力を受け取って電圧をバッファする。他のバッファ構成を代わりに使用してもよい。デジタル制御信号は、オフセット補正増幅器４２，４４，４６、および４８のそれぞれに異なる電圧を提供することができる。デジタル制御信号は、計装用増幅器３０の第１の段のオフセット補正増幅器４２および４４に選択されたアナログ電圧レベルを提供する第１の段のＤＡＣコードと、計装用増幅器３０の第２の段のオフセット補正増幅器４６および４８に選択されたアナログ電圧レベルを提供する第２の段のＤＡＣコードを含むことができる。したがって、計装用増幅器３０の第１の段および計装用増幅器３０の第２の段のためのオフセット補正電圧は、別々に制御可能であり得る。いくつかの実施形態によれば、別々のＤＡＣコードは、オフセット補正増幅器４２、４４、４６、および４８のそれぞれのために電圧分割器４０に提供され得る。これらの実施形態では、計装用増幅器３０のためのオフセット補正電圧Ｖ_ＣＭ１、Ｖ_ＣＭ２、Ｖ_ＣＭ３、およびＶ_ＣＭ４は、別々に制御可能であり得る。

一実施形態によれば、図２Ｃは、抵抗回路網のインピーダンスを調整して図２Ａの計装用増幅器３０の第１の段の利得を調整するように構成された回路と、ＤＡＣと抵抗回路網との間に抵抗体ストリングを連係可能に結合する回路を図解する概略図である。上述のように、抵抗回路網の調整可能なインピーダンスは、計装用増幅器３０の利得をプログラム可能にすることができる。抵抗体ストリングＲ０は、比較的広範のオフセット補正範囲を補償するために使用することができる。図解のように、図２Ｃの電圧分割器４０は抵抗体ストリング型ＤＡＣである。他の電圧分割器を代わりに実装することができる。

図解された実施形態では、抵抗体２Ｒ_１およびＲ_２のインピーダンスは調整可能であり、かつ抵抗体２Ｒ_１およびＲ_２のインピーダンスの合計は実質的に一定のままであり得る。構成可能な利得設定は、ユーザによって提供され、抵抗体２Ｒ_１およびＲ_２のインピーダンスの比を調整して計装用増幅器３０の第１の段の所望の利得を設定することができる。プログラマブル利得設定は、第１の増幅器３２と第２の増幅器３４の反転入力端子をＲ１−Ｒ２抵抗ラダー上の異なるタップポイントに結合して、計装用増幅器３０の第１の段の利得を調整することができる。

プログラマブル利得設定は、利得設定スイッチ６２および６４のうちの選択された１つを操作して第１の増幅器３２の反転入力端子を抵抗体ストリング上の選択されたタップポイントＴ_１またはＴ_２に連係可能に結合し、第１の増幅器３２の利得を設定することができる。利得設定の異なる値は、異なる利得設定スイッチ６２または６４を操作して第１の増幅器３２の反転入力端子を抵抗体ストリング上の異なるタップポイントＴ_１またはＴ_２に結合し、第１の増幅器３２の利得を変えることができる。同様に、プログラマブル利得設定は、利得設定スイッチ６６および６８のうちの選択された１つを操作して第２の増幅器３４の反転入力端子を抵抗体ストリング上の選択されたタップポイントＴ_１’またはＴ_２’に連係可能に結合し、第２の増幅器３４の利得を設定することができる。利得設定の異なる値は、異なる利得設定スイッチ６６または６８を操作して第２の増幅器３４の反転入力端子を抵抗体ストリング上の異なるタップポイントＴ_１’またはＴ_２’に結合し、第２の増幅器３４の利得を変えることができる。

一例として、プログラマブル利得設定は、第１の増幅器３２の反転入力端子を第１のタップポイントＴ_１の代わりに第２のタップポイントＴ_２に結合することにより、第１の増幅器３２の利得を調整できる。これにより、抵抗Ｒ２が減少し、抵抗２Ｒ１が相応に増加し得る。したがって、計装用増幅器３０の第１の段の利得は、例えば式１に従って変化することができる。同様に、第２の増幅器３４の反転入力端子は、プログラマブル利得設定に応じて、第３のタップポイントＴ_１’の代わりに第４のタップポイントＴ_２’に連係可能に結合させて抵抗２Ｒ_１を増加させたのとほぼ同じ量だけ抵抗Ｒ_２を減少させることができる。別の例として、第１の増幅器３２の反転入力端子を第２のタップポイントＴ_２の代わりに第１のタップポイントＴ_１に結合することにより、抵抗Ｒ_２が増加し、抵抗２Ｒ_１が相応に減少することができる。

例示の目的のために、２つのスイッチと２つのタップポイントが第１の増幅器３２の反転入力端子に接続されて示され、２つの異なるタップポイントが第２の増幅器３４の反転入力端子に接続されて示されているが、所望の数の異なるプログラマブル利得を有するように計装用増幅器３０をプログラマブルにするために任意の適当な数のスイッチおよびタップポイントを実装し得ることを理解されたい。

利得設定スイッチ６２または６４は、第１の増幅器３２のフィードバックループ内に配置され、温度の変化に起因するスイッチ抵抗の変化が原因となる大きな変動を生じることがない。スイッチ抵抗全体は、第１の増幅器３２の利得に対して小さな因子であるべきである。同様に、利得設定スイッチ６６または６８は、第２の増幅器３４のフィードバックループ内に配置され、温度変化に起因するスイッチ抵抗の変化が原因となる大きな変動を生じることがない。

抵抗Ｒ_０を有する異なる抵抗体ストリングは、Ｒ_１−Ｒ_２抵抗ラダーの異なるタップポイントに結合される。図２Ｃに示されるように、個々の抵抗体ストリングの一方の端部は、タップポイントＴ_１、Ｔ_２、Ｔ_１’、またはＴ_２’のそれぞれに接続することができ、個々の抵抗体ストリングの他方の端部は、フローティングにされる、またはスイッチ５２または５４／５６または５８を介してオフセット補正増幅器４２／４４に接続される。抵抗体ストリングをフローティングさせることにより、それぞれのタップポイントに比較的小さな寄生キャパシタンスと比較的小さな漏れ電流が追加されるだけである。それぞれの抵抗体ストリングをオフセット補正増幅器４２または４４に接続するスイッチ５２、５４、５６、および５８は、最小のスイッチサイズ近くで、または最小スイッチサイズで小さくなるように形成され得るので、そのようなスイッチに関連する漏れおよび寄生キャパシタンスが比較的小さくなり得る。

図２Ａ〜２Ｃのオフセット補正回路は、約２４０ｍＶのオフセット成分と約４ｍＶの信号成分を含むセンサ出力信号などの比較的大きなセンサオフセットを補正するために適している。シミュレーションの結果は、図２Ａ〜２Ｃのオフセット補正がそのようなオフセットを相殺できることを示している。

図２Ｄは、単一のオフセット補正増幅器が複数の抵抗体ストリングを対応するタップポイントに駆動するように構成された例示的な実施形態を図解する概略図である。図２Ｄに示されるように、単一のオフセット補正増幅器７０は、ＤＡＣなどの構成可能な電圧基準から入力電圧を受け取り、複数のタップポイントに接続された複数のスイッチを駆動することができる。これにより、オフセット補正増幅器の数を縮小することができる。オフセット補正増幅器７０は、オフセット補正増幅器７０の出力をスイッチ７６と７７／７８と７９を介して抵抗体ストリングに選択的に結合する選択されたタップポイントにオフセット補正電圧を提供することができる。スイッチ７１または７３は、抵抗体ストリングをオフセット補正増幅器７０の入力端子に選択的に結合してフィードバックパスを形成することができる。スイッチ７１、７６、および７７が閉じると、スイッチ７３、７８、および７９が開く。同様にスイッチ７１、７６、および７７が開くと、スイッチ７３、７８、および７９が閉じる。そのようなスイッチングは、閉ループを維持できる。

図３は、図１の計装用増幅器３０と第１のＤＡＣ２７の第１の段の別の実施形態の概略図であり、第１のＤＡＣ２７はＲ２Ｒ型ＤＡＣである。Ｒ２Ｒ型ＤＡＣは、計装用増幅器３０の第１の段で使用してセンサオフセットを相殺するための別の方法である。図３で図解されたＤＡＣ２７は、電圧モード連続時間ＤＡＣである。

図３の実施形態では、抵抗Ｒ_１とＲ_２は調整可能であり、第１の増幅器３２と第２の増幅器３４の利得はプログラム可能である。Ｒ２Ｒ型ＤＡＣの抵抗体は別々であり、かつ／または計装用増幅器３０の第１の段の抵抗回路網の抵抗体と異なるインピーダンス値を有することができる。同様のＲ２Ｒ型ＤＡＣは、計装用増幅器の第２の段のオフセット相殺に実装することができる。Ｒ２Ｒ型ＤＡＣは、データディジットＭＳＢ、ＭＳＢ−１、ＭＳＢ−２〜ＬＳＢを含むデジタルＤＡＣコードを受け取り、そのＤＡＣコードを第１の増幅器３２および／または第２の増幅器３４の反転入力へのアナログオフセット補正電圧に変換することができる。異なる電圧を第１の増幅器３２および第２の増幅器３４の反転入力端子に与えるために、異なるＤＡＣコードをＲ２Ｒ型ＤＡＣに提供することができる。異なるＤＡＣコードは、Ｒ２Ｒ型ＤＡＣが第１の増幅器３２と第２の増幅器３４の反転入力端子に与えられる電圧を別々に制御することを可能にする。

Ｒ２Ｒ型ＤＡＣの実装は、図２Ａ〜２Ｃの抵抗ストリング型ＤＡＣよりも安価に実装できる。例えば、Ｒ２Ｒ型ＤＡＣは固定出力インピーダンスを有することができるので、図２Ａ〜２Ｃのオフセット補正増幅器は、Ｒ２Ｒ型ＤＡＣで必要とされない。これにより、計装用増幅器３０の第１の段および第２の段のサイズを縮小することができる。Ｒ２Ｒ型ＤＡＣを使用すると、図２Ａ〜２Ｃの構成可能な電圧基準の増幅器に関連するオフセットおよび／またはオフセットドリフトが存在しない。単位抵抗体がＲ２Ｒ型ＤＡＣおよび計装用増幅器３０の抵抗回路網で同じである場合、抵抗体を厳密に整合させることができ、オフセット相殺は、単純な抵抗体比に基づくことができる。

抵抗体ストリング型ＤＡＣおよびＲ２Ｒ型ＤＡＣアーキテクチャを例示の目的のために説明したが、本明細書で説明した原理および利点は、センサオフセットを相殺するために他の適当な構成可能な電圧基準および／またはＤＡＣアーキテクチャに適用可能であることを理解されたい。

オフセット相殺のシステム、装置、および方法を特定の実施形態を参照して説明した。しかしながら、当業者は、この実施形態の原理と利点は、センサオフセット相殺などのオフセット相殺を必要とする任意の他のシステム、装置、または方法に使用可能である。

このようなシステム、装置、およびまたは方法は、様々な電子デバイスで実装され得る。電子デバイスの例は、制限されないが、顧客電子製品、顧客電子製品の部品、電子テスト機器、自動車電子機器、等を含み得る。自動車電子機器の例は、制限されないが、座席圧力用センサ、ペダル圧力、マニホールド圧力、燃焼室圧力、等を含む。電子デバイスの例は、さらにメモリチップ、メモリモジュール、光回路網の回路または他の通信回路網、およびディスクドライバ回路を含むことができる。顧客電子製品は、制限されないが、精密機械、医療デバイス、無線機器、携帯電話（例えば、スマートフォン）、セルラー基地局、電話、テレビ、コンピュータモニター、コンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤー、ＤＶＤプレーヤー、ＣＤプレーヤー、デジタルビデオレコーダー（ＤＶＲ）、ＶＣＲ、ＭＰ３プレーヤー、ラジオ、ビデオカメラ、カメラ、デジタルカメラ、携帯型メモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、コピー機、ファクシミリ機、スキャナー、多機能周辺機器、腕時計、時計、等を含み得る。さらに、電子デバイスは未完成製品を含み得る。

説明および特許請求の範囲を通じて文脈が明確に要求しない限り、単語「〜を含む（ｃｏｍｐｒｉｓｅ）」、「〜を含む（ｃｏｍｐｒｉｓｉｎｇ）」、「〜を含む（ｉｎｃｌｕｄｅ）」、「〜を含む（ｉｎｃｌｕｄｉｎｇ）」等は、排他的または網羅的な意味とは対照的に、即ち、「〜を含むが、これらに限定されない（ｉｎｃｌｕｄｉｎｇ，ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ）」という意味で、包括的な意味で解釈されるべきである。本明細書で一般的に使用されている単語「結合された（ｃｏｕｐｌｅｄ）」または「接続された（ｃｏｎｎｅｃｔｅｄ）」は、直接に接続され得る、または１つ以上の中間要素の手段によって接続され得る２つ以上の要素を指す。さらに単語「ここで（ｈｅｒｅｉｎ）」、「上で（ａｂｏｖｅ）」、「下で（ｂｅｌｏｗ）」および同様の意味の単語は、本出願で使用されるとき、全体として本出願を指し、本出願の何れかの特定の部分を指さない。文脈が許す箇所では、単数または複数を使用する詳細な説明内の単語は、それぞれ複数または単数を含むこともできる。２つ以上のアイテムのリストを参照する単語「または（ｏｒ）」は、リスト内の任意のアイテム、リスト内の全てのアイテム、およびリスト内のアイテムの任意の組合せからなる単語の全ての解釈を包含することを意図する。本明細書に提供される全ての数値は、計測誤差内の同様の値を含むことを意図する。

本明細書に提供される発明の教示は、必ずしも上記のシステムに適用されるのではなく、他のシステムに適用可能である。上記の様々な実施形態の要素および行為は、組み合わせられて別の実施形態を提供することもできる。本明細書で説明された方法の行為は、必要に応じて任意の順番で実行され得る。さらに、本明細書で説明された方法の行為は、必要に応じて連続してまたは平行して実行され得る。

本発明の特定の実施形態を説明したが、これらの実施形態は、例としてのみ提示され、本開示の範囲を制限することを意図しない。実際に、本明細書で説明された斬新な方法、装置、およびシステムは、様々な他の形態で具体化することができる。例えば、本明細書で説明された原理と利点は、オフセット相殺を必要とする任意の適当な電子システムで使用することができる。さらに、本明細書で説明された方法およびシステムの形態における様々な省略、交換および変更は、本開示の精神から逸脱することなくなされ得る。添付の特許請求の範囲およびそれらの等価物は、本開示の範囲及び精神内に含まれるそのような形式または変更を包含することが意図される。したがって、本発明の範囲は、特許請求の範囲の参照によって定義される。

Claims (23)

1. 少なくとも第１の段を有する計装用増幅器であって、前記第１の段が、
   少なくとも第１の非反転入力端子および第１の反転入力端子を有する第１の増幅器と、
   少なくとも第２の非反転入力端子および第２の反転入力端子を有する第２の増幅器と、
   前記第１の増幅器の第１の利得を設定し、かつ前記第２の増幅器の第２の利得を設定するように構成された抵抗回路網であって、前記第１の反転入力端子および前記第２の反転入力端子に連係可能に結合される、抵抗回路網と、を備える、計装用増幅器と、
   前記計装用増幅器に連係可能に結合されて、
   第１のオフセット補正電圧を前記第１の反転入力端子に与えるように、かつ、
   第２のオフセット補正電圧を前記第２の反転入力端子に与えるように構成された、構成可能な電圧基準であって、
   前記第１および第２のオフセット補正電圧が、前記第１の非反転入力端子および前記第２の非反転入力端子で受け取られた差動電圧信号のオフセット電圧を補償するように構成される、電圧基準と、を備える、装置。
2. 集積回路を備え、集積回路がセンサから差動入力信号を受け取るように構成された入力接触部を備え、前記集積回路が前記計装用増幅器を含み、前記計装用増幅器が前記センサからの前記差動入力信号を増幅するように構成される、請求項１に記載の装置。
3. 前記集積回路が前記センサの基準電圧を受け取るように構成された他の入力接触部を備え、前記構成可能な電圧基準が前記他の入力接触部に連係可能に結合された電圧モードデジタル／アナログ変換器（ＤＡＣ）を備える、請求項２に記載の装置。
4. 前記センサが圧力センサ、または抵抗ブリッジに基づくトランスデューサのうちの少なくとも１つを備える、請求項２または３に記載の装置。
5. 構成可能な電圧基準が抵抗を介して前記第１のオフセット補正電圧を前記第１の反転入力に与えるように構成される、請求項１〜４のいずれか一項に記載の装置。
6. 前記計装用増幅器が第２の段を含み、前記第２の段が前記第１の増幅器の第１の出力端子に連係可能に結合された第３の反転入力端子と、前記第２の増幅器の第２の出力端子に連係可能に結合された第３の非反転入力端子とを有する第３の増幅器を備え、
   前記装置が、前記第１および第２の増幅器からの前記出力電圧のオフセット電圧を補償するために、第３のオフセット補正電圧を前記第３の非反転入力端子に与え、第４のオフセット補正電圧を前記第３の反転入力端子に与える、第２の構成可能な電圧基準をさらに備える、請求項１〜５のいずれか一項に記載の装置。
7. 第５のオフセット補正電圧を前記第３の増幅器の前記非反転入力端子に与えるように構成された第３の構成可能な電圧基準をさらに備える、請求項６に記載の装置。
8. 前記構成可能な電圧基準が異なる電圧レベルを提供するように構成された複数のタップポイントを有する電圧分割器を備える、請求項１〜７のいずれか一項に記載の装置。
9. 前記電圧分割器が生成する電圧を増幅するように構成されたオフセット補正増幅器をさらに備え、前記オフセット補正増幅器の出力が１つ以上の選択された抵抗体ストリングに電気的に接続可能であり、前記１つ以上の抵抗体ストリングが前記計装用増幅器の前記第１の段に電気的に接続される、請求項８に記載の装置。
10. 前記構成可能な電圧基準がＲ２Ｒ型ＤＡＣを備える、請求項１〜９のいずれか一項に記載の装置。
11. 前記抵抗回路網が、
    前記第１の反転入力端子と前記第２の反転入力端子との間に連係可能に結合された第１の構成可能なインピーダンスであって、第１の調整可能なインピーダンスを有する、第１の構成可能なインピーダンスと、
    前記第１の反転入力端子と前記第１の増幅器の出力端子との間に連係可能に結合された第２の構成可能なインピーダンスであって、第２の調整可能なインピーダンスを有する、第２の構成可能なインピーダンスと、
    前記第２の反転入力端子と前記第２の増幅器の出力端子との間に連係可能に結合された第３の構成可能なインピーダンスであって、第３の調整可能なインピーダンスを有する、第３の構成可能なインピーダンスと、を含む、請求項１〜１０のいずれか一項に記載の装置。
12. 前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、および前記第３の調整可能なインピーダンスがそれぞれ調整されるとき、前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、および前記第３の調整可能なインピーダンスの合計が実質的に一定のままである、請求項１１に記載の装置。
13. 前記計装用増幅器の利得が調整されるとき、前記装置が、前記第１の調整可能なインピーダンス、前記第２の調整可能なインピーダンス、または前記第３の調整可能なインピーダンスのうちの少なくとも１つを調整するように構成される、請求項１１または１２に記載の装置。
14. 前記計装用増幅器がプログラム可能な利得を有し、前記抵抗回路網が、１つ以上の構成可能なインピーダンスを調整することによってプログラム可能な利得を調整するように構成される、請求項１〜１３のいずれか一項に記載の装置。
15. 基準電圧のドリフトに起因する前記構成可能な電圧基準によって誘導される前記第１および第２の反転入力端子のオフセット成分が、前記基準電圧のドリフトに起因する前記第１および第２の非反転入力端子の入力のオフセット成分に比例するように構成される、請求項１〜１４のいずれか一項に記載の装置。
16. 前記構成可能な電圧基準が、前記第１のオフセット補正電圧および前記第２のオフセット補正電圧の発生を別々に制御するように構成される、請求項１〜１５のいずれか一項に記載の装置。
17. センサ出力のオフセットを補償するための方法であって、
    センサからのセンサ出力であって、オフセット成分および信号成分を含む、センサ出力を、計装用増幅器に含まれる第１の増幅器の非反転入力端子で受け取ることと、
    前記センサ出力の前記オフセット成分を実質的に相殺するために、電圧モードデジタル／アナログ変換器（ＤＡＣ）を使用して前記第１の増幅器の反転入力端子にオフセット補正信号を発生させることと、
    前記第１の増幅器を使用して前記センサ出力を増幅することと、を含む、方法。
18. 前記電圧モードＤＡＣが抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣのうちの少なくとも１つを含む、請求項１７に記載の方法。
19. 前記センサからの第２のセンサ出力であって、第２のオフセット成分および第２の信号成分を含む第２のセンサ出力を前記計装用増幅器に含まれる第２の増幅器の非反転入力端子で受け取ることと、
    前記第２のセンサ出力の前記第２のオフセット成分を実質的に相殺するために、前記電圧モードＤＡＣを使用して前記第２の増幅器の反転入力端子に第２のオフセット補正信号を発生することと、
    前記第２の増幅器を使用して前記第２のセンサ出力を増幅することと、
    第３の増幅器を使用して、前記第１の増幅器と前記第２の増幅器との間の出力間の差を増幅することと、を含む、請求項１７または１８に記載の方法。
20. 差動センサ出力を発生するように構成されたセンサであって、前記差動センサ出力がオフセット成分および信号成分を含む、センサと、
    第１の抵抗フィードバック回路網によって設定される第１の増幅器利得を有する第１の増幅器であって、前記差動センサ出力の正部分を受け取るように構成された非反転入力端子と、前記第１の抵抗フィードバック回路網に連係可能に結合された反転入力端子とを含む、第１の増幅器と、
    第２の抵抗フィードバック回路網によって設定される第２の増幅器利得を有する第２の増幅器であって、前記差動センサ出力の負部分を受け取るように構成された非反転入力端子と、前記第２の抵抗フィードバック回路網に連係可能に結合された反転入力端子とを含む、第２の増幅器と、
    前記センサ出力の前記オフセット成分を実質的に相殺するために、第１のオフセット補正信号を前記第１の増幅器の前記反転入力端子に与え、かつ第２のオフセット補正信号を前記第２の増幅器の前記反転入力端子に与えるように構成される、構成可能な電圧基準と、を備える、電子システム。
21. 前記センサが、圧力センサまたは抵抗ブリッジ基本センサのうちの少なくとも１つを含む、請求項２０に記載のシステム。
22. 前記構成可能な電圧基準が、電圧モードＤＡＣ、抵抗体ストリング型ＤＡＣまたはＲ２Ｒ型ＤＡＣのうちの少なくとも１つを含む、請求項２０または２１に記載のシステム。
23. 前記構成可能な電圧基準が電圧モードＤＡＣを含む、請求項２０または２１に記載のシステム。

Images