JPS61187404A - フロ−テイング・ポイント・アンプ - Google Patents
フロ−テイング・ポイント・アンプInfo
- Publication number
- JPS61187404A JPS61187404A JP60026993A JP2699385A JPS61187404A JP S61187404 A JPS61187404 A JP S61187404A JP 60026993 A JP60026993 A JP 60026993A JP 2699385 A JP2699385 A JP 2699385A JP S61187404 A JPS61187404 A JP S61187404A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- input
- signal
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Measurement Of Radiation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は差動入力方式の７０−ティング・ポイント・ア
ンプ（以下ＦＰＡと称する）にかかり、特に、固有オフ
セット誤差を抑制するようにしたＦＰＡに関する。
ンプ（以下ＦＰＡと称する）にかかり、特に、固有オフ
セット誤差を抑制するようにしたＦＰＡに関する。
広いダイナミックレンジを得る手段として複数のゲイン
を有したアンプが用いられる。この種アンプにおいて、
入力レベルに応じて自動的にゲインを切換える機能を有
したものを通常ＦＰＡと称している。
を有したアンプが用いられる。この種アンプにおいて、
入力レベルに応じて自動的にゲインを切換える機能を有
したものを通常ＦＰＡと称している。
この種ＦＰＡにおいては、微少信号を扱う際には差動入
力による同相ノイズの除去が不可欠となる。一般に、オ
ペアンプを用いた回路では、オペアンプ固有のオフセッ
ト誤差が発生することから、このオフセット誤差を自動
的に補正するようにしだ差動入力のＦＰＡの出現が強く
望まれていた。
力による同相ノイズの除去が不可欠となる。一般に、オ
ペアンプを用いた回路では、オペアンプ固有のオフセッ
ト誤差が発生することから、このオフセット誤差を自動
的に補正するようにしだ差動入力のＦＰＡの出現が強く
望まれていた。
本発明は上記事情に基づいてなされたもので、その目的
とするところは、オペアンプによる固有オフセット誤差
を自動的に補正することにより、低ドリフト特性のＦＰ
Ａを提供することにある。
とするところは、オペアンプによる固有オフセット誤差
を自動的に補正することにより、低ドリフト特性のＦＰ
Ａを提供することにある。
（発明の概要〕
かかる目的を達成するために、本発明にかがるＦＰＡは
、信号取込モード時に２系統の入力信号を取込みその差
分を増幅する差動入力部と、入力信号の大きさにより複
数のゲインのなかから１つのゲインが選定され上記差動
入力部からの信号を該ゲインにより増幅し出力信号を得
るゲイン切換部と、オートゼロモード時に上記差動増幅
器の入力として夫々接地電位を与える制御部と、オート
ゼロモード時に上記ゲイン切換部の出力信号を積分器に
充電し信号取込みモード時にその充電電位を上記差動増
幅器オフセット誤差を相殺するべく、その一方の入力に
与えるオートゼロ部とから構成されたことを特徴とする
。
、信号取込モード時に２系統の入力信号を取込みその差
分を増幅する差動入力部と、入力信号の大きさにより複
数のゲインのなかから１つのゲインが選定され上記差動
入力部からの信号を該ゲインにより増幅し出力信号を得
るゲイン切換部と、オートゼロモード時に上記差動増幅
器の入力として夫々接地電位を与える制御部と、オート
ゼロモード時に上記ゲイン切換部の出力信号を積分器に
充電し信号取込みモード時にその充電電位を上記差動増
幅器オフセット誤差を相殺するべく、その一方の入力に
与えるオートゼロ部とから構成されたことを特徴とする
。
以下本発明にがかるＦＰＡを第１図に示す一実施例に従
い説明する。
い説明する。
第１図において１は例えばＣＴ装置において信号取込モ
ード（以下Ｓ／Ｉモードと称する）時に検出器出力等の
複数のアナログ信号をマルチプレクサＭ１ 、Ｍ２を介
して取込み、インピーダンスバッフ？としてのオペアン
プ○Ｐ１ 、ＯＦ２を介して、オペアンプＯＰ３．抵抗
Ｒ１，Ｒ２、Ｒ３。
ード（以下Ｓ／Ｉモードと称する）時に検出器出力等の
複数のアナログ信号をマルチプレクサＭ１ 、Ｍ２を介
して取込み、インピーダンスバッフ？としてのオペアン
プ○Ｐ１ 、ＯＦ２を介して、オペアンプＯＰ３．抵抗
Ｒ１，Ｒ２、Ｒ３。
Ｒ４，Ｒ５からなる差動増幅器により差動出力を得る差
動入力部である。
動入力部である。
２はこの差動増幅部１からの差動出力を取込み、マルチ
プレクサＭ３によりオペアンプＯＰ４のゲインを抵抗Ｒ
７，Ｒ８，Ｒ９の選定により決定し、そのゲインにより
上記差動出力を増幅し、例えばＣＴ装置の画像処理系の
前段のアナログ／デジタル変換器等に出力信号を与える
ゲイン切換部である。
プレクサＭ３によりオペアンプＯＰ４のゲインを抵抗Ｒ
７，Ｒ８，Ｒ９の選定により決定し、そのゲインにより
上記差動出力を増幅し、例えばＣＴ装置の画像処理系の
前段のアナログ／デジタル変換器等に出力信号を与える
ゲイン切換部である。
３はオートゼロモード（以下Ａ／Ｚモード）時に差動増
幅部１のマルチプレクサＭｌ 、Ｍ２にコントロール回
路ＣＣにより切換信号を与えると共にゲイン切換部２の
マルチプレクサＭ３にゲイン決定回路Ｃによりゲイン切
換信号を与える制御部である。
幅部１のマルチプレクサＭｌ 、Ｍ２にコントロール回
路ＣＣにより切換信号を与えると共にゲイン切換部２の
マルチプレクサＭ３にゲイン決定回路Ｃによりゲイン切
換信号を与える制御部である。
４はゲイン切換部２からの出力、信号をスイッチＳＷ１
を介して取込み、オペアンプＯＰ５．コンデンサＣ１積
分器に充電し、その充電電位を抵抗Ｒ６を介してオペア
ンプＯＰ３の一方の入力の分圧用の抵抗Ｒ４、Ｒ５の間
に印加するオートゼロ部である。尚、Ｒ１１，ＶＲｌは
夫々抵抗、可変抵抗であり、オペアンプＯＰ３の非反転
入力を設定するものである。
を介して取込み、オペアンプＯＰ５．コンデンサＣ１積
分器に充電し、その充電電位を抵抗Ｒ６を介してオペア
ンプＯＰ３の一方の入力の分圧用の抵抗Ｒ４、Ｒ５の間
に印加するオートゼロ部である。尚、Ｒ１１，ＶＲｌは
夫々抵抗、可変抵抗であり、オペアンプＯＰ３の非反転
入力を設定するものである。
次に上記構成の詳細について説明する。
即ち、入力信号は、差動信号で夫々マルチプレクサ−Ｍ
ｌ 、Ｍ２に入る。ここで、マルチプレクサ−を用いて
信号取込み制御を行なうことにより、多ＣＨの入力信号
が処理できる。マルチプレクサＭ１ 、Ｍ２の入力端子
のうち、各１本は、接地電位に接続されている。この接
地入力は、Ａ／Ｚモード時に選択される。マルチプレク
サ−Ｍｌ 、 Ｍ２の入力指定は、コントロール回路Ｃ
Ｃからのアドレス指定により、希望する入力ＣＨが選定
される。同様にＡ／Ｚモード時には接地入力を選択する
ようのにアドレス指定される。
ｌ 、Ｍ２に入る。ここで、マルチプレクサ−を用いて
信号取込み制御を行なうことにより、多ＣＨの入力信号
が処理できる。マルチプレクサＭ１ 、Ｍ２の入力端子
のうち、各１本は、接地電位に接続されている。この接
地入力は、Ａ／Ｚモード時に選択される。マルチプレク
サ−Ｍｌ 、 Ｍ２の入力指定は、コントロール回路Ｃ
Ｃからのアドレス指定により、希望する入力ＣＨが選定
される。同様にＡ／Ｚモード時には接地入力を選択する
ようのにアドレス指定される。
マルチプレクサ−Ｍｌ 、Ｍ２を通った差動信号は、イ
ンピーダンスバッファーのオペアンプＯＰ１、ＯＦ２の
各非反転入力に取込まれる。オペアンプＯＰ１ 、ＯＦ
２は、その出力が反転入力にフィード・バックした回路
で、入力インピーダンスが非常に高い。
ンピーダンスバッファーのオペアンプＯＰ１、ＯＦ２の
各非反転入力に取込まれる。オペアンプＯＰ１ 、ＯＦ
２は、その出力が反転入力にフィード・バックした回路
で、入力インピーダンスが非常に高い。
一般に信号源インピーダンスは、差動入力の同相分除去
比（ＣＭＲＲ：コモン・モード・リジェクション−レシ
オ）を低下させる原因となる。それを防ぐためにインピ
ーダンス・バッフ？−の高入力インピーダンスで信号源
を受けて、信号源インピーダンスの影響を防いでいる。
比（ＣＭＲＲ：コモン・モード・リジェクション−レシ
オ）を低下させる原因となる。それを防ぐためにインピ
ーダンス・バッフ？−の高入力インピーダンスで信号源
を受けて、信号源インピーダンスの影響を防いでいる。
オペアンプＯＰＩ 、ＯＦ２の各出力は、オペアンプＯ
Ｐ３で形成される差動アンプに取込まれる。
Ｐ３で形成される差動アンプに取込まれる。
この差動アンプを用いることにより同相分を除去可能と
なる。
なる。
差動アンプの出力は、ゲイン設定用オペアンプＯＰ４の
非反転入力に取込まれる。オペアンプＯＰ４はフィード
バックループにゲイン設定用の電圧分圧用抵抗Ｒ７，Ｒ
８，Ｒ９及び、コントロール回路ＣＣからの信号を受け
てゲインを切換えるための信号をマルチプレクサ−Ｍ３
に与えるゲイン決定回路ＧＣをもち、上記オペアンプＯ
Ｐ４は非反転アンプを形成している。オペアンプＯＰ４
の出力はスイッチＳＷＩ 、抵抗Ｒ１０を介してＡ／２
補正用オペアンプＯＰ５の反転入力に取込まれる。オペ
アンプＯＰ５の非反転入力には、抵抗Ｒ１１、可変抵抗
ＶＲ１を介して補正レベル設定電位ｙｃが印加されてい
る。
非反転入力に取込まれる。オペアンプＯＰ４はフィード
バックループにゲイン設定用の電圧分圧用抵抗Ｒ７，Ｒ
８，Ｒ９及び、コントロール回路ＣＣからの信号を受け
てゲインを切換えるための信号をマルチプレクサ−Ｍ３
に与えるゲイン決定回路ＧＣをもち、上記オペアンプＯ
Ｐ４は非反転アンプを形成している。オペアンプＯＰ４
の出力はスイッチＳＷＩ 、抵抗Ｒ１０を介してＡ／２
補正用オペアンプＯＰ５の反転入力に取込まれる。オペ
アンプＯＰ５の非反転入力には、抵抗Ｒ１１、可変抵抗
ＶＲ１を介して補正レベル設定電位ｙｃが印加されてい
る。
オペアンプＯＰ５は、コンデンサＣ１を介して積分器を
形成し、その出力は抵抗Ｒ６を介して差動アンプＯＰ３
の抵抗Ｒ４、Ｒ５ＩＩＩにフィードバックされる。
形成し、その出力は抵抗Ｒ６を介して差動アンプＯＰ３
の抵抗Ｒ４、Ｒ５ＩＩＩにフィードバックされる。
上記構成のＦＰＡでは、Ｓ／ Ｉ モー トドＡ／Ｚモ
ードとを繰返すことにより動作する。その制御信号がＡ
／Ｚ信号である。Ａ／Ｚ信号がＨ”になると、ＦＰＡは
Ａ／Ｚモードとなる。
ードとを繰返すことにより動作する。その制御信号がＡ
／Ｚ信号である。Ａ／Ｚ信号がＨ”になると、ＦＰＡは
Ａ／Ｚモードとなる。
ゲイン決定回路ＧＣは、信号レベルに応じて最適なゲイ
ンを決める。ことで、ゲイン切換部２における入出力特
性の例を第２図に示す。
ンを決める。ことで、ゲイン切換部２における入出力特
性の例を第２図に示す。
次に上記構成におけるオートゼロ補正の動作について説
明する。
明する。
即ち、Ａ／Ｚ信号が外部から与えられＡ／Ｚモードにな
ると、入力マルチプレクサＭ１．Ｍ２は接地入力を選択
し、差動アンプの出力には、オペアンプＯＰ１ 、ＯＲ
３、ＯＲ３から形成されるオフセット誤差が出力に現わ
れる。さらに、ゲイン切換用マルチプレクサＭ３は最大
ゲインを選び、この状態で、反転アンプＯＰ４の出力に
は、すべてのオフセット誤差が加わって出力に現われる
。
ると、入力マルチプレクサＭ１．Ｍ２は接地入力を選択
し、差動アンプの出力には、オペアンプＯＰ１ 、ＯＲ
３、ＯＲ３から形成されるオフセット誤差が出力に現わ
れる。さらに、ゲイン切換用マルチプレクサＭ３は最大
ゲインを選び、この状態で、反転アンプＯＰ４の出力に
は、すべてのオフセット誤差が加わって出力に現われる
。
Ａ／Ｚモード時、スイッチＳＷ１が閉じてオートゼロ補
正用オペアンプＯＰ５の積分器に充電される。このフィ
ードバックはオペアンプ５の反転入力が、非反転入力電
圧ＶＣに等しくなるように動作し、最終的にオペアンプ
ＯＰ４のオフセット出力がＶｃに等しくなった状態で安
定する。
正用オペアンプＯＰ５の積分器に充電される。このフィ
ードバックはオペアンプ５の反転入力が、非反転入力電
圧ＶＣに等しくなるように動作し、最終的にオペアンプ
ＯＰ４のオフセット出力がＶｃに等しくなった状態で安
定する。
ここで非反転入力電圧ＶＣは、補正レベル設定用で、接
地レベルを補正レベルに希望する場合には、直接に接地
接続すれば良い。一般的には、入力信号のノイズ・バラ
ツキにより負方向の信号を防ぐためには、このＶＣを補
正レベルとして正方向に電位を与えておくことは有効な
手段である。
地レベルを補正レベルに希望する場合には、直接に接地
接続すれば良い。一般的には、入力信号のノイズ・バラ
ツキにより負方向の信号を防ぐためには、このＶＣを補
正レベルとして正方向に電位を与えておくことは有効な
手段である。
Ａ／Ｚモードが終了すると、スイッチＳＷ１が開き補正
用オペアンプＯＰ５は積分コンデンサーＣ１にその電位
を保持し続ける。この補正電位はそのＳ／Ｉモード中オ
フセット出力誤差を補正し続ける。
用オペアンプＯＰ５は積分コンデンサーＣ１にその電位
を保持し続ける。この補正電位はそのＳ／Ｉモード中オ
フセット出力誤差を補正し続ける。
以上の如くの本実施例によれば以下列挙する作用効果を
奉する。
奉する。
■ 差動入力方式のＦＰＡにおいて構成簡単にして自動
的にオフセット誤差を補正する゛ことが可能となる。
的にオフセット誤差を補正する゛ことが可能となる。
■ オフセット誤差の補正レベルは制御部３及びオート
ゼロ部４の調整により任意に設定可能である。
ゼロ部４の調整により任意に設定可能である。
本発明は上記図示し且つ記載上実施例に限定されるもの
ではなく本発明の要旨を逸脱しない範囲で種々変形して
実施できる。
ではなく本発明の要旨を逸脱しない範囲で種々変形して
実施できる。
以上述べたように本発明によれば、信号取込モード時に
２系統の入力信号を取込みその差分を増幅する差動入力
部と、入力信号の大きさにより複数のゲインのなかから
１つのゲインが選定され上記差動入力部からの信号を該
ゲインにより増幅し出力信号を得るゲイン切換部と、オ
ートゼロモード時に上記差動増幅器の入力として夫々接
地電位を与える制御部と、オートゼロモード時に上記ゲ
イン切換部の出力信号を積分器に充電し信号取込モード
時にその充電電位を上記差動増幅器の一方の入力に与え
るオートゼロ部とから構成したので、上記差動増幅器の
オペアンプによる固有オフセット誤差を自動的に補正し
、もって低ドリフト特性を示すＦＰＡが提供できる。
２系統の入力信号を取込みその差分を増幅する差動入力
部と、入力信号の大きさにより複数のゲインのなかから
１つのゲインが選定され上記差動入力部からの信号を該
ゲインにより増幅し出力信号を得るゲイン切換部と、オ
ートゼロモード時に上記差動増幅器の入力として夫々接
地電位を与える制御部と、オートゼロモード時に上記ゲ
イン切換部の出力信号を積分器に充電し信号取込モード
時にその充電電位を上記差動増幅器の一方の入力に与え
るオートゼロ部とから構成したので、上記差動増幅器の
オペアンプによる固有オフセット誤差を自動的に補正し
、もって低ドリフト特性を示すＦＰＡが提供できる。
第１図は本発明に係るフローティング・ポイント・アン
プの一実施例を示す回路図、第２図は同実施例における
ゲイン切換部の入出力特性図である。 １・・・差動入力部、２・・・ゲイン切換部、３・・・
制御部、４・・・オートゼロ部、ＯＰｌ 、ＯＲ３、Ｏ
Ｒ３。 ＯＦ２・・・オペアンプ、Ｍｌ 、Ｍ２ 、Ｍ３・・パ
マ、ルチブレクサ、ＣＣ・・・コントロール回路、ＧＣ
・・・ゲイン決定回路、ＳＷｌ・・・スイッチ、ＶＲｌ
・・・可変抵抗、Ｒ１、Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６
，Ｒ７゜Ｒ８、Ｒ９、ＲｌＧ、 Ｒ１１・・・抵抗、Ｃ
１・・・コンデンサ。
プの一実施例を示す回路図、第２図は同実施例における
ゲイン切換部の入出力特性図である。 １・・・差動入力部、２・・・ゲイン切換部、３・・・
制御部、４・・・オートゼロ部、ＯＰｌ 、ＯＲ３、Ｏ
Ｒ３。 ＯＦ２・・・オペアンプ、Ｍｌ 、Ｍ２ 、Ｍ３・・パ
マ、ルチブレクサ、ＣＣ・・・コントロール回路、ＧＣ
・・・ゲイン決定回路、ＳＷｌ・・・スイッチ、ＶＲｌ
・・・可変抵抗、Ｒ１、Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６
，Ｒ７゜Ｒ８、Ｒ９、ＲｌＧ、 Ｒ１１・・・抵抗、Ｃ
１・・・コンデンサ。
Claims (1)
- 信号取込モード時に２系統の入力信号を取込みその差分
を増幅する差動入力部と、入力信号の大きさにより複数
のゲインのなかから１つのゲインが選定され上記差動入
力部からの信号を該ゲインにより増幅し出力信号を得る
ゲイン切換部と、オートゼロモード時に上記差動増幅器
の入力として夫々接地電位を与える制御部と、オートゼ
ロモード時に上記ゲイン切換部の出力信号を積分器に充
電し信号取込モード時にその充電電位を上記差動増幅器
のオフセット誤差を相殺するべく、その一方の入力に与
えるオートゼロ部とから構成されたことを特徴とするフ
ローティング・ポイント・アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026993A JPS61187404A (ja) | 1985-02-14 | 1985-02-14 | フロ−テイング・ポイント・アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026993A JPS61187404A (ja) | 1985-02-14 | 1985-02-14 | フロ−テイング・ポイント・アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187404A true JPS61187404A (ja) | 1986-08-21 |
| JPH0528523B2 JPH0528523B2 (ja) | 1993-04-26 |
Family
ID=12208683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026993A Granted JPS61187404A (ja) | 1985-02-14 | 1985-02-14 | フロ−テイング・ポイント・アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206986A (ja) * | 1983-05-11 | 1984-11-22 | Toshiba Corp | オ−ト・ゼロ積分器 |
-
1985
- 1985-02-14 JP JP60026993A patent/JPS61187404A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206986A (ja) * | 1983-05-11 | 1984-11-22 | Toshiba Corp | オ−ト・ゼロ積分器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
| US9385673B2 (en) | 2014-02-14 | 2016-07-05 | Analog Devices Global | Amplifier with offset compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528523B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4163947A (en) | Current and voltage autozeroing integrator | |
| EP0241770B1 (en) | A circuit for biasing a magnetoresistive sensor and amplifying signals produced thereby | |
| US5381148A (en) | Method and apparatus for calibrating a gain control circuit | |
| JPH104352A (ja) | 入力をクランプする方法および装置 | |
| JPS5753145A (en) | Calibrator for analogue-digital converter | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| JPH0623057Y2 (ja) | クロストークキャンセラー回路 | |
| EP0023750A2 (en) | Sample and hold circuit | |
| JPS6331206A (ja) | 電荷増幅回路 | |
| GB1603016A (en) | Amplifier with dark current compensation | |
| KR850000732B1 (ko) | 음량 콘트롤 회로 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JPH077890B2 (ja) | ３端子演算増幅器 | |
| JPS61187404A (ja) | フロ−テイング・ポイント・アンプ | |
| JPS61163721A (ja) | アナログ入力システム | |
| US5262848A (en) | White balance control circuit for video camera with specified range control circuitry | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| EP0463880A1 (en) | Amplifier | |
| US5241282A (en) | Wide dynamic range, low power, analog-to-digital receiver | |
| US4535300A (en) | Extended range sample and hold circuit | |
| JPS6126736B2 (ja) | ||
| JP3089807B2 (ja) | 温度特性補正回路 | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JPS6119533Y2 (ja) | ||
| JPH0213852B2 (ja) |