JPS6087509A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6087509A JPS6087509A JP58195208A JP19520883A JPS6087509A JP S6087509 A JPS6087509 A JP S6087509A JP 58195208 A JP58195208 A JP 58195208A JP 19520883 A JP19520883 A JP 19520883A JP S6087509 A JPS6087509 A JP S6087509A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- component
- differential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、バイアス電圧の重畳された１対の入力電圧か
ら、変化成分のみを抽出して差動増幅を行なう差ｗＪ増
幅回路に関するものである。
ら、変化成分のみを抽出して差動増幅を行なう差ｗＪ増
幅回路に関するものである。
電磁流量計に設けた１対の電極から得られる雨検出電圧
を増幅のうえ〈雨検出電圧間の差電圧をめる場合等には
、検出電圧中に不整電位による、バイアス電圧が重畳し
ており、これをそのまま増幅すると検出状況が不正確と
なるため、一般に、増幅器の入力と直列にコンデンサを
挿入し、これによって直流分を阻止すると共に、増幅器
の入力と並列に放電用の抵抗器を接続し、雨検出電圧の
変化分のみを抽出、して各個に増幅を行なってから、雨
検出電圧間の差電圧をめるものとなっている。
を増幅のうえ〈雨検出電圧間の差電圧をめる場合等には
、検出電圧中に不整電位による、バイアス電圧が重畳し
ており、これをそのまま増幅すると検出状況が不正確と
なるため、一般に、増幅器の入力と直列にコンデンサを
挿入し、これによって直流分を阻止すると共に、増幅器
の入力と並列に放電用の抵抗器を接続し、雨検出電圧の
変化分のみを抽出、して各個に増幅を行なってから、雨
検出電圧間の差電圧をめるものとなっている。
しかし、コンデンサおよび抵抗器を用いる従来の手段に
おいては、これらが微分回路を構成するため、変化分の
抽出波形に歪を生ずると共に、並列抵抗器により増幅器
の入力インピーダンスか低下し、電圧の検出状況が、不
正確になる欠点を生ずる。
おいては、これらが微分回路を構成するため、変化分の
抽出波形に歪を生ずると共に、並列抵抗器により増幅器
の入力インピーダンスか低下し、電圧の検出状況が、不
正確になる欠点を生ずる。
また、検出電圧が低レベルの場合は、コンデンサの漏洩
電流が問題となシ、これに高品質のものを用いねばガら
ず、高価となる欠点も生じている。
電流が問題となシ、これに高品質のものを用いねばガら
ず、高価となる欠点も生じている。
本発明は、従来のかかる欠点を根本的に解決する目的を
有し、反転入力と出力との間に挿入された帰還抵抗器を
各々がイｊする柁１および第２の差動増幅器を設け、こ
れらの各非反転入力へ各個にバイアス電圧および、これ
と変化成分とからなる入力電圧を順次に与えるど共に、
各差動増幅器の出力電圧に応動し、各個別の直列抵抗器
を介して補償電圧を各差動増幅器の反転入力へ各個に与
える第１および第２の補償回路を設け、バイアス電圧が
与えられプこときに操作されるスイッチによシ各補償回
路を応動状態とし、各補償電圧によシ各差動増幅器の各
出力電圧を零としたうえ、スイッチの復旧後も、各補償
回路により各出力電圧を零とする各補償電圧を継続して
与えるものとし、各差動増幅器の出力′電圧量の差電圧
を減算器によ請求めるものとした極めて効果的な、差動
増幅回路を提供するものである。
有し、反転入力と出力との間に挿入された帰還抵抗器を
各々がイｊする柁１および第２の差動増幅器を設け、こ
れらの各非反転入力へ各個にバイアス電圧および、これ
と変化成分とからなる入力電圧を順次に与えるど共に、
各差動増幅器の出力電圧に応動し、各個別の直列抵抗器
を介して補償電圧を各差動増幅器の反転入力へ各個に与
える第１および第２の補償回路を設け、バイアス電圧が
与えられプこときに操作されるスイッチによシ各補償回
路を応動状態とし、各補償電圧によシ各差動増幅器の各
出力電圧を零としたうえ、スイッチの復旧後も、各補償
回路により各出力電圧を零とする各補償電圧を継続して
与えるものとし、各差動増幅器の出力′電圧量の差電圧
を減算器によ請求めるものとした極めて効果的な、差動
増幅回路を提供するものである。
〔実施例］
以下、実施例を示す回路図によυ本発明の詳細な説明す
る。
る。
第１図は、全構成を示す回路図であシ、各々の反転入力
と出力との間に帰還抵抗器ＲＦＩ ｒ ＲＦ２の挿入さ
れた第１および第２０差動増幅器Ａ４．Ａ２が設けてあ
り、これの各非反転入力には、バイアス電圧と変化成分
とからなる１対の入力電圧ｅｌ。
と出力との間に帰還抵抗器ＲＦＩ ｒ ＲＦ２の挿入さ
れた第１および第２０差動増幅器Ａ４．Ａ２が設けてあ
り、これの各非反転入力には、バイアス電圧と変化成分
とからなる１対の入力電圧ｅｌ。
ｅ２が各個に与えられるものとなっておシ、差動増幅器
ＡＩ、Ａ２の反転入力に対しては、直列抵抗器Ｒｚ１＋
ＲＺ２が各個に接続されていると共に、共通電位との間
には、帰路抵抗器ｒｌ 、 ｒ２が各個に挿入されてい
る。。
ＡＩ、Ａ２の反転入力に対しては、直列抵抗器Ｒｚ１＋
ＲＺ２が各個に接続されていると共に、共通電位との間
には、帰路抵抗器ｒｌ 、 ｒ２が各個に挿入されてい
る。。
また、差動増幅器ＡＩ ＋ Ａ２の各出力と抵抗器ＲＺ
ｌｌＲ２２との間には、差動増幅器Ａ３ ｒ Ａ４およ
び抵抗器Ｒ１〜Ｒ６からなる増幅回路と、差動増幅器Ａ
５ ＋ Ａ６およびコンデンサＣ，Ｉ Ｃ，からなる積
分回路との継続接続によ多構成された第１および第２の
補償回路が挿入されており、これによって差動増幅器Ａ
Ｉ ＋ Ａ２毎に帰還ループが形成されている。
ｌｌＲ２２との間には、差動増幅器Ａ３ ｒ Ａ４およ
び抵抗器Ｒ１〜Ｒ６からなる増幅回路と、差動増幅器Ａ
５ ＋ Ａ６およびコンデンサＣ，Ｉ Ｃ，からなる積
分回路との継続接続によ多構成された第１および第２の
補償回路が挿入されており、これによって差動増幅器Ａ
Ｉ ＋ Ａ２毎に帰還ループが形成されている。
なお、増幅回路と積分回路との間にはスイッチＳＩ＋８
２が挿入されておシ、入力電圧ｅｌ ｌ ｅ２としてま
ずバイアス電圧のみが与えられたときにスイッチ８１
＋ ８２が操作され、これらがオンとなれば、差動増幅
器Ａ４ ｒ Ａ２の出力電圧Ｅ１ ＊ Ｅ２に応じて差
動増幅器Ａｓ 、 Ａ６がバイアス電圧と同極性の補償
電圧Ｅｓ ｒ Ｅ４を生じ、抵抗器Ｒｚ１ ＋ ＲＺ２
を介して差動増幅器Ａｌ ｌ Ａ２０反転入力へ同電圧
Ｅ３１Ｅ４を各個に与えるものとなり１間増幅器Ａ１＋
Ａ２において各バイアス電圧と補償電圧Ｅ３ 、 Ｅ４
とが相殺を行なうため、差動増幅器Ａ５ ＋ Ａ６のオ
フセット電圧による誤差を除けば、各出力電圧ＥｌＩＥ
２が零に設定される。
２が挿入されておシ、入力電圧ｅｌ ｌ ｅ２としてま
ずバイアス電圧のみが与えられたときにスイッチ８１
＋ ８２が操作され、これらがオンとなれば、差動増幅
器Ａ４ ｒ Ａ２の出力電圧Ｅ１ ＊ Ｅ２に応じて差
動増幅器Ａｓ 、 Ａ６がバイアス電圧と同極性の補償
電圧Ｅｓ ｒ Ｅ４を生じ、抵抗器Ｒｚ１ ＋ ＲＺ２
を介して差動増幅器Ａｌ ｌ Ａ２０反転入力へ同電圧
Ｅ３１Ｅ４を各個に与えるものとなり１間増幅器Ａ１＋
Ａ２において各バイアス電圧と補償電圧Ｅ３ 、 Ｅ４
とが相殺を行なうため、差動増幅器Ａ５ ＋ Ａ６のオ
フセット電圧による誤差を除けば、各出力電圧ＥｌＩＥ
２が零に設定される。
ここにおいて、差動増幅器Ａ１＋Ａ２の反転入力電圧は
、帰還抵抗器ＲＦＩ ＊ Ｒｐ２の作用により入力電圧
ｅｌ ＋ ｅ２にほぼ等しく、各抵抗器ＲＦ１＋ ＲＦ
２ ＋ＲＺＩ ＋ ＲＺ２ ＋ ｒ Ｉ ＋ ｒ２の電
流■＋ｔｐｔ ｌ ＩＲＦ２ ＊ＩＲＺＩ ｒ ＩＲＺ
２ ＋ Ｉｒｌ ＋ Ｉｒ２ は、次式によシ示される
。
、帰還抵抗器ＲＦＩ ＊ Ｒｐ２の作用により入力電圧
ｅｌ ＋ ｅ２にほぼ等しく、各抵抗器ＲＦ１＋ ＲＦ
２ ＋ＲＺＩ ＋ ＲＺ２ ＋ ｒ Ｉ ＋ ｒ２の電
流■＋ｔｐｔ ｌ ＩＲＦ２ ＊ＩＲＺＩ ｒ ＩＲＺ
２ ＋ Ｉｒｌ ＋ Ｉｒ２ は、次式によシ示される
。
またＮ ＩＲＦＩ ＝ Ｉａｚｔ 十Ｉｒ１＋ Ｌｔ＋
ｒ２°１．ｚＩ十Ｉｒ２であるため、次式が得られる。
ｒ２°１．ｚＩ十Ｉｒ２であるため、次式が得られる。
一方、出力電圧Ｅｌ＋ Ｅ２は、入力抵抗器Ｒｓｔ ＋
Ｒ６□、帰還抵抗器Ｒｆｔ ＊帰路抵抗器Ｒｆ２および
差動増幅器Ａ７からなる減算器へ与えられ、差動増幅に
よｐ両出力電圧ＥＩ ＋ Ｅ２間の差電圧Ｅｏがめられ
るため、Ｒｓ＋ ＝ Ｒ８２＝ Ｒｓ ＋ Ｒｆｔ ＝
Ｒｆｚ−Ｒｆ とすれば、差電圧ＥＯは次式によシ示
される。
Ｒ６□、帰還抵抗器Ｒｆｔ ＊帰路抵抗器Ｒｆ２および
差動増幅器Ａ７からなる減算器へ与えられ、差動増幅に
よｐ両出力電圧ＥＩ ＋ Ｅ２間の差電圧Ｅｏがめられ
るため、Ｒｓ＋ ＝ Ｒ８２＝ Ｒｓ ＋ Ｒｆｔ ＝
Ｒｆｚ−Ｒｆ とすれば、差電圧ＥＯは次式によシ示
される。
このため、ＲＦＩ ＝ Ｒｆ２ ＝ Ｒｒ 、ＲＺＩ
＝ ＲＺ２ ＝Ｒｚ ｌ ｒｌ ＝＝ ｒ ２ ””
ｒ とすれば、（３）〜（５）式から次式が得られる。
＝ ＲＺ２ ＝Ｒｚ ｌ ｒｌ ＝＝ ｒ ２ ””
ｒ とすれば、（３）〜（５）式から次式が得られる。
したがって、（６）式において、ＥＯ−０となる値にＥ
・、Ｅ・が定められるため、長イツチＳ・、Ｓ・を復旧
させオフとすれば、出力電圧Ｂ１ ｒ Ｅ２乃至抵抗器
Ｒ２Ｈ＋ ＲＺ２の帰還ループが切断されると共に、コ
ンデンサＣＩ＋ Ｃ２の充電電荷によシ補償電圧Ｅ３
＋ Ｅ４の送出が継続され□、次式の条件が得られる。
・、Ｅ・が定められるため、長イツチＳ・、Ｓ・を復旧
させオフとすれば、出力電圧Ｂ１ ｒ Ｅ２乃至抵抗器
Ｒ２Ｈ＋ ＲＺ２の帰還ループが切断されると共に、コ
ンデンサＣＩ＋ Ｃ２の充電電荷によシ補償電圧Ｅ３
＋ Ｅ４の送出が継続され□、次式の条件が得られる。
・・・・・（７）
ただし、ΔＥｏ、Δｅｌ＋Δｅ２は各々の変化分である
。
。
すなわち、ついで変化分を含む入力電圧ｅｌ、ｅ２を与
えることによシ、変化分Δｅｌ 、Δｅ２の差のみが（
Ｒｆ／ｕ、）（１＋２（ＲＦ／ｒ）十（ＲＦ／Ｒｚ））
の利得によシ増幅されるものとなシ、直流分が完全に阻
止され、所望の利得によシ変化分のみの差動また、差動
増幅器ＡＩ ｒ Ａｍの非反転入力には、特に並列抵抗
器等を要さず、十分な高入力インピーダンスを得ること
ができると共に、（７）式から明らかなとおり抵抗値比
により利得が定まるため、抵抗器に特性の良好なものを
用いれば、利得の安定化が実現するうえ、入力側のコン
デンサが不要となる。
えることによシ、変化分Δｅｌ 、Δｅ２の差のみが（
Ｒｆ／ｕ、）（１＋２（ＲＦ／ｒ）十（ＲＦ／Ｒｚ））
の利得によシ増幅されるものとなシ、直流分が完全に阻
止され、所望の利得によシ変化分のみの差動また、差動
増幅器ＡＩ ｒ Ａｍの非反転入力には、特に並列抵抗
器等を要さず、十分な高入力インピーダンスを得ること
ができると共に、（７）式から明らかなとおり抵抗値比
により利得が定まるため、抵抗器に特性の良好なものを
用いれば、利得の安定化が実現するうえ、入力側のコン
デンサが不要となる。
なお、差動増幅器ＡＩ ｒ Ａ２は、バイアス電圧の増
幅を行なわず、変化分のみを増幅するため、変化分に対
するダイナミックレンジが拡大する。
幅を行なわず、変化分のみを増幅するため、変化分に対
するダイナミックレンジが拡大する。
第２図お、ｒび鎖３ｒｓｉ １１、鴻偵回貼颯゛゛電・
°０ζ１１！珀ｌし上り構成した場會の安部回路図であ
り、第２図においては、出力電圧Ｅｌをアナログ・ディ
ジタル変換器（以下、ＡＤＣ）Ａ７′Ｄによシデイジタ
ル信号へ変換のうえ、マイクロプロセッサおよびメモリ
等からなる制御部ＣＮＴへ与えており、スイッチＳ１の
操作に応じて制御部ＣＮＴがディジタル・アナログ変換
器（以下、ＤＡＣ） Ｄ／Ａへのディジタル信号を変化
させ、出力電圧Ｅ、が零となったときのディジタル信号
をメモリによシ保持するものと丘っている。
°０ζ１１！珀ｌし上り構成した場會の安部回路図であ
り、第２図においては、出力電圧Ｅｌをアナログ・ディ
ジタル変換器（以下、ＡＤＣ）Ａ７′Ｄによシデイジタ
ル信号へ変換のうえ、マイクロプロセッサおよびメモリ
等からなる制御部ＣＮＴへ与えており、スイッチＳ１の
操作に応じて制御部ＣＮＴがディジタル・アナログ変換
器（以下、ＤＡＣ） Ｄ／Ａへのディジタル信号を変化
させ、出力電圧Ｅ、が零となったときのディジタル信号
をメモリによシ保持するものと丘っている。
すなわち、第２図ｔζおいては、ＡＤＣ−Ａ／Ｄ 、制
御部ＣＮＴ 、 ＤＡＣ−Ｄ／Ａが袖イノ【回路として
用いられている。
御部ＣＮＴ 、 ＤＡＣ−Ｄ／Ａが袖イノ【回路として
用いられている。
第３図れ、比較器ｃｐ 、カウンタＣＵＴ 、 ＤＡＣ
・Ｄ／Ａを補償回路として用いており、比較器ｃｐが出
力電圧Ｅ１の極性に応じた出力を生ずるのにしたがい、
加減カウンタを用いたカウンタＣＵＴがスイッチＳ亘の
操作に応じて与えられるクロックパルスＣＬＫのアンプ
カウントまたはダウンカウントを行ない、カウント出力
をＤＡＣ−Ｄ／Ａへ与えておシ、スイッチＳ１の復旧に
応じ、出力電圧Ｅ！が零となったときのカウント出力を
保持するものとなっている。
・Ｄ／Ａを補償回路として用いており、比較器ｃｐが出
力電圧Ｅ１の極性に応じた出力を生ずるのにしたがい、
加減カウンタを用いたカウンタＣＵＴがスイッチＳ亘の
操作に応じて与えられるクロックパルスＣＬＫのアンプ
カウントまたはダウンカウントを行ない、カウント出力
をＤＡＣ−Ｄ／Ａへ与えておシ、スイッチＳ１の復旧に
応じ、出力電圧Ｅ！が零となったときのカウント出力を
保持するものとなっている。
したがって、第２図および第３図の構成をこよっても、
第１図と同様の結果が得られると共に、第２図および第
３図においては、バイアス電圧と対応する補償電圧Ｅ３
に応するディジタル信号がメモリまたはカウンタＣＵＴ
によシ保持されるため、これの保持状況が安定かつ正確
となり、バイアス電圧が変化しない限シ、変化分の差の
みを確実に増幅することができる。
第１図と同様の結果が得られると共に、第２図および第
３図においては、バイアス電圧と対応する補償電圧Ｅ３
に応するディジタル信号がメモリまたはカウンタＣＵＴ
によシ保持されるため、これの保持状況が安定かつ正確
となり、バイアス電圧が変化しない限シ、変化分の差の
みを確実に増幅することができる。
ただし、帰路抵抗器ｒｌ ＋ ｒｔは、状況に応じて省
略し、または、無視できる値としてもよく、スイッチ８
１ 、８２をゲート回路等に置換し、別途の制御信号に
よｐオン、オフを制御しても同様であり、または、スイ
ッチ８１１８２と同等のものを外部に設け、補償回路の
電源、バイアス等を制御する信号を外部から与えるもの
としてもよいと共に、減算器としては、差動増幅器Ａ７
を用いるほか、他の減算回路を用いることもできる。
略し、または、無視できる値としてもよく、スイッチ８
１ 、８２をゲート回路等に置換し、別途の制御信号に
よｐオン、オフを制御しても同様であり、または、スイ
ッチ８１１８２と同等のものを外部に設け、補償回路の
電源、バイアス等を制御する信号を外部から与えるもの
としてもよいと共に、減算器としては、差動増幅器Ａ７
を用いるほか、他の減算回路を用いることもできる。
また、第１図においては、積分回路を他の電圧保持回路
へ置換し、または、積分回路と増幅回路との縦続順位を
入替えてもよい。
へ置換し、または、積分回路と増幅回路との縦続順位を
入替えてもよい。
なお、第２図および第３図においては、制御部ＣＮＴま
たはカウンタＣＵＴが当初ディジタル信号のリセットを
行ない、次第にディジタル信号の値を増加させ、出力電
圧Ｅｌが零となったときに増加を停止するものとし、こ
れに応じ、ＡＤＣ−％Φまたは比較器ｃｐとして、例え
ば、出力電圧Ｅ１が零以外のとき高レベルの出力を生じ
、出力電圧Ｅｌが零のとき低レベルの出力を生ずるもの
を用いてもよい等、種々の変形が自在である。
たはカウンタＣＵＴが当初ディジタル信号のリセットを
行ない、次第にディジタル信号の値を増加させ、出力電
圧Ｅｌが零となったときに増加を停止するものとし、こ
れに応じ、ＡＤＣ−％Φまたは比較器ｃｐとして、例え
ば、出力電圧Ｅ１が零以外のとき高レベルの出力を生じ
、出力電圧Ｅｌが零のとき低レベルの出力を生ずるもの
を用いてもよい等、種々の変形が自在である。
〔発明の効果Ｊ
以上の説明によシ明らかなとおり本発明によれば、コン
デンサ等を用いずに直流分の阻止がなされ、変化分の差
のみを十分な利得およびダイナミックレンジにより増幅
できると共に、波形歪を生ずる要因がなく、変化分を忠
実に増幅することができるうえ、高入力インピーダンス
を容易に得ることができる。
デンサ等を用いずに直流分の阻止がなされ、変化分の差
のみを十分な利得およびダイナミックレンジにより増幅
できると共に、波形歪を生ずる要因がなく、変化分を忠
実に増幅することができるうえ、高入力インピーダンス
を容易に得ることができる。
また、抵抗値比により利得が定まるため、これらの抵抗
器に特性の良好なものを用いれば、利得の変化がなく、
安定に差動増幅を行彦うことができるものと１、直流分
を阻止して変化分の差のみを増幅する各種の用途におい
て顕著な効果が得られる。
器に特性の良好なものを用いれば、利得の変化がなく、
安定に差動増幅を行彦うことができるものと１、直流分
を阻止して変化分の差のみを増幅する各種の用途におい
て顕著な効果が得られる。
図は本発明の実施例を示し、第１図は全構成を示す回路
図、第２図および第３図はディジタル回路を併用した場
合の要部回路図である。 ６、．６２ｍ ＊ 拳＊入力電圧、Ａｌ 〜Ａ７ｍ ＋
１ ＠ ＠差動増幅器、ＲＦ□＋ＲＦ□・・・・帰還抵
抗器Ｊｚｌ ＋ＲＺ２・−・・直列抵抗器、Ｒ１−Ｒ６
＋ Ｒｓｔ 、Ｒ８２＋Ｒｆ１１Ｒｆ２＠・・・抵抗器
、ＣｌＩＣ２・・・・コンデンサ、８１ ＋ ８２ ・
・・・スイッチ、Ａｙ／″Ｄ−・・・ＡＤＣ（アナログ
・ディジタル変換器）、イ・・・・ＤＡＣ（ディジタル
・アナログ変換器）、ＣＮＴ−・・・制御部、ＣＵＴ・
・・・カウンタ、ＣＰ・・鳴・比較器、Ｅ、、Ｒ２・・
・−出力ｉ［、Ｒ３。 Ｒ４−・・・補償電圧、Ｅｏ・・拳・差電圧。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（はが１名）
図、第２図および第３図はディジタル回路を併用した場
合の要部回路図である。 ６、．６２ｍ ＊ 拳＊入力電圧、Ａｌ 〜Ａ７ｍ ＋
１ ＠ ＠差動増幅器、ＲＦ□＋ＲＦ□・・・・帰還抵
抗器Ｊｚｌ ＋ＲＺ２・−・・直列抵抗器、Ｒ１−Ｒ６
＋ Ｒｓｔ 、Ｒ８２＋Ｒｆ１１Ｒｆ２＠・・・抵抗器
、ＣｌＩＣ２・・・・コンデンサ、８１ ＋ ８２ ・
・・・スイッチ、Ａｙ／″Ｄ−・・・ＡＤＣ（アナログ
・ディジタル変換器）、イ・・・・ＤＡＣ（ディジタル
・アナログ変換器）、ＣＮＴ−・・・制御部、ＣＵＴ・
・・・カウンタ、ＣＰ・・鳴・比較器、Ｅ、、Ｒ２・・
・−出力ｉ［、Ｒ３。 Ｒ４−・・・補償電圧、Ｅｏ・・拳・差電圧。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（はが１名）
Claims (1)
- バイアス電圧および該バイアス電圧と変化成分とからな
る入力電圧が順次に各々の非反転大男へ各個に与えられ
かつ反転入力と出力との間へ挿入された帰還抵抗器を各
々が有する第１および第２の差動増幅器と、前記バイア
ス電圧が与えられたときに操作されるスイッチの操作に
よシ前記各差動増幅器の出力電圧に応動する状態となり
各個別の直列抵抗器を介して前記各差動増幅器の反転入
力へ該各差動増幅器の出力電圧を零とする補償電圧を各
個に与えかつ前記スイッチの復旧後も該補償電圧を各個
に継続して与える前記各差動増幅器と対応して設けた第
１および第２の補償回路と、前記各差動増幅器の各出力
電圧間の差電圧をめる減算器とを備えたことを特徴とす
る差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195208A JPS6087509A (ja) | 1983-10-20 | 1983-10-20 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195208A JPS6087509A (ja) | 1983-10-20 | 1983-10-20 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6087509A true JPS6087509A (ja) | 1985-05-17 |
Family
ID=16337251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195208A Pending JPS6087509A (ja) | 1983-10-20 | 1983-10-20 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087509A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
| JP2020080486A (ja) * | 2018-11-13 | 2020-05-28 | ローム株式会社 | 増幅器 |
-
1983
- 1983-10-20 JP JP58195208A patent/JPS6087509A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
| US9385673B2 (en) | 2014-02-14 | 2016-07-05 | Analog Devices Global | Amplifier with offset compensation |
| JP2020080486A (ja) * | 2018-11-13 | 2020-05-28 | ローム株式会社 | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114978054B (zh) | 自稳零运算放大器 | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| JPS62132434A (ja) | ゲ−ト回路 | |
| JP3102020B2 (ja) | 演算増幅回路 | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| JPS6087509A (ja) | 差動増幅回路 | |
| JPH06232706A (ja) | 比較器 | |
| JP3492886B2 (ja) | オフセット補償のための回路装置 | |
| JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
| JPH03293806A (ja) | 出力オフセット補償回路 | |
| JP2008312079A (ja) | 増幅回路 | |
| JP2629603B2 (ja) | 抵抗測定装置 | |
| WO2022176523A1 (ja) | センサ装置 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPS59231907A (ja) | 差動増幅回路 | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JP2006129107A (ja) | 信号増幅装置 | |
| JPS6072406A (ja) | 直流電圧増幅回路 | |
| JPH0147928B2 (ja) | ||
| JP2001244759A (ja) | オフセットキャンセル回路 | |
| JPS6126736B2 (ja) | ||
| JPH03188710A (ja) | チヨツパアンプ回路 | |
| JPH0376042B2 (ja) | ||
| JPS60140479A (ja) | スイツチドキヤパシタ積分回路 | |
| JPS6086903A (ja) | 前置増幅器 |