JPH03293806A - 出力オフセット補償回路 - Google Patents

出力オフセット補償回路

Info

Publication number
JPH03293806A
JPH03293806A JP2095531A JP9553190A JPH03293806A JP H03293806 A JPH03293806 A JP H03293806A JP 2095531 A JP2095531 A JP 2095531A JP 9553190 A JP9553190 A JP 9553190A JP H03293806 A JPH03293806 A JP H03293806A
Authority
JP
Japan
Prior art keywords
output
differential amplifier
output offset
voltage
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095531A
Other languages
English (en)
Inventor
Shinichiro Sano
佐野 進一郎
Hirokazu Osada
浩和 長田
Setsuo Misaizu
摂夫 美齊津
Akihiko Ichikawa
明彦 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2095531A priority Critical patent/JPH03293806A/ja
Publication of JPH03293806A publication Critical patent/JPH03293806A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H03F3/456Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、差動増幅器の出力オフセット電圧を補償する際
に使用される出力オフセット補償回路に関し、 電源変動があっても信号の伝送に誤りが生じない様にす
ることを目的とし、 相互に極性が反転した2系列の信号を差動増幅器で増幅
してそれぞれ出力する際に、該差動増幅器の出力から出
力オフセット電圧を抽出し、抽出した該出力オフセット
電圧を増幅する誤差増幅部分と、所定の遮断周波数を持
ち、該誤差増幅部分の出力を該出力オフセット電圧が抑
圧される様に該差動増幅器の入力側に加える平衡形低域
通過フィルタ手段とを有する様に構成する。
〔産業上の利用分野〕
本発明は、例えば、差動増幅器の出力オフセット電圧を
補償する際に使用される出力オフセット補償回路に関す
るものである。
例えば、入力パルスを増幅した後、しきい値と比較して
このパルスが1が0がを識別することがあるが、この時
、電源変動があっても識別に誤りが生じない様にするこ
とが必要である。
〔従来の技術〕
第4図は従来例の回路図を示す、以下、図の動作を説明
する。
(1)無信号時 トランジスタQ、とQよ、Q、とQ4、Q、とQ、とが
それぞれ同一特性、抵抗R1・Ra、 Rt・R1,R
h・1もそれぞれ同一抵抗値で、トランジスタQ、、 
Q、の入力点a、 *aの電圧が同一であればトランジ
スタQ、、 Q。
の出力点す、 cの出力電圧も同一となるので、出力電
圧差は0となる。
(2)信号入力時 今、入力点aを介して正極性のパルスが、入力点率aを
介して負極性のパルスが同相でトランジスタQ1. Q
!に人力したとする。
トランジスタQ、、 Q!は利得がほぼ1のエミッタ・
フロワ構成になっているので、入力したパルスはそのま
ま差動増幅器を構成するトランジスタQ4+Q、に加え
られてそれぞれ増幅される。
そして、増幅された正極性パルスおよび負極性パルスは
極性を反転してエミッタ・フロワ構成のトランジスタQ
s、 Q&を介して出力点Cおよびbから出力される。
上記の動作は素子の特性が同一の場合であるが、特性が
ずれていると無信号時に出力点b−c間に出力電圧差、
即ち出力オフセットが生ずる。また、信号入力時は差動
対の利得や位相特性がずれるので入力波形に対して歪ん
だ波形が出力される。
さて、特性がずれたことによって出力点す、 c間に生
じた出力電圧差をエミッタ・フロワ構成のトランジスタ
QIl+ Ql@と抵抗R14+ Rls、コンデンサ
CIで構成された平衡形低域通過フィルタを介して差動
増幅器を構成するトランジスタQ*、Qsに加える。
トランジスタ(b、 Q*では差を取った後、エミッタ
・フロワ構成のトランジスタQ、と抵抗RL&+ R1
?とコンデンサCtで構成された不平面形低域透過フィ
ルタを介してトランジスタQtの入力側に加えるが、こ
の時、帰還ループが負帰還となる様に接続する、この為
、出力点す、 c間の出力オフセット電圧がOとなる樟
に入力点率aの電圧が制御される。
尚、上記の平衡形低域通過フィルタは出力信号中の出力
電圧差を抽出する為のもの、不平面形低域通過フィルタ
は差動増幅器Q□Q、から発生する雑音成分を抑圧する
為のものであるが、これら2つのフィルタで負帰還ルー
プの帯域幅、即ち応答速度を決めている。
〔発明が解決しようとする課題〕
次に、第5図で従来例の問題点を説明する。
無信号時において、第5図−■〜■に示す様に時間t+
以前では電源電圧一定の為に入力点a、*aの電圧およ
び出力点す、 c間の出力電圧差は一定になっている。
今、時間t、からt8の間に第5図−■に示す様に電源
電圧がvlからv2に変化したとすると、第5図■に示
す様に人力点aの電圧変化は電源電圧変化に対応するが
、入力点率aの電圧変化は不平面形低域通過フィルタが
ある為に電源電圧変化に較べて遅れ、斜線部分の差が生
ずる。
この為、第5図−■に示す斜線部分が差動増幅器を構成
するトランジスタQ3. Q、で利得倍だけ増幅され、
出力点す、 c間の電圧差は第5図−〇に示す様になる
ここで、上記差動増幅器の直線動作範囲を0とすると(
正側を考える)、出力電圧差がOの時の出力パルスの振
幅はSlであるが、出力電圧差がある時の出力パルスの
振幅はS2となる(第5図−〇参照)。
そこで、この出力パルスが1か0かを識別する場合、S
lは正しく1と判定されるが、S2に対しては0と判定
される可能性が高い、即ち、電源変動によりデータ伝送
に誤りが生ずる可能性があると云う問題がある。
本発明は電源変動があっても信号の伝送に誤りが生じな
い様にすることを目的とする。
〔課題を解決する為の手段〕 第1図は本発明の原理ブロック図を示す。
図中、lは相互に極性が反転した2系列の信号を増幅す
る差動増幅器で、2は差動増幅器の出力から抽出した出
力オフセット電圧をそれぞれ増幅する誤差増幅部分であ
る。
また、3は所定の遮断周波数を持ち、該誤差増幅部分の
出力を該出力オフセット電圧が抑圧される欅に該差動増
幅器の入力側に加える平衡形低域遥過フィルタ手段であ
る。
(作用〕 本発明は誤差増幅部分の出力点を平衡形低域通過フィル
タ手段を介して差動増幅器の入力点a。
*aと接続することにより、平衡形低域通過形フィルタ
手段の構成要素であるコンデンサは入力点aと傘aとの
間に挿入される。
一方、入力点a、 傘aは電源電圧変動があっても同じ
様に変化するので、入力点a、 $a間の電圧は変化せ
ず、この状態で負帰還がかけられるので、出力点す、 
c間の出力オフセット電圧も変化しない。
これにより、電源変動があってもデータ伝送に誤りが生
じない。
〔実施例〕
第2図は本発明の実施例の回路図、第3図は第2図の動
作説明図を示す。
ここで、トランジスタ01〜Q&l 01en all
、抵抗R1”’R?l R1!l Risは差動増幅器
1の構成部分、トランジスタQフ〜Ql+ Q+z 、
抵抗R1〜RIl+抵抗1゜は誤差増幅部分2の構成部
分、抵抗R1?〜R8□、コンデンサC3は平衡形低域
通過フィルタ手段3の構成部分である。また、全図を通
じて同一符号は同一対象物を示す。
以下、第3図を参照して第2図の動作を説明するが、差
動増幅器の部分については上記で詳細に説明したので、
概略の説明を行う。
先ず、無信号時、上記の様にトランジスタや抵抗などの
特性がずれていると出力点す、0間に出力オフセット電
圧が生ずる。
このオフセット電圧はエミッタ・フロワ構成のトランジ
スタQ11+ QIOと抵抗RI4+ RI%+ コン
デンサC1で構成された平衡形低域通過フィルタを介し
て差動増幅器を構成するトランジスタQ1.Q@に加え
られる。
トランジスタQ9. Qlではそれぞれ入力電圧を増幅
した後、トランジスタQ1g+ Qtおよび抵抗R6,
〜R0とコンデンサC1で構成された平衡形低域通過フ
ィルタを介してトランジスタQ1. Q、の入力側に加
えるが、この時、帰還ループは負帰還ループとなる欅に
接続する。
これにより、出力点す、 c間の出力オフセット電圧が
Oとなる様に入力点a、 傘a間の電圧を制御する(第
3図−■〜■の時間t1以内)。
さて、電源電圧が第3図−〇に示す様に時間tlから時
間t、までの間にvlからv2に上昇したとすると、ト
ランジスタQl+ Qtの入力点al 傘aの電圧もこ
れに対応して上昇するので、入力点a、 傘a間の電圧
変化はない(第3図−■参照)。
そして、この様な状態で負帰還ループがかけられている
ので、出力点す、 c間の電圧差は第3図−〇に示す様
に0を保っている。
これにより、電源変動があってもデータ伝送に誤りが生
じない。
〔発明の効果〕
以上詳細に説明した様に本発明によれば、電源変動があ
ってもデータ伝送に誤りが生じない様になると云う効果
がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例の回路図、 第3図は第2図の動作説明図、 第4図は従来例の回路図、 第5図は第4図の問題点を説明する図を示す。 図において、 1は差動増幅器、 2は誤差増幅器部分、 3は平衡形低域通過フィルタ手段を示す。 木青萌n〃理ブO・ソ2図 第   1   図 第2Fクク〕動イ1=名夕さ5日11図第  3  図 ントイ亡I]月の 実方色イタ・Igljす路Bつ第 図 従来分1の回路図 第 図 第4 図/)問題力、E説eftすう圃第 図

Claims (1)

  1. 【特許請求の範囲】 相互に極性が反転した2系列の信号を差動増幅器(1)
    で増幅してそれぞれ出力する際に、該差動増幅器の出力
    から出力オフセット電圧を抽出し、抽出した該出力オフ
    セット電圧を増幅する誤差増幅部分(2)と、 所定の遮断周波数を持ち、該誤差増幅部分の出力を該出
    力オフセット電圧が抑圧される様に該差動増幅器の入力
    側に加える平衡形低域通過フィルタ手段(3)とを有す
    ることを特徴とする出力オフセット補償回路。
JP2095531A 1990-04-11 1990-04-11 出力オフセット補償回路 Pending JPH03293806A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095531A JPH03293806A (ja) 1990-04-11 1990-04-11 出力オフセット補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095531A JPH03293806A (ja) 1990-04-11 1990-04-11 出力オフセット補償回路

Publications (1)

Publication Number Publication Date
JPH03293806A true JPH03293806A (ja) 1991-12-25

Family

ID=14140141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095531A Pending JPH03293806A (ja) 1990-04-11 1990-04-11 出力オフセット補償回路

Country Status (1)

Country Link
JP (1) JPH03293806A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
KR100519562B1 (ko) * 2000-02-29 2005-10-10 후지 샤신 필름 가부시기가이샤 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치
JP2006086682A (ja) * 2004-09-15 2006-03-30 Mitsubishi Electric Corp 増幅回路
JP2011009800A (ja) * 2009-05-26 2011-01-13 Toru Kawana オペアンプ
EP2458731A3 (en) * 2010-11-24 2017-04-19 Altera Corporation Offset cancellation for continuous-time circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
KR100519562B1 (ko) * 2000-02-29 2005-10-10 후지 샤신 필름 가부시기가이샤 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치
JP2006086682A (ja) * 2004-09-15 2006-03-30 Mitsubishi Electric Corp 増幅回路
JP2011009800A (ja) * 2009-05-26 2011-01-13 Toru Kawana オペアンプ
JP4643728B2 (ja) * 2009-05-26 2011-03-02 徹 川名 オペアンプ
EP2458731A3 (en) * 2010-11-24 2017-04-19 Altera Corporation Offset cancellation for continuous-time circuits

Similar Documents

Publication Publication Date Title
US5252865A (en) Integrating phase detector
EP0320471B1 (en) Common mode sensing and control in balanced amplifier chains
US7642814B2 (en) Leakage compensation circuit using limiting current inverter
US4742308A (en) Balanced output analog differential amplifier circuit
JPH03293806A (ja) 出力オフセット補償回路
KR940002809B1 (ko) 프로그램 가능한 톱니파 발생기 및 톱니파 신호발생방법
JP2661607B2 (ja) 差動出力を有する差動増幅器
JPS6378612A (ja) レベルシフト回路
JPH02131615A (ja) 波形再生回路
JPH0240850A (ja) 電子ビーム露光装置の偏向増幅回路
WO2022176523A1 (ja) センサ装置
JPS62149256A (ja) イメ−ジセンサ信号読出回路
JP3180376B2 (ja) 低域補正増幅回路
JP2993532B2 (ja) ホイートストンブリッジ型ロードセルの励振回路
JP2000031758A (ja) 平衡増幅回路
JP2529354B2 (ja) 電圧変換回路
JPH0334683B2 (ja)
JPS6087509A (ja) 差動増幅回路
JPH01268302A (ja) 増幅回路
JPS60675Y2 (ja) 信号加算回路
JPS6161286B2 (ja)
JPS59117669A (ja) 積分回路
JPH0342726B2 (ja)
JPH0315843B2 (ja)
JPS62104209A (ja) オフセツト自動補償回路