KR100519562B1 - 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치 - Google Patents

물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치 Download PDF

Info

Publication number
KR100519562B1
KR100519562B1 KR10-2001-0010043A KR20010010043A KR100519562B1 KR 100519562 B1 KR100519562 B1 KR 100519562B1 KR 20010010043 A KR20010010043 A KR 20010010043A KR 100519562 B1 KR100519562 B1 KR 100519562B1
Authority
KR
South Korea
Prior art keywords
random number
physical random
differential
input terminal
number generator
Prior art date
Application number
KR10-2001-0010043A
Other languages
English (en)
Other versions
KR20010085673A (ko
Inventor
하세가와준
Original Assignee
후지 샤신 필름 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 샤신 필름 가부시기가이샤 filed Critical 후지 샤신 필름 가부시기가이샤
Publication of KR20010085673A publication Critical patent/KR20010085673A/ko
Application granted granted Critical
Publication of KR100519562B1 publication Critical patent/KR100519562B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45574—Indexing scheme relating to differential amplifiers the IC comprising four or more input leads connected to four or more AAC-transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors

Abstract

미약 신호를 증폭해 물리 난수 신호를 발생시키기 위한 물리 난수 발생 장치용 증폭 회로로서, 제1 비반전 입력 단자(TVin1+)와 제1 반전 입력 단자(TVin1-)를 포함하는 제1차동 입력 단자쌍과, 제2 비반전 입력 단자(TVin2+)와 제2 반전 입력 단자(TVin2-)를 포함하는 제2차동 입력 단자쌍과, 제1 및 제2차동 입력 단자쌍으로부터 입력되는 신호의 선형 결합으로서 차동 출력 신호를 출력하는 차동 증폭부와, 상기 차동 출력 신호를 출력하는 제1 반전 출력 단자(TVO-)와 제1 비반전 출력 단자(TVO+)를 포함하는 제1차동 출력 단자쌍을 포함한다.
이와 같이 구성함으로써 물리 난수 발생기의 증폭 회로의 성능을 향상시킨다.

Description

물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리 난수 발생 장치{AN AMPLIFIER CIRCUIT FOR A PHYSICAL RANDOM NUMBER GENERATOR AND A RANDOM NUMBER GENERATOR USING THE SAME}
본 출원은 일본 특허 출원2000-054611(2000년 2월 29일자 출원)에 기초한 것으로, 이하에 그 내용을 포함한다.
본 발명은 물리 난수 발생에 이용되는 미소 신호용 증폭 회로 및 그것을 이용한 물리 난수 발생 장치에 관한 것이다.
난수를 발생시키는 수단의 1개로서, 제너(Zener) 다이오드나 애벌랜치(ava1anche) 다이오드 등이 갖는 백색 잡음을 이용해 물리 난수를 발생하는 방법이 있다.
백색 잡음은 수십 μVrms정도의 진폭을 갖는 미소한 신호이다. 백색 잡음(white noise)을 이용하면, 물리적으로는 완전하게 랜덤한 신호를 발생한다. 즉, 순도가 높은 난수를 얻을 수 있다. 단, 백색 잡음의 전압 진폭은 작다. 실제로 이용 가능한 정도의 진폭을 갖는 난수를 얻기 위해서는 수백배 정도의 증폭률을 갖는 증폭 회로를 이용해 백색 잡음을 증폭할 필요가 있다.
도8에, 종래로부터 이용되고 있는 증폭 회로의 예로서 MOS(Metal Oxide Semiconductor)형 트랜지스터를 이용한 것을 나타낸다.
증폭 회로(A)는 차동형의 증폭 회로다. 2개의 MOS형의 트랜지스터(101a, 101b)의 소스 단자(S1)와 소스 단자(S2)가 서로 공통으로 접속되어 있다. 소스 단자(S1, S2)는 전류원(2)을 통해서 접지되고 있다.
MOS형의 트랜지스터(101a, 101b)의 드레인 단자(D1, D2)는, 예를 들면 부하 저항(103a, 103b)을 통해서 전원 전압(VDD)에 접속되어 있다. 드레인 단자(D1)와 부하 저항(103a)과의 사이의 상호 접속점이 반전 출력 단자(TVout-)에 접속된다. 드레인 단자(D2)와 부하 저항(103b) 간의 상호 접속점이 비반전 출력 단자(TVout+)에 접속되어 있다.
MOS형의 트랜지스터(101a, 101b)의 게이트 단자(G1, G2)는 비반전 입력 단자(TVin+)와 반전 입력 단자(TVin-)에 접속되어 있다.
상기의 차동형 증폭 회로(A)는 듀얼 엔드(dua1-end)의 회로다. 듀얼 엔드의 회로는 싱글 엔드의 증폭기와는 다르게 회로 구성이 대칭이 된다. 따라서, 전원 전압(VDD)의 변동이 있을 경우에, 그 영향은 반전 출력 단자(TVout-) 및 비반전 출력(TVout+)의 양쪽에 나타난다. 전원 전압(VDD)의 변동의 영향이 차동 출력에서 서로 소거하므로, 미소 신호의 증폭에 적절하다.
도9에, 차동 증폭기의 입출력 특성을 나타낸다. 가로축은 입력 전압(Vin)(Vin+-Vin-), 세로축은 출력 전압(Vout)(Vout+, Vout-)이다.
애벌랜치 다이오드의 백색 잡음을 증폭해 매우 미소한 진폭을 증폭하는 경우에는 트랜지스터(1O1a)와 트랜지스터(1O1b)와 간에, 근소하지만 특성의 변동, 예를 들면, 임계치 전압(Vth)(도8)의 변동이 존재하는 것만으로도 이하와 같은 문제가 발생된다.
매우 미소한 진폭을 증폭하는 경우, 2개의 트랜지스터(101a와 101b)가 완전히 동일한 특성에서 입력 오프셋이 제로이면 증폭 회로는 도9의 A로 나타내는 영역 내에서 동작한다. 따라서 입출력 특성은 왜곡이 적다. 그러나 2개의 트랜지스터(1O1a과 1O1b)와 사이에 수mV정도의 입력 오프셋이 존재하는 것만으로도, 증폭 회로의 동작 범위는 도9의 B로 표시되는 범위까지 어긋나 버린다.
B의 범위에서 동작시키면, 입출력 특성이 비선형이 되고 있고, 출력 파형에 왜곡이 발생한다.
입력 오프셋은 입력 신호와 마찬가지로 수백배의 증폭률로 증폭되어 출력에 나타난다. 따라서, 출력의 오프셋은 수백mV로부터 1V에 이르는 범위의 큰 값이 된다.
회로 구성이 대칭이어도 동작 상태가 비대칭이 된다. 즉, 반전 출력과 비반전 출력과의 대칭성이 없어진다. 전원의 변동의 영향을 상쇄하는 작용이 약해지므로, 출력 신호의 노이즈의 저감이라는 관점에서도 바람직하지 않다.
본 발명의 목적은 물리 난수 발생 소자 같이 신호 파형의 진폭이 미소한 소자의 출력 전압을 증폭하는데 적합한 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리 난수 발생 장치를 제공하는 것이다.
본 발명의 1관점에 의하면, 미약 신호를 증폭해 물리 난수 신호를 발생시키기 위한 물리 난수 발생 장치용 증폭 회로로서, 제1 비반전 입력 단자와 제1 반전 입력 단자를 포함하는 제1차동 입력 단자쌍과, 제2 비반전 입력 단자와 제2 반전 입력 단자를 포함하는 제2차동 입력 단자쌍과, 상기 제1 및 제2차동 입력 단자쌍으로부터 입력되는 신호의 선형 결합으로서 차동 출력 신호를 출력하는 차동 증폭부와, 상기 차동 출력 신호를 출력하는 제1 반전 출력 단자와 제1 비반전 출력 단자를 포함하는 물리 난수 발생 장치용 증폭 회로가 제공된다.
또한 본 발명의 1관점에 의하면, 상기한 상기 물리 난수 발생 장치용 증폭 회로와,상기 물리 난수 발생 장치용 증폭 회로의 상기 제2 비반전 입력 단자, 및 상기 제2 반전 입력 단자의 어느 한쪽에 접속되는 물리 난수 발생 수단을 구비하는 물리 난수 발생 장치가 제공된다.
또한 본 발명의 1관점에 의하면, 미약 신호를 증폭해 물리 난수 신호를 발생시키기 위한 물리 난수 발생 장치용 증폭 회로에 있어서, 제1 비반전 입력 단자와 제1 반전 입력 단자를 포함하는 제1차동 입력 단자쌍과, 제2 비반전 입력 단자와 제2 반전 입력 단자를 포함하는 제2차동 입력 단자쌍과, 적어도 2개의 차동 증폭부로 되고, 상기 2개의 차동 증폭부는 상기 제1 및 제2차동 입력 단자쌍으로부터 입력되는 신호를 받아 선형 결합의 형태로 차동 출력 신호를 출력하는 종속 접속부와, 상기 적어도 2개의 차동 증폭부의 종속 접속부를 통해 얻어진 최종의 차동 출력 신호를 출력하는 제1 반전 출력 단자와 제1 비반전 출력 단자를 포함하는 물리 난수 발생 장치용 증폭 회로가 제공된다.
삭제
본 발명에 의하면, 물리 난수 발생 소자를 증폭할 때에, 신호 성분은 충분히 높은 증폭률로 증폭하면서 오프셋 등의 직류(DC)성분을 포함한 저주파 성분에 관해서는 증폭률을 내림으로써 물리 난수 발생 장치용의 증폭 회로 및 그것을 이용한 물리 난수 발생 장치를 얻을 수 있다.
본 발명의 목적 및 특징은 첨부한 도면을 참조하여 이하에 상세히 설명함으로써 보다 분명히 이해될 수 있을 것이다.
(실시예)
도1로부터 도5까지에 의거하여, 본 발명의 일실시예에 의한 물리 난수 발생 장치용 증폭 회로에 대해서 설명한다.
도1은 물리 난수 발생 장치용 증폭 회로(B)의 회로 블록도이다. 물리 난수 발생 장치용 증폭 회로(B)는 차동형의 증폭부(AP)(차동 증폭기)와 차동형 로패스 필터(Lowpass Filter) 회로(LPF)를 갖고 있다.
도2 및 도3에 증폭부(AP)의 상세한 회로도를 나타낸다.
도2는 차동형의 증폭부(AP)의 전체 구성을 나타내는 회로도이다. 도3은 증폭기(AP)의 부하 회로(LS)(도2의 점선으로 둘러싼 부분)의 회로도를 나타낸다.
증폭부(AP)는 2개의 차동형의 증폭 회로(DA1, DA2)와, 출력 회로(OC)를 포함한다.
제1 차동 증폭 회로(DA1)에서는 n채널 MOS 트랜지스터(M1a, M1b)의 소스 단자(S1a, S1b)가 서로 접속된다. 그 상호 접속점에서, 예를 들면 100μA의 정전류원(C1)을 통해서 접지되고 있다.
MOS형의 트랜지스터(M1a, M1b)의 게이트 단자(G1a와 G1b)는 각각, 제1 비반전 입력 단자(TVin1+)와 제1 반전 입력 단자(TVin1-)에 접속되어 있다.
MOS 트랜지스터(M1a, M1b)의 드레인 단자(D1a, D1b)는, 예를 들면 각각 100μA의 정전류원(3a, 3b)을 통해서 전원 전압(VDD)에 접속되어 있다.
드레인 단자(D1a)와 정전류원(3a)과의 상호 접속점을 A-으로 칭한다. 드레인 단자(D1b)와 정전류원(3b)과의 상호 접속점을 A+으로 칭한다.
제2 차동 증폭 회로(DA2)에서는 2개의 n채널 MOS 트랜지스터(M2a, M2b)의 소스 단자(S2a, S2b)가 서로 접속된다. 그 상호 접속점에서, 예를 들면 100μA의 정전류원(C2)을 통해서 접지되고 있다.
MOS형의 트랜지스터(M2a, M2b)의 게이트 단자(G2a와 G2b)는 각각 제2 비반전 입력 단자(TVin2+)와 제2 반전 입력 단자(TVin2-)에 접속되어 있다.
MOS 트랜지스터(M2a, M2b)의 드레인 단자(D2a, D2b)는 정전류원(3c, 3d)을 통해서 전원 전압(VDD)에 접속되어 있다. 드레인 단자(D2a)와 정전류원(3c) 간의 상호 접속점을 B-로, 드레인 단자(D2b)와 정전류원(3d)과의 상호 접속점을 B+으로 칭한다.
상호 접속점(A-)과 상호 접속점(B-)이 비반전 출력 단자(OC+)에 접속되어 있다. 상호 접속점(A+)과 상호 접속점(B+)이 반전 출력 단자(OC-)에 접속되어 있다.
출력 회로(OC)는 2개의 p형 MOS 트랜지스터(M3a, M3b)와, 부하 회로(LS)를 포함한다. 부하 회로(LS)는 부하(Za)와 부하(Zb)를 포함한다.
증폭 회로(DA1, DA2)로부터의 반전 출력 배선(OC-), 비반전 출력 배선(DC-)은, 즉 2개의 출력 신호는 각각 2개의 MOS 트랜지스터(M3a, M3b)의 소스 단자(S3a, S3b)에 접속된다.
트랜지스터(M3a)의 드레인 단자(D3a)와 트랜지스터(M3b)의 드레인 단자(D3b)가 부하 회로(LS)의 부하(Za)와 부하(Zb)에 접속된다. 드레인 단자(D3a)와 부하(Za)와의 상호 접속점이 제1 반전 출력 단자(TV0-)에 접속되어 있다. 드레인 단자(D3b)와 부하(Zb)와 사이의 상호 접속점이 제1 비반전 출력 단자(TV0+)에 접속되어 있다.
상기 증폭기의 동작에 대해서 간단하게 설명한다. 증폭 회로(DA1)의 차동 입력 전압에 따라서 얻어지는 차동 출력 전류가 상호 접속점(A+, A-)으로부터 출력된다. 증폭 회로(DA2)의 차동 입력 전압에 따라서 얻어지는 차동 출력 전류가 상호 접속점(B+, B-)으로부터 출력된다. 이들 차동 출력 전류가 비반전 출력(0C+, 0C-)의 노드에서 가산된다. 출력 회로중의 부하에 의해 전압으로 변환되어 출력된다.
보다 상세하게 회로 동작을 설명하면, 이하와 같이 된다.
게이트 단자(G1a, G1b)에 입력되는 입력 전압이 동일한 상태에서는 n형의 M0S 트랜지스터(M1a, M1b)에 흐르는 드레인 전류가 동일하다. 전류 보존 법칙에 의해서, n형의 M0S 트랜지스터(M1a, M1b)에 흐르는 드레인 전류는 각각 50μA가 된다. 상호 접속점(노드)(A-)과 상호 접속점(노드)(A+)로부터 각각 50μA씩의 전류가 흐른다.
제2 증폭 회로(DA2)에 대해서도 마찬가지로, 상호 접속점(노드)(B-)과 상호 접속점(노드)(B+)로부터 각각 50μA씩의 전류가 흐른다.
이들 전류가 가산된다. 그 결과, 제1 반전 출력 단자(TVO-)와 제1 비반전 출력 단자(TVO+)로부터, 트랜지스터(M3a) 및 트랜지스터(M3b)을 통해서 100μA씩의 전류가 부하(Zb)에 흐른다.
제1 증폭 회로(DA1)에, 차동 전압<v1>=(Vin1+)-(Vin1-)가 입력되면, 제1 비반전 출력 단자(TVout1-)와 제1 반전 출력 단자(TVout1+)로부터의 차동 출력 전류<i1>은 <i1>=gm1 ·<v1>으로 표시된다. 여기서 gm1은 트랜지스터(M1a, M1b)의 상호 콘덕턴스이다.
마찬가지로, 제2 증폭 회로(DA2)에, 차동 전압<v2>=(Vin2+)-(Vin2-)이 입력되면, 노드(B-)와 노드(B+)로부터 흐르는 차동 출력 전류<i2>은 <i2>=gm2·<v2>로 표시된다. 여기서 gm2는 트랜지스터(M2a, M2b)의 상호 콘덕턴스다.
삭제
이들 차동 입력 전류<i1>와 <i2>이 각각 가산된다. 그 결과의 전류가 캐스캐이드 트랜지스터(M3a, M3b)를 통과해 부하(Za, Zb)를 흐른다. 트랜지스터(M3a, M3b)는 바이어스 단자가 접지됨으로써 게이트 접지된다.
차동 출력으로서,
<VO>=-Rout ·{<i1>+<i2>}=gm1·Rout·<v1>+gm2·Rout·<v2>
이 얻어진다.
여기서gm1·Rout=Ad, gm2·Rout=Bd이면, <VO>=Ad·<v1>+Bd·<v2>이 된다.
증폭률은 콘덕턴스와 부하 저항으로 결정된다. gm1≒gm2=1(mMho)로 정하면, 40dB의 차동 증폭률을 얻기 위해서는 Rout으로서100kΩ의 값이 필요하게 된다. 바이어스 전류를 100μA로 하면, 출력의 동작점은 10V로 매우 높은 값이 된다. 따라서, 단순한 저항을 부하로서 이용하면, 전원 전압의 제약이 커진다.
도3에 나타내는 바와 같이, 부하 회로(LS)는 4개의 n형 MOS 트랜지스터(M4a, M4b, M4c, M4d)를 포함한다. 4개의 트랜지스터(M4a, M4b, M4c, M4d)의 소스 단자(S4a, S4b, S4c, S4d)가 모두 공통으로 접속되고, 전류원(C1, C2)(도2)의 일단과 공통으로 접지되고 있다.
보다 상세하게 접속 관계를 설명한다. 트랜지스터(M4a)와 트랜지스터(M4b)와의 게이트 단자(G4a와 G4b)가 접속됨과 동시에, 트랜지스터(M4a, M4c)의 드레인 단자(D4a, D4c)와 접속된다. 이들 단자는 트랜지스터(M3a)의 드레인 단자(D3a)와 접속된다.
트랜지스터(M4c)와 트랜지스터(M4d)와의 게이트 단자(G4c와 G4d)가 접속됨과 동시에, 트랜지스터(M4b, M4d)의 드레인 단자(D4b, D4d)와 접속된다. 이들 단자는 트랜지스터(M3b)의 드레인 단자(D3d)에 접속된다.
반전 출력 배선(OC-)의 전류i-는 트랜지스터(M4a, M4c)에 분류(分流)한다. 비반전 출력 배선(OC+)의 전류i+는 트랜지스터(M4b, M4d)에 분류한다.
부하 회로(LS)의 동작에 대해서 설명한다.
M4a으로부터 M4d까지의 트랜지스터는 모두 동일한 특성을 가진다고 가정한다. 콘덕턴스를 gm4로 하고, 드레인 저항을 rds4로 한다.
일반적으로, gm의 값으로서는 수백 μMho, rds의 값으로서는 수백kΩ정도로 설정한다. 이와 같은 조건 하에서, 이하에 소(小) 신호 해석으로 동작을 설명한다.
각 트랜지스터를 흐르는 전류는 이하와 같이 된다.
ia=gm4·(v-)+(v-/rds4)
ib=gm4·(v-)+(v+/rds4)
ic=gm4·(v+)+(v-/rds4)
id=gm4·(v+)+(v+/rds4)
여기서i+=ib+id의 관계로부터,
i+=gm4·(v-)+(v+/rds4)+gm4·(v+)+(v+/rds4)
i-=ia+ic의 관계로부터,
i-=gm4·(v-)+(v-/rds4)+gm4·(v+)+(v-/rds4)
따라서
(i+)-(i-)={gm4·(v-)+(v+/rds4)+gm4·(v+)+(v+/rds4)}-{gm4·(v-)+(v-/rds4)+gm4·(v+)+(v-/rds4)}=2{(v+)-(v-)}/rds4
가 된다.
Rout으로서는 rds4/2, 즉 수백kΩ정도의 높은 등가 저항을 나타내는 것이 된다. 액티브 로드를 이용함으로써, 소신호적으로 높은 저항값이 얻어진다.
도4에 차동형 로패스 필터(LPF)의 회로도를 나타낸다.
차동형 로패스 필터(LPF)는 1쌍의 차동 입력 단자(TX+, TX-)와, 1쌍의 차동 출력 단자(TY+, TY-)를 갖고 있다.
차동 입력 단자(TX+)와 차동 출력 단자(TY+) 사이에 제1 저항(R1)이 접속되고, 차동 입력 단자(TX-)와 차동 출력 단자(TY-) 사이에 제2 저항(R2)이 접속되어 있다. 차동 출력 단자(TY+, TY-) 간에는 제1 커패시터(C1)가 접속되어 있다. 제1 커패시터(C1)는 저항(R1, R2)과 함께 RC회로를 구성한다.
회로 전체의 접속 관계에 대해서 설명한다.
전체 블록도에 나타내는 바와 같이, 증폭부(AP)의 제1 비반전 출력 단자(TVO-)와 제1 비반전 출력 단자(TVO+)는 증폭기의 최종적인 반전 출력 단자(TO-)와 비반전 출력 단자(TO+)에 접속되어 있다.
제1 반전 출력 단자(TVO-) 및 제1 비반전 출력 단자(TVO+)로부터 출력된 신호는 로패스 필터(LPF)를 통해서 증폭부(AP)의 제1 비반전 입력 단자(TVin1+), 제1 반전 입력 단자(TVin1-)에 피드백된다. 네가티브 피드백 회로가 형성된다.
증폭 회로(B)의 동작에 대해서 이론적으로 설명한다.
상기의 증폭 회로(B)에 있어서,
<VO>=<VO+> - <VO->, <V1>=<Vin1+>-<Vin1->, <V2>=<Vin2+>-<Vin2->
이다.
증폭 회로(B)의 전달 함수는 이하와 같이 표시되는 것으로 한다.
<VO>=-Ad(s)·<V1>-Bd(s)·<V2>
여기서 차동 출력 단자(TV0)(+, -)로부터 제1 차동 입력 단자TVin1(+, -)에 대해 f(s)의 피드백 계수f(s)(Feedback factor)로 피드백되면, 폐회로의 전달 함수는 이하와 같이 표시된다.
<VO>=-Ad(s)·f(s)·<VO>-Bd(s)·<V2>
따라서 {1+Ad(s)·f(s)}·<VO>=-Bd(s)·<V2>　이다.
그러므로, <VO>=-Bd(s)·<V2>/{1+Ad(s)·f(s)}이다.
이상의 관계로부터, 차동 입력<V2>에 대한 차동 출력<V0>의 전달 함수Xd(s)은 다음과 같이 쓸 수 있다.
Xd(s)=<VO>/<V2>=-Bd(s)/{l+Ad(s)·f(s)}
여기서 피드백 계수f(s)이 f(s)=l/{1+s·τf}로 표시되는 1개의 로패스 필터 특성을 나타내는 것으로 한다. 또한 Ad(s)=Ad, Bd(s)=Bd의 관계가 성립된다. 즉 f(s)의 지연 시간에 대해서, Ad(s), Bd(s)의 지연 시간을 무시할 수 있다고 가정하고, Ad ≒Bd>>1라고 가정하면, 전달 함수는 이하와 같이 된다.
삭제
Xd(s)=-Bd/{1+Ad·f(s)}
=-Bd/{1+Ad/(1+s·τf)}
=-Bd(1+ s·τf)/(1+ s·τf +Ad)
=Bd(1+ s·τf)/{(1+Ad+ s·τf }
≒-{Bd/(1+Ad)}·{(1+ s·τf)/(l+ s·τf /(1+Ad))
≒-(Bd/Ad)·{(1+ s·τf)/(1+ s·τf /Ad)}
도5는 입출력 주파수 특성을 나타내는 그래프이다.
증폭 회로의 증폭률α에 대하여, s=0(저주파 영역)에서 Bd/Ad≒1(Ad≒Bd에 의해)이다.
증폭률α는 주파수fz=1/(2πτf)로부터 주파수fz=Ad/(2 πτf )까지 단로롭게 증가하고, fz=Ad/(2 πτf)에서 Bd의 값을 가진다. 주파수fz=Ad/(2 πτf) 이후에서 증폭률α 는 주파수에 의하지 않고 일정한 값Bd를 갖는다.
상기의 주파수 특성을 가지기 때문에, 증폭 회로(B)는 하이패스 필터(HPF) 특성을 가진다. 즉, 고주파 영역에서는 증폭률Bd이 큰 값을 갖고, 저주파 영역에서는 증폭률이 거의 1이 된다.
본 실시예에 의한 증폭 회로(B)의 제2 비반전 입력 단자(TVin2+) 및 제2 반전 입력 단자(TVin2-)에 인가되는 입력 신호에 입력 오프셋 등에 기인하는 DC를 포함하는 저주파 성분이 중첩되고 있던 경우에는 그 저주파 입력에 대해서는 증폭률은 대략 1이 된다. 고주파의 신호 입력에 대해서는 증폭률은 Bd(약100)가 된다.
요컨데, 수mV정도의 입력 오프셋에 대한 증폭률은 대략 1이고, 출력 오프셋은 수mV의 낮은 값을 유지한다. 한편, 수십 μV의 신호 입력에 대하여 증폭률은 100정도로 높다. 최종적인 출력 전압<VO-> 및 <VO+>으로는, 수mV로부터 수십mV의 출력을 얻을 수 있다.
도6에, 상술의 증폭 회로에 애벌랜치 다이오드(AD)를 접속한 물리 난수 발생 장치(C)의 블록도를 나타낸다.
물리 난수 발생 장치(C)는 증폭 회로(B)와 물리 난수 발생부(D)를 포함한다.
물리 난수 발생부(D)는 전원(VDD)과 접지(GND) 사이에 접속된 애벌랜치　이오드(AD)와 부하 저항(R)과의 종속 접속을 갖는 배선을 포함한다. 애벌랜치 다이오드(AD)와 부하 저항(R)과의 상호 접속점이 제2 커패시터(C2)를 통해서 증폭 회로(B)의 제2 비반전 입력 단자(TVin2+)에 접속되어 있다.
물리 난수 발생부(D)는 또한 증폭 회로(B)의 제2 반전 입력 단자(TVin2-)와 접지 단자(GND) 사이에 접속된 제3 커패시터(C3)를 포함한다. 제3 커패시터(C3)는 제2커패시터(C2)와의 밸런스를 취하기 위해서 설치되어 있다.
애벌랜치 다이오드(AD)로부터 발생하는 백색 잡음에 의한 미소 진폭을 갖는 전압 파형이 증폭 회로(B)의 제2 비반전 입력 단자(TVin2+)에 입력된다.
증폭 회로(B)의 제2 비반전 입력 단자(TVin2+)에 입력되는 전압과, 증폭회로(B)의 제2 반전 입력 단자(TVin2-)에 입력되는 전압과의 차를, 증폭 회로(B)에 의해 증폭하고, Vout{(VO+)-(V0-)}으로서 증폭된 출력파형을 얻는다.
차동형 로패스 필터(LPF)에 의해서, DC성분이 제거되기 때문에, 출력 파형은 입력 전압의 오프셋의 영향을 받지 않는다. 파형의 왜곡이 적은 물리 난수를 발생시키는 것이 가능해진다. 도1에 나타낸 바와 같이, 도2의 증폭 회로를 이와 같이 접속함으로써, 입력 오프셋이 출력 파형에 거의 영향을 주지 않아 신호 성분에 높은 증폭률이 얻어진다.실시예의 설명에서, 증폭 회로는 1단(one-stage) 구조로 구성된다. 그러나, 높은 증폭률을 얻으려면, 다단 종속 접속으로 증폭 회로를 접속하기만 하면 된다.
도7은 본 발명에 의해 2단의 증폭기를 종속 접속한 물리 난수 밸생용 증폭 회로의 일실시예를 나타내는 블록도이다.
2단의 증폭기(E)는 제1 증폭 회로(B1)와 제2증폭 회로(B2)를 포함한다. 제1 및 제2증폭기는 도1의 증폭 회로에 상당한다.
제1 증폭 회로(B1)의 반전 출력 단자(TV0-)가 제2증폭 회로(B2)의 제4비반전 입력 단자(TVin4+)에 접속된다. 제1 증폭 회로(B1)의 비반전 출력 단자(TV0+)가 제2증폭 회로(B2)의 제4반전 입력 단자(TVin4-)에 접속된다.
제2증폭 회로(B2)의 반전 출력 단자(TV0-)는 2단 종속 증폭기의 최종 비반전 출력 단자(T0-)에 출력된다. 제2증폭 회로(B2)의 비반전 출력 단자(TV0+)는 2단 종속 증폭기의 최종 반전 출력 단자(TO+)를 형성한다. 마찬가지로 3개 이상의 증폭기를 사용하여도 좋다.
이 경우에, 증폭률은 각각의 증폭 회로의 증폭률을 곱한 값이 된다. 각각의 증폭 회로의 입력 오프셋을 ΔVoff로 가정하면, N단(N-stage)의 캐스케이드 접속에서도, 오프셋 전압은 (N)0.5ΔVoff만 얻어지고, 오프셋의 영향은 작다.
이상, 본 실시예에 의해 물리 난수 발생용의 증폭 회로 및 그것을 이용한 물리 난수 발생 장치에 대해서 예시적으로 설명했지만, 그밖에도 여러가지 변경, 개량, 조합 등이 가능한 것은 당업자에게는 자명할 것이다.
본 발명을 특정의 예시적 실시예를 참조하여 설명했지만, 본 발명은 실시예가 아니라, 이하의 청구 범위에 의해 한정되며, 발명의 범주 및 정신을 벗어나지 않고도 당업자에게 변경과 수정이 가능함이 명백하다.
물리 난수 발생 소자를 증폭할 때에, 신호 성분은 충분히 높은 증폭률로 증폭하면서 오프셋 등의 DC성분을 포함한 저주파 성분에 관해서는 증폭률을 내릴 수 있는 물리 난수 발생 장치용의 증폭 회로 및 그것을 이용한 물리 난수 발생 장치를 얻을 수 있다.
도1은 본 발명의 실시예에 의한 물리 난수 발생 장치용 증폭 회로의 블록도.
도2는 도1의 증폭 회로중 증폭부의 구성을 나타내는 회로도.
도3은 도1의 증폭 회로 중의 부하 회로의 회로도.
도4는 도1의 증폭 회로중 차동형 로패스 필터의 회로도.
도5는 도1의 증폭 회로의 증폭률의 주파수 특성을 나타내는 도면.
도6은 물리 난수 발생 장치용 증폭 회로에 물리 난수 발생 소자를 접속한 상태의 블록도.
도7은 본 발명의 2개 증폭기를 종속 접속한 물리 난수 발생 장치의 증폭 회로의 실시예를 개략적으로 나타내는 블록도.
도8은 종래의 차동형 증폭 회로의 회로도.
도9는 도8의 차동형 증폭 회로의 증폭률의 주파수 특성을 나타내는 그래프.

Claims (20)

  1. 미약 신호를 증폭하여 물리 난수 신호를 발생시키기 위한 물리 난수 발생 장치용 증폭 회로에 있어서,
    제1 비반전 입력 단자와 제1 반전 입력 단자를 포함하는 제1차동 입력 단자쌍과,
    제2 비반전 입력 단자와 제2 반전 입력 단자를 포함하는 제2차동 입력 단자쌍과,
    상기 제1 및 제2차동 입력 단자쌍으로부터 각각 입력되는 신호를 받아, 상기 입력 신호의 선형 결합의 형태로 차동 출력 신호를 출력하는 차동 증폭부와,
    상기 차동 출력 신호를 출력하는 제1 반전 출력 단자와 제1 비반전 출력 단자를 포함하는 제1 차동 출력 단자쌍과,
    1쌍의 차동 입력 단자와 1쌍의 차동 출력 단자를 갖고, 입력된 차동 신호에 대해 그 저주파 성분을 통과시켜 차동 출력하는 차동형 로패스 필터(low-pass filter) 회로를 포함하고,
    상기 제1 차동 출력 단자쌍과 상기 제1 차동 입력 단자쌍 사이에 상기 차동형 로패스 필터 회로를 배치해 피드백 루프(feedback loop)를 형성하는 물리 난수 발생 장치용 증폭 회로.
  2. 삭제
  3. 제1항의 상기 물리 난수 발생 장치용 증폭 회로와,
    상기 물리 난수 발생 장치용 증폭 회로의 상기 제2 비반전 입력 단자, 및 상기 제2 반전 입력 단자의 어느 한쪽에 접속되는 물리 난수 발생 수단을 구비하는 물리 난수 발생 장치.
  4. 제3항에 있어서,
    상기 물리 난수 발생 수단은 백색 잡음(white noise)을 발생하는 소자인 물리 난수 발생 장치.
  5. 제3항에 있어서,
    상기 물리 난수 발생 수단은 애벌랜치(avalanche) 포토 다이오드 또는 제너(Zener) 다이오드인 물리 난수 발생 장치.
  6. 제1항의 상기 물리 난수 발생 장치용 증폭 회로와,
    상기 물리 난수 발생 장치용 증폭 회로의 상기 제2 비반전 입력 단자, 및 상기 제2 반전 입력 단자의 양쪽에 접속되는 물리 난수 발생 수단을 구비하는 물리 난수 발생 장치.
  7. 제6항에 있어서,
    상기 물리 난수 발생 수단은 백색 잡음을 발생하는 소자인 물리 난수 발생 장치.
  8. 제6항에 있어서,
    상기 물리 난수 발생 수단은 애벌랜치 포토 다이오드 또는 제너 다이오드인 물리 난수 발생 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 미약 신호를 증폭해 물리 난수 신호를 발생시키기 위한 물리 난수 발생 장치용 증폭 회로에 있어서,
    제1 비반전 입력 단자와 제1 반전 입력 단자를 포함하는 제1차동 입력 단자쌍과,
    제2 비반전 입력 단자와 제2 반전 입력 단자를 포함하는 제2차동 입력 단자쌍과,
    적어도 2개의 차동 증폭부로 되고, 상기 2개의 차동 증폭부는 상기 제1 및 제2차동 입력 단자쌍으로부터 각각 입력되는 신호를 받아, 상기 신호의 선형 결합의 형태로 차동 출력 신호를 출력하는 종속 접속부(cascade connection)와,
    상기 적어도 2개의 차동 증폭부의 종속 접속부를 통해 얻어진 최종의 차동 출력 신호를 출력하는 제1 반전 출력 단자와 제1 비반전 출력 단자를 포함하는 제1 차동 출력 단자쌍과,
    1쌍의 차동 입력 단자와 1쌍의 차동 출력 단자를 갖고, 입력된 차동 신호에 대해 그 저주파 성분을 통과시켜 차동 출력하는 차동형 로패스 필터(low-pass filter) 회로를 포함하고,
    상기 제1 차동 출력 단자쌍과 상기 제1 차동 입력 단자쌍 사이에 상기 차동형 로패스 필터 회로를 배치해 피드백 루프(feedback loop)를 형성하는 물리 난수 발생 장치용 증폭 회로.
  14. 삭제
  15. 제13항의 상기 물리 난수 발생 장치용 증폭 회로와,
    상기 물리 난수 발생 장치용 증폭 회로의 상기 제2 비반전 입력 단자, 및 상기 제2 반전 입력 단자의 어느 한쪽에 접속되는 물리 난수 발생 수단을 구비하는 물리 난수 발생 장치.
  16. 제15항에 있어서,
    상기 물리 난수 발생 수단은 백색 잡음을 발생하는 소자인 물리 난수 발생 장치.
  17. 제15항에 있어서,
    상기 물리 난수 발생 수단은 애벌랜치 포토 다이오드 또는 제너 다이오드인 물리 난수 발생 장치.
  18. 제13항의 상기 물리 난수 발생 장치용 증폭 회로와,
    상기 물리 난수 발생 장치용 증폭 회로의 상기 제2 비반전 입력 단자, 및 상기 제2 반전 입력 단자의 양쪽에 접속되는 물리 난수 발생 수단을 구비하는 물리 난수 발생 장치.
  19. 제18항에 있어서,
    상기 물리 난수 발생 수단은 백색 잡음을 발생하는 소자인 물리 난수 발생 장치.
  20. 제18항에 있어서,
    상기 물리 난수 발생 수단은 애벌랜치 포토 다이오드 또는 제너 다이오드인 물리 난수 발생 장치.
KR10-2001-0010043A 2000-02-29 2001-02-27 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치 KR100519562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000054611A JP4544683B2 (ja) 2000-02-29 2000-02-29 物理乱数発生装置
JP2000-54611 2000-02-29

Publications (2)

Publication Number Publication Date
KR20010085673A KR20010085673A (ko) 2001-09-07
KR100519562B1 true KR100519562B1 (ko) 2005-10-10

Family

ID=18575842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0010043A KR100519562B1 (ko) 2000-02-29 2001-02-27 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치

Country Status (5)

Country Link
US (1) US6469576B2 (ko)
EP (1) EP1130771B1 (ko)
JP (1) JP4544683B2 (ko)
KR (1) KR100519562B1 (ko)
DE (1) DE60119010T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126423B1 (en) * 2000-11-20 2006-10-24 Sitel Semiconductor B.V. Differential difference amplifier for amplifying small signals close to zero volts
US6624688B2 (en) * 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US6650184B2 (en) 2002-03-15 2003-11-18 Intel Corporation High gain amplifier circuits and their applications
US6756841B2 (en) * 2002-03-15 2004-06-29 Intel Corporation Variable offset amplifier circuits and their applications
US7290154B2 (en) 2004-04-27 2007-10-30 Georgia Tech Research Corporation Probabilistic and introverted switching to conserve energy in a digital system
USRE44097E1 (en) * 2005-07-22 2013-03-19 Psigenics Corporation Device and method for responding to influences of mind
US8050405B2 (en) * 2005-09-30 2011-11-01 Sony Ericsson Mobile Communications Ab Shared key encryption using long keypads
CN101401300B (zh) * 2006-03-09 2012-03-21 Nxp股份有限公司 放大级
US7668522B2 (en) * 2006-06-29 2010-02-23 Itt Manufacturing Enterprises, Inc. Ultra wide band, differential input/output, high frequency active combiner in an integrated circuit
KR100871810B1 (ko) * 2007-03-23 2008-12-03 삼성전자주식회사 랜덤 신호 발생기, 이를 포함하는 난수 발생기 및 난수발생 방법
US20140197865A1 (en) 2013-01-11 2014-07-17 International Business Machines Corporation On-chip randomness generation
US9547476B2 (en) 2014-10-15 2017-01-17 The United States Of America, As Represented By The Secretary Of The Army Semiconductor-junction-derived random number generation with triggering mechanism
RU2624565C1 (ru) * 2016-02-11 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Инструментальный усилитель для работы при низких температурах
EP3680825A1 (en) * 2019-01-08 2020-07-15 Universität Zürich Random weight generating circuit
US10840865B1 (en) * 2019-07-16 2020-11-17 Analog Devices International Unlimited Company Differential reference buffer for analog-to-digital converters

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293806A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 出力オフセット補償回路
JPH0637556A (ja) * 1992-07-14 1994-02-10 Sony Corp 差動型フォトダイオード出力装置
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
KR970004289A (ko) * 1995-06-02 1997-01-29 김주용 단일 입력을 차동 출력으로 변환시키는 전압이득 증폭기
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
JP2000031759A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd 差動増幅回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50157144U (ko) * 1974-06-12 1975-12-26
US4175258A (en) * 1978-07-28 1979-11-20 The United States Of America As Represented By The United States Department Of Energy High level white noise generator
JPH02145010A (ja) * 1988-11-25 1990-06-04 Ricoh Co Ltd 乱数雑音発生方式
JP2715883B2 (ja) * 1993-12-28 1998-02-18 日本電気株式会社 光増幅装置
JP3601890B2 (ja) * 1995-10-30 2004-12-15 株式会社東芝 オフセット除去回路
US5706218A (en) 1996-05-15 1998-01-06 Intel Corporation Random number generator
US5736899A (en) * 1996-05-15 1998-04-07 Bowers; Derek F. Fully differential voltage controlled operational transconductance amplifier
JPH1084231A (ja) * 1996-05-24 1998-03-31 Toshiba Corp デジタル信号受信回路
JPH10190385A (ja) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 増幅回路ユニットおよび増幅回路
US5880634A (en) * 1997-03-21 1999-03-09 Plato Labs, Inc. Wide band-width operational amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03293806A (ja) * 1990-04-11 1991-12-25 Fujitsu Ltd 出力オフセット補償回路
JPH0637556A (ja) * 1992-07-14 1994-02-10 Sony Corp 差動型フォトダイオード出力装置
JPH08279718A (ja) * 1995-04-07 1996-10-22 Nec Corp オフセット除去増幅回路
KR970004289A (ko) * 1995-06-02 1997-01-29 김주용 단일 입력을 차동 출력으로 변환시키는 전압이득 증폭기
JPH0955632A (ja) * 1995-08-14 1997-02-25 Nec Corp 高利得増幅回路
JP2000031759A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd 差動増幅回路

Also Published As

Publication number Publication date
EP1130771B1 (en) 2006-04-26
DE60119010D1 (de) 2006-06-01
DE60119010T2 (de) 2006-09-14
US6469576B2 (en) 2002-10-22
JP2001244747A (ja) 2001-09-07
KR20010085673A (ko) 2001-09-07
EP1130771A1 (en) 2001-09-05
JP4544683B2 (ja) 2010-09-15
US20010017569A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
KR100519562B1 (ko) 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치
EP0295221B1 (en) Cmos power operational amplifier
EP0259879B1 (en) Operational amplifier circuit having wide operating range
US4958133A (en) CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
US6717474B2 (en) High-speed differential to single-ended converter
US5933056A (en) Single pole current mode common-mode feedback circuit
US20050146381A1 (en) Balanced amplifier and filter using the same
JPS60116212A (ja) 共通モ−ド帰還を有する差動演算増幅器
US4742308A (en) Balanced output analog differential amplifier circuit
EP0613240B1 (en) High gain rail-to-rail CMOS amplifier
KR0134178B1 (ko) 개량된 선형성을 갖는 트랜스콘덕턴스 셀
US5208552A (en) Rail to rail operational transconductance amplifier
JPH04217106A (ja) Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器
US5032797A (en) Differential input stage having improved common mode rejection
US6525608B2 (en) High gain, high bandwidth, fully differential amplifier
US7532069B2 (en) Differential amplifying circuit
JPH0626290B2 (ja) 差動増幅器
US7098736B2 (en) Amplifier circuit
US4912427A (en) Power supply noise rejection technique for amplifiers
US6072339A (en) Current sensing circuit with high input impedance
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
JPH08307224A (ja) 演算増幅回路
KR100658922B1 (ko) 출력임피던스를 개선시킨 캐스코드 스테이지 및 그를사용한 캐스코드 증폭기
JPS6382006A (ja) 増幅回路
JP2002319831A (ja) 差動電圧／電流変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee