RU2624565C1 - Инструментальный усилитель для работы при низких температурах - Google Patents
Инструментальный усилитель для работы при низких температурах Download PDFInfo
- Publication number
- RU2624565C1 RU2624565C1 RU2016104702A RU2016104702A RU2624565C1 RU 2624565 C1 RU2624565 C1 RU 2624565C1 RU 2016104702 A RU2016104702 A RU 2016104702A RU 2016104702 A RU2016104702 A RU 2016104702A RU 2624565 C1 RU2624565 C1 RU 2624565C1
- Authority
- RU
- Russia
- Prior art keywords
- differential stage
- transistor
- source
- output
- gate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45219—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Abstract
Изобретение относится к области измерительной техники и может быть использовано в качестве прецизионного устройства усиления сигналов различных датчиков. Технический результат заключается в повышении коэффициента ослабления входного синфазного сигнала при работе в диапазоне низких температур. Указанный результат достигается посредством инструментального усилителя для работы при низких температурах, который содержит первый входной полевой транзистор первого дифференциального каскада, затвор которого соединен с первым входом устройства, исток подключен к стоку первого вспомогательного транзистора первого дифференциального каскада, а сток через первый двухполюсник нагрузки связан с первой шиной источника питания и соединен с первым выходом, второй входной полевой транзистор первого дифференциального каскада. Между второй шиной источника питания и истоком второго выходного транзистора включен второй токостабилизирующий двухполюсник, причем второй и первый выходы соединены с соответствующими входами выходного каскада, выход которого, являющийся потенциальным выходом устройства, связан с четвертым входом устройства через цепь общей отрицательной обратной, а третий вход устройства соединен с общей шиной источников питания. 2 з.п. ф-лы, 7 ил.
Description
Изобретение относится к области электроники, измерительной техники и может быть использовано в качестве прецизионного устройства усиления сигналов различных датчиков.
В современной информационно-измерительной технике, приборостроении, датчиковых системах, различных аналого-цифровых интерфейсах находят широкое применение так называемые инструментальные (измерительные) усилители (ИУ), которые обеспечивают прецизионное усиление дифференциального сигнала (ud) и повышенное ослабление синфазной составляющей входных напряжений (uc) [1].
Одним из наиболее перспективных методов построения ИУ является применение в их структуре так называемых мультидифференциальных операционных усилителей (МОУ) [2,3], которые (для работы при низких температурах) реализуются на основе классических дифференциальных каскадов на полевых транзисторах [4-21] с резистором местной отрицательной обратной связи. При этом для повышения линейности ИУ резистор местной отрицательной обратной связи выбирается достаточно высокоомным (1-10 кОм), что существенно ухудшает один из важнейших параметров МОУ и ИУ - коэффициент ослабления входного синфазного сигнала (Kос.сф.).
Ближайшим прототипом заявляемого устройства является дифференциальный усилитель, представленный в статье «Входные каскады дифференциальных и мультидифференциальных операционных усилителей с высоким ослаблением синфазного напряжения» (А.Е. Титов, С.Г. Крутчинский, М.С. Цыбин), изданной по итогам IV Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем - 2010» (МЭС-2010, стр. 542, рис. 10). Он содержит (фиг. 1) первый 1 входной полевой транзистор первого дифференциального каскада, затвор которого соединен с первым 2 входом устройства, исток подключен к стоку первого 3 вспомогательного транзистора первого дифференциального каскада, а сток через первый 4 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с первым 6 выходом, второй 7 входной полевой транзистор первого дифференциального каскада, затвор которого соединен со вторым 8 входом устройства, исток подключен к стоку второго 9 вспомогательного транзистора первого дифференциального каскада, а сток через второй 10 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с вторым 11 выходом, причем между истоками первого 1 входного полевого транзистора первого дифференциального каскада и второго 7 входного полевого транзистора первого дифференциального каскада включен резистор местной отрицательной обратной связи 12 первого дифференциального каскада, первый 13 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с третьим 14 входом устройства, исток подключен к стоку первого 15 вспомогательного транзистора второго дифференциального каскада, а сток связан с первым 6 выходом, второй 16 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с четвертым 17 входом устройства, исток подключен к стоку второго 18 вспомогательного транзистора второго дифференциального каскада, а сток соединен со вторым 11 выходом, причем между истоками первого 13 входного полевого транзистора второго дифференциального каскада и второго 16 входного полевого транзистора второго дифференциального каскада включен резистор местной отрицательной обратной связи 19 второго дифференциального каскада, вторую 20 шину источника питания.
Существенный недостаток известного ИУ состоит в том, что он имеет невысокое ослабление входных синфазных сигналов, что обусловлено применением в его схеме полевых JFet транзисторов с управляющим p-n переходом, способных работать при низких температурах.
Основная задача предполагаемого изобретения состоит в повышении коэффициента ослабления входного синфазного сигнала при работе ИУ в диапазоне низких температур.
Поставленная задача достигается тем, что в инструментальном усилителе фиг. 1, содержащем первый 1 входной полевой транзистор первого дифференциального каскада, затвор которого соединен с первым 2 входом устройства, исток подключен к стоку первого 3 вспомогательного транзистора первого дифференциального каскада, а сток через первый 4 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с первым 6 выходом, второй 7 входной полевой транзистор первого дифференциального каскада, затвор которого соединен со вторым 8 входом устройства, исток подключен к стоку второго 9 вспомогательного транзистора первого дифференциального каскада, а сток через второй 10 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с вторым 11 выходом, причем между истоками первого 1 входного полевого транзистора первого дифференциального каскада и второго 7 входного полевого транзистора первого дифференциального каскада включен резистор местной отрицательной обратной связи 12 первого дифференциального каскада, первый 13 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с третьим 14 входом устройства, исток подключен к стоку первого 15 вспомогательного транзистора второго дифференциального каскада, а сток связан с первым 6 выходом, второй 16 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с четвертым 17 входом устройства, исток подключен к стоку второго 18 вспомогательного транзистора второго дифференциального каскада, а сток соединен со вторым 11 выходом, причем между истоками первого 13 входного полевого транзистора второго дифференциального каскада и второго 16 входного полевого транзистора второго дифференциального каскада включен резистор местной отрицательной обратной связи 19 второго дифференциального каскада, вторую 20 шину источника питания, предусмотрены новые элементы и связи - затвор первого 3 вспомогательного транзистора первого дифференциального каскада подключен к истоку первого 21 выходного транзистора, затвор второго 9 вспомогательного транзистора первого дифференциального каскада соединен с истоком второго 22 выходного транзистора, затвор которого соединен с затвором первого 21 выходного транзистора и подключен к источнику напряжения смещения 23, затвор первого 15 вспомогательного транзистора второго дифференциального каскада соединен с истоком первого 21 выходного транзистора, затвор второго 18 вспомогательного транзистора второго дифференциального каскада соединен с истоком второго 22 выходного транзистора, сток первого 21 выходного транзистора соединен с первым 6 выходом, а сток второго 22 выходного транзистора соединен со вторым 11 выходом, исток первого 3 вспомогательного транзистора первого дифференциального каскада связан с затвором первого 3 вспомогательного транзистора первого дифференциального каскада, исток второго 9 вспомогательного транзистора первого дифференциального каскада связан с затвором второго 9 вспомогательного транзистора первого дифференциального каскада, исток первого 15 вспомогательного транзистора второго дифференциального каскада связан с затвором первого 15 вспомогательного транзистора второго дифференциального каскада, исток второго 18 вспомогательного транзистора второго дифференциального каскада связан с затвором второго 18 вспомогательного транзистора второго дифференциального каскада, между второй 20 шиной источника питания и истоком первого 21 выходного транзистора включен первый 24 токостабилизирующий двухполюсник, между второй 20 шиной источника питания и истоком второго 22 выходного транзистора включен второй 25 токостабилизирующий двухполюсник, причем второй 11 и первый 6 выходы соединены с соответствующими входами выходного каскада 26, выход которого 27, являющийся потенциальным выходом устройства 27, связан с четвертым 17 входом устройства через цепь общей отрицательной обратной 28, а третий 14 вход устройства соединен с общей шиной источника питания.
На чертеже фиг. 1 показана схема ИУ-прототипа, а на чертеже фиг. 2 схема заявляемого ИУ в соответствии с п. 1 формулы изобретения, способного работать при низких температурах за счет применения JFet транзисторов.
На чертеже фиг. 3 приведена схема заявляемого ИУ в соответствии с п. 2, п. 3 формулы изобретения.
На чертеже фиг. 4 представлена схема одного входного каскада заявляемого ИУ фиг. 3, которая используется для аналитического расчета преимуществ предлагаемого устройства.
На чертеже фиг. 5 представлена схема одного дифференциального каскада ИУ-прототипа фиг. 1 в среде PSpice, реализованная на элементах аналогового базового матричного кристалла АБМК_1_3, выпускаемого ОАО «Интеграл» (г. Минск). Данная схема была использована для моделирования работы ИУ с входным синфазным сигналом.
На чертеже фиг. 6 приведена часть схемы фиг. 3 (один входной каскад) в среде PSpice на моделях АБМК_1_3, в которой моделировалась передача на выход out входного синфазного сигнала V3.
На чертеже фиг. 7 показана частотная зависимость коэффициентов ослабления входного синфазного сигнала входных каскадов заявляемого ИУ фиг. 6 и ИУ-прототипа фиг. 5. Из данных графиков следует, что в заявляемом ИУ коэффициент ослабления входного синфазного сигнала улучшается на 40 дБ (т.е. в 100 раз).
Инструментальный усилитель для работы при низких температурах фиг. 2 содержит первый 1 входной полевой транзистор первого дифференциального каскада, затвор которого соединен с первым 2 входом устройства, исток подключен к стоку первого 3 вспомогательного транзистора первого дифференциального каскада, а сток через первый 4 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с первым 6 выходом, второй 7 входной полевой транзистор первого дифференциального каскада, затвор которого соединен со вторым 8 входом устройства, исток подключен к стоку второго 9 вспомогательного транзистора первого дифференциального каскада, а сток через второй 10 двухполюсник нагрузки связан с первой 5 шиной источника питания и соединен с вторым 11 выходом, причем между истоками первого 1 входного полевого транзистора первого дифференциального каскада и второго 7 входного полевого транзистора первого дифференциального каскада включен резистор местной отрицательной обратной связи 12 первого дифференциального каскада, первый 13 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с третьим 14 входом устройства, исток подключен к стоку первого 15 вспомогательного транзистора второго дифференциального каскада, а сток связан с первым 6 выходом, второй 16 входной полевой транзистор второго дифференциального каскада, затвор которого соединен с четвертым 17 входом устройства, исток подключен к стоку второго 18 вспомогательного транзистора второго дифференциального каскада, а сток соединен со вторым 11 выходом, причем между истоками первого 13 входного полевого транзистора второго дифференциального каскада и второго 16 входного полевого транзистора второго дифференциального каскада включен резистор местной отрицательной обратной связи 19 второго дифференциального каскада, вторую 20 шину источника питания. Затвор первого 3 вспомогательного транзистора первого дифференциального каскада подключен к истоку первого 21 выходного транзистора, затвор второго 9 вспомогательного транзистора первого дифференциального каскада соединен с истоком второго 22 выходного транзистора, затвор которого соединен с затвором первого 21 выходного транзистора и подключен к источнику напряжения смещения 23, затвор первого 15 вспомогательного транзистора второго дифференциального каскада соединен с истоком первого 21 выходного транзистора, затвор второго 18 вспомогательного транзистора второго дифференциального каскада соединен с истоком второго 22 выходного транзистора, сток первого 21 выходного транзистора соединен с первым 6 выходом, а сток второго 22 выходного транзистора соединен со вторым 11 выходом, исток первого 3 вспомогательного транзистора первого дифференциального каскада связан с затвором первого 3 вспомогательного транзистора первого дифференциального каскада, исток второго 9 вспомогательного транзистора первого дифференциального каскада связан с затвором второго 9 вспомогательного транзистора первого дифференциального каскада, исток первого 15 вспомогательного транзистора второго дифференциального каскада связан с затвором первого 15 вспомогательного транзистора второго дифференциального каскада, исток второго 18 вспомогательного транзистора второго дифференциального каскада связан с затвором второго 18 вспомогательного транзистора второго дифференциального каскада, между второй 20 шиной источника питания и истоком первого 21 выходного транзистора включен первый 24 токостабилизирующий двухполюсник, между второй 20 шиной источника питания и истоком второго 22 выходного транзистора включен второй 25 токостабилизирующий двухполюсник, причем второй 11 и первый 6 выходы соединены с соответствующими входами выходного каскада 26, выход которого 27, являющийся потенциальным выходом устройства 27, связан с четвертым 17 входом устройства через цепь общей отрицательной обратной 28, а третий 14 вход устройства соединен с общей шиной источников питания.
В схеме фиг. 2, в соответствии с п. 2 формулы изобретения в качестве источника напряжения смещения 23 используется вторая 20 шина источника питания, а цепь общей отрицательной обратной связи 28 содержит первый 29 и второй 30 дополнительное резисторы.
В схеме фиг. 3, в соответствии с п. 3 формулы изобретения, исток первого 3 вспомогательного транзистора первого дифференциального каскада связан с затвором первого 3 вспомогательного транзистора первого дифференциального каскада через первый 29 дополнительный резистор, исток второго 9 вспомогательного транзистора первого дифференциального каскада связан с затвором второго 9 вспомогательного транзистора первого дифференциального каскада через второй 30 дополнительный резистор, исток первого 15 вспомогательного транзистора второго дифференциального каскада связан с затвором первого 15 вспомогательного транзистора второго дифференциального каскада через третий 31 дополнительный резистор, исток второго 18 вспомогательного транзистора второго дифференциального каскада связан с затвором второго 18 вспомогательного транзистора второго дифференциального каскада через четвертый 32 дополнительный резистор.
Рассмотрим работу частного случая схемы фиг. 3, представленного на чертеже фиг. 4, когда выходные сигналы снимаются с первого 6 (Вых. 1) и второго 11 (Вых. 2) выходов, а на первый 2 и второй 8 входы устройства подаются одинаковые синфазные напряжения (uc=uc1=uc2).
В результате воздействия входного синфазного сигнала uc=uc1=uc2 на первый 2 и второй 8 входы устройства изменяются токи стоков и истоков первого 3 вспомогательного транзистора первого дифференциального каскада, второго 9 вспомогательного транзистора первого дифференциального каскада, первого 1 входного полевого транзистора первого дифференциального каскада, второго 7 входного полевого транзистора первого дифференциального каскада:
где μ3≈μ9≈10-2-10-3, - коэффициенты внутренней обратной связи первого 3 и второго 9 вспомогательных транзисторов первого дифференциального каскада;
R29, R30 - сопротивления первого 29 и второго 30 дополнительных резисторов.
Токи iu3 и iu9 передаются в истоковые цепи первого 21 и второго 22 выходных транзисторов и вызывают соответствующие изменения их токов стока. В результате приращения токов в первом 4 и втором 10 двухполюсниках нагрузки определяются формулами:
где α21≈1, α22≈1 - коэффициент передачи по току истока первого 21 и второго 22 выходных транзисторов.
Как следствие, коэффициенты передачи входного синфазного сигнала для первого 6 (Вых. 1) и второго 11 (Вых. 2) выходов можно найти из уравнений:
В схеме ИУ-прототипа аналогичные параметры имеют следующие значения:
Таким образом, при введении новых элементов и связей между ними коэффициенты передачи синфазного сигнала с первого 2 и второго 8 входов устройства на первый 6 и второй 11 выходы уменьшаются в N=80÷100 раз, где .
Коэффициент передачи дифференциального напряжения входного каскада на первом 1 и втором 7 входных полевых транзисторах первого дифференциального каскада определяется формулой
где R12 - сопротивление резистора местной отрицательной обратной связи 12 первого дифференциального каскада;
R4, R10 - сопротивления первого 4 и второго 10 двухполюсников нагрузки.
Если выбрать Kdl≈1, то коэффициент ослабления входного синфазного сигнала (Kос.сф.) в предлагаемой схеме определяется уравнением
Сравнительное компьютерное моделирование схем фиг. 5 и фиг. 6, показывает (фиг. 7), что заявляемый ИУ имеет более чем в 100 раз лучшее значение коэффициента ослабления входного синфазного сигнала. Это существенно снижает погрешности ИУ при работе с сигналами, имеющими синфазную составляющую.
Литература
1. Авербух В. Инструментальные усилители / В. Авербух // Схемотехника, №1 (3), 2001. - С. 26-29; Схемотехника, №2 (4), 2001. - С. 22-24.
2. Патент RU 2571578 фиг. 1, фиг. 3, фиг. 4.
3. Прокопенко Н.Н. Основные свойства, параметры и базовые схемы включения мультидифференциальных операционных усилителей с высокоимпедансным узлом / Н.Н. Прокопенко, О.В. Дворников, П.С. Будяков // Электронная техника. Серия 2. Полупроводниковые приборы. Выпуск 2 (233), 2014 г. - С. 53-64.
4. Патент US 6.617.922 fig.3.
5. Патент US 6.469.576 fig.2.
6. Патент US 7.170.349 fig.2.
7. Патент US 6.628.168 fig.1, fig.2.
8. Патент US 5.990.737 fig.7.
9. Патент US 7.199.612 fig.4.
10. Патент US 6.977.526 fig.l.
11. Заявка на патент US 2009/0206929 fig. 5.
12. 3аявка на патент US 2008/0150636 fig.3D.
13. 3аявка на патент US 2003/0132803 fig.7.
14. 3аявка на патент US 2006/0244530 fig.2.
15. Патент US 6.388.519 fig.1.
16. Патент US 6.011.436 fig.4.
17. Патент US 6.559.720 fig.4.
18. 3аявка на патент US 2008/0186091 fig.4.
19. 3аявка на патент US 2013/0099782 fig.2.
20. Патент US 5.510.745.
21. Патент US 7.145.359 fig.4.
Claims (3)
1. Инструментальный усилитель для работы при низких температурах, содержащий первый (1) входной полевой транзистор первого дифференциального каскада, затвор которого соединен с первым (2) входом устройства, исток подключен к стоку первого (3) вспомогательного транзистора первого дифференциального каскада, а сток через первый (4) двухполюсник нагрузки связан с первой (5) шиной источника питания и соединен с первым (6) выходом, второй (7) входной полевой транзистор первого дифференциального каскада, затвор которого соединен со вторым (8) входом устройства, исток подключен к стоку второго (9) вспомогательного транзистора первого дифференциального каскада, а сток через второй (10) двухполюсник нагрузки связан с первой (5) шиной источника питания и соединен с вторым (11) выходом, причем между истоками первого (1) входного полевого транзистора первого дифференциального каскада и второго (7) входного полевого транзистора первого дифференциального каскада включен резистор местной отрицательной обратной связи (12) первого дифференциального каскада, первый (13) входной полевой транзистор второго дифференциального каскада, затвор которого соединен с третьим (14) входом устройства, исток подключен к стоку первого (15) вспомогательного транзистора второго дифференциального каскада, а сток связан с первым (6) выходом, второй (16) входной полевой транзистор второго дифференциального каскада, затвор которого соединен с четвертым (17) входом устройства, исток подключен к стоку второго (18) вспомогательного транзистора второго дифференциального каскада, а сток соединен со вторым (11) выходом, причем между истоками первого (13) входного полевого транзистора второго дифференциального каскада и второго (16) входного полевого транзистора второго дифференциального каскада включен резистор местной отрицательной обратной связи (19) второго дифференциального каскада, вторую (20) шину источника питания, отличающийся тем, что затвор первого (3) вспомогательного транзистора первого дифференциального каскада подключен к истоку первого (21) выходного транзистора, затвор второго (9) вспомогательного транзистора первого дифференциального каскада соединен с истоком второго (22) выходного транзистора, затвор которого соединен с затвором первого (21) выходного транзистора и подключен к источнику напряжения смещения (23), затвор первого (15) вспомогательного транзистора второго дифференциального каскада соединен с истоком первого (21) выходного транзистора, затвор второго (18) вспомогательного транзистора второго дифференциального каскада соединен с истоком второго (22) выходного транзистора, сток первого (21) выходного транзистора соединен с первым (6) выходом, а сток второго (22) выходного транзистора соединен со вторым (11) выходом, исток первого (3) вспомогательного транзистора первого дифференциального каскада связан с затвором первого (3) вспомогательного транзистора первого дифференциального каскада, исток второго (9) вспомогательного транзистора первого дифференциального каскада связан с затвором второго (9) вспомогательного транзистора первого дифференциального каскада, исток первого (15) вспомогательного транзистора второго дифференциального каскада связан с затвором первого (15) вспомогательного транзистора второго дифференциального каскада, исток второго (18) вспомогательного транзистора второго дифференциального каскада связан с затвором второго (18) вспомогательного транзистора второго дифференциального каскада, между второй (20) шиной источника питания и истоком первого (21) выходного транзистора включен первый (24) токостабилизирующий двухполюсник, между второй (20) шиной источника питания и истоком второго (22) выходного транзистора включен второй (25) токостабилизирующий двухполюсник, причем второй (11) и первый (6) выходы соединены с соответствующими входами выходного каскада (26), выход которого (27), являющийся потенциальным выходом устройства (27), связан с четвертым (17) входом устройства через цепь общей отрицательной обратной (28), а третий (14) вход устройства соединен с общей шиной источников питания.
2. Инструментальный усилитель для работы при низких температурах по п. 1, отличающийся тем, что в качестве источника напряжения смещения (23) используется вторая (20) шина источника питания.
3. Инструментальный усилитель для работы при низких температурах по п. 1, отличающийся тем, что исток первого (3) вспомогательного транзистора первого дифференциального каскада связан с затвором первого (3) вспомогательного транзистора первого дифференциального каскада через первый (29) дополнительный резистор, исток второго (9) вспомогательного транзистора первого дифференциального каскада связан с затвором второго (9) вспомогательного транзистора первого дифференциального каскада через второй (30) дополнительный резистор, исток первого (15) вспомогательного транзистора второго дифференциального каскада связан с затвором первого (15) вспомогательного транзистора второго дифференциального каскада через третий (31) дополнительный резистор, исток второго (18) вспомогательного транзистора второго дифференциального каскада связан с затвором второго (18) вспомогательного транзистора второго дифференциального каскада через четвертый (32) дополнительный резистор.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016104702A RU2624565C1 (ru) | 2016-02-11 | 2016-02-11 | Инструментальный усилитель для работы при низких температурах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016104702A RU2624565C1 (ru) | 2016-02-11 | 2016-02-11 | Инструментальный усилитель для работы при низких температурах |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2624565C1 true RU2624565C1 (ru) | 2017-07-04 |
Family
ID=59312437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016104702A RU2624565C1 (ru) | 2016-02-11 | 2016-02-11 | Инструментальный усилитель для работы при низких температурах |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2624565C1 (ru) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2710298C1 (ru) * | 2019-08-21 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Неинвертирующий усилитель с токовым выходом для работы при низких температурах |
RU2710930C1 (ru) * | 2019-07-15 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с повышенной стабильностью статического режима |
RU2710923C1 (ru) * | 2019-06-19 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Буферный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом для работы при низких температурах |
RU2710917C1 (ru) * | 2019-08-21 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n-переходом |
RU2712410C1 (ru) * | 2019-07-03 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Буферный усилитель с малым напряжением смещения нуля на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2712414C1 (ru) * | 2019-08-21 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных полевых транзисторах с управляющим p-n переходом класса ав с изменяемым напряжением ограничения проходной характеристики |
RU2720555C1 (ru) * | 2019-10-11 | 2020-05-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Промежуточный каскад операционного усилителя с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2720554C1 (ru) * | 2019-11-21 | 2020-05-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Неинвертирующее токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах |
RU2732583C1 (ru) * | 2020-01-30 | 2020-09-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный операционный усилитель с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2732950C1 (ru) * | 2020-04-29 | 2020-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный и радиационно-стойкий компенсационный стабилизатор напряжения на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2736549C1 (ru) * | 2020-06-08 | 2020-11-18 | федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) | Дифференциальный усилитель класса ав на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2766864C1 (ru) * | 2021-09-08 | 2022-03-16 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Операционный усилитель на комплементарных полевых транзисторах |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469576B2 (en) * | 2000-02-29 | 2002-10-22 | Fuji Photo Film Co., Ltd. | Amplifier circuit for a physical random number generator and a random number generator using the same |
US6617922B2 (en) * | 2000-11-20 | 2003-09-09 | National Semiconductor Corporation | Differential difference amplifier for amplifying small signals close to zero volts |
US6628168B2 (en) * | 2001-06-28 | 2003-09-30 | Intel Corporation | Multiple input, fully differential, wide common-mode, folded-cascode amplifier |
US7170349B2 (en) * | 2004-09-21 | 2007-01-30 | Scintera Networks, Inc. | Low voltage broadband gain cell |
US7199612B2 (en) * | 2002-08-12 | 2007-04-03 | Broadcom Corporation | Method and circuit for reducing HCI stress |
US20080186091A1 (en) * | 2007-02-02 | 2008-08-07 | Texas Instruments Incorporated | Dual Transconductance Amplifiers and Differential Amplifiers Implemented Using Such Dual Transconductance Amplifiers |
US20130099782A1 (en) * | 2010-07-02 | 2013-04-25 | Lem Intellectual Property Sa | Hall sensor system |
RU2571578C1 (ru) * | 2014-11-11 | 2015-12-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Входной каскад мультидифференциального операционного усилителя для радиационно-стойкого биполярно-полевого технологического процесса |
-
2016
- 2016-02-11 RU RU2016104702A patent/RU2624565C1/ru not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469576B2 (en) * | 2000-02-29 | 2002-10-22 | Fuji Photo Film Co., Ltd. | Amplifier circuit for a physical random number generator and a random number generator using the same |
US6617922B2 (en) * | 2000-11-20 | 2003-09-09 | National Semiconductor Corporation | Differential difference amplifier for amplifying small signals close to zero volts |
US6628168B2 (en) * | 2001-06-28 | 2003-09-30 | Intel Corporation | Multiple input, fully differential, wide common-mode, folded-cascode amplifier |
US7199612B2 (en) * | 2002-08-12 | 2007-04-03 | Broadcom Corporation | Method and circuit for reducing HCI stress |
US7170349B2 (en) * | 2004-09-21 | 2007-01-30 | Scintera Networks, Inc. | Low voltage broadband gain cell |
US20080186091A1 (en) * | 2007-02-02 | 2008-08-07 | Texas Instruments Incorporated | Dual Transconductance Amplifiers and Differential Amplifiers Implemented Using Such Dual Transconductance Amplifiers |
US20130099782A1 (en) * | 2010-07-02 | 2013-04-25 | Lem Intellectual Property Sa | Hall sensor system |
RU2571578C1 (ru) * | 2014-11-11 | 2015-12-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Входной каскад мультидифференциального операционного усилителя для радиационно-стойкого биполярно-полевого технологического процесса |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2710923C1 (ru) * | 2019-06-19 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Буферный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом для работы при низких температурах |
RU2712410C1 (ru) * | 2019-07-03 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Буферный усилитель с малым напряжением смещения нуля на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2710930C1 (ru) * | 2019-07-15 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с повышенной стабильностью статического режима |
RU2710298C1 (ru) * | 2019-08-21 | 2019-12-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Неинвертирующий усилитель с токовым выходом для работы при низких температурах |
RU2710917C1 (ru) * | 2019-08-21 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n-переходом |
RU2712414C1 (ru) * | 2019-08-21 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный каскад на комплементарных полевых транзисторах с управляющим p-n переходом класса ав с изменяемым напряжением ограничения проходной характеристики |
RU2720555C1 (ru) * | 2019-10-11 | 2020-05-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Промежуточный каскад операционного усилителя с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2720554C1 (ru) * | 2019-11-21 | 2020-05-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Неинвертирующее токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах |
RU2732583C1 (ru) * | 2020-01-30 | 2020-09-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный операционный усилитель с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2732950C1 (ru) * | 2020-04-29 | 2020-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Низкотемпературный и радиационно-стойкий компенсационный стабилизатор напряжения на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2736549C1 (ru) * | 2020-06-08 | 2020-11-18 | федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) | Дифференциальный усилитель класса ав на комплементарных полевых транзисторах с управляющим p-n переходом |
RU2766864C1 (ru) * | 2021-09-08 | 2022-03-16 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Операционный усилитель на комплементарных полевых транзисторах |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2624565C1 (ru) | Инструментальный усилитель для работы при низких температурах | |
RU2710296C1 (ru) | Дифференциальный каскад на комплементарных jfet полевых транзисторах с повышенным ослаблением входного синфазного сигнала | |
RU2566963C1 (ru) | Дифференциальный входной каскад быстродействующего операционного усилителя для кмоп-техпроцессов | |
RU2688225C1 (ru) | Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом | |
RU2684489C1 (ru) | Буферный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах | |
Nagar et al. | Single OTRA based two quadrant analog voltage divider | |
RU2677401C1 (ru) | Биполярно-полевой буферный усилитель | |
RU2571578C1 (ru) | Входной каскад мультидифференциального операционного усилителя для радиационно-стойкого биполярно-полевого технологического процесса | |
RU2712414C1 (ru) | Дифференциальный каскад на комплементарных полевых транзисторах с управляющим p-n переходом класса ав с изменяемым напряжением ограничения проходной характеристики | |
RU2732583C1 (ru) | Низкотемпературный операционный усилитель с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом | |
RU2523947C1 (ru) | Выходной каскад усилителя мощности на основе комплементарных транзисторов | |
RU2346388C1 (ru) | Дифференциальный усилитель | |
RU2721943C1 (ru) | Низкотемпературный входной каскад операционного усилителя с повышенным ослаблением входного синфазного сигнала на комплементарных полевых транзисторах с управляющим p-n переходом | |
RU2583760C1 (ru) | Биполярно-полевой операционный усилитель | |
RU2687161C1 (ru) | Буферный усилитель для работы при низких температурах | |
RU2615068C1 (ru) | Биполярно-полевой дифференциальный операционный усилитель | |
RU2621286C1 (ru) | Дифференциальный операционный усилитель для работы при низких температурах | |
RU2441316C1 (ru) | Дифференциальный усилитель с малым напряжением питания | |
RU2736412C1 (ru) | Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом | |
Handkiewicz et al. | Over rail-to-rail fully differential voltage-to-current converters for nm scale CMOS technology | |
RU2616570C1 (ru) | Инструментальный усилитель с повышенным ослаблением входного синфазного сигнала | |
RU2712416C1 (ru) | Входной дифференциальный каскад на комплементарных полевых транзисторах для работы при низких температурах | |
RU2670777C1 (ru) | Биполярно-полевой буферный усилитель для работы при низких температурах | |
RU2684473C1 (ru) | Дифференциальный каскад на комплементарных полевых транзисторах | |
RU2319288C1 (ru) | Дифференциальный усилитель с низковольтным питанием |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180212 |