JPH02145010A - 乱数雑音発生方式 - Google Patents

乱数雑音発生方式

Info

Publication number
JPH02145010A
JPH02145010A JP63299360A JP29936088A JPH02145010A JP H02145010 A JPH02145010 A JP H02145010A JP 63299360 A JP63299360 A JP 63299360A JP 29936088 A JP29936088 A JP 29936088A JP H02145010 A JPH02145010 A JP H02145010A
Authority
JP
Japan
Prior art keywords
noise
output
comparator
physical
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63299360A
Other languages
English (en)
Inventor
Kunihiro Yamada
邦博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63299360A priority Critical patent/JPH02145010A/ja
Publication of JPH02145010A publication Critical patent/JPH02145010A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、暗号システム用、シミュレーション用、ある
いは実験測定用として利用される乱数。
雑音を発生させる乱数雑音発生一方式に関する。
〔従来の技術〕
従来、例えば1981年に発行された著者Donald
 E、にnuthによる文献「準数値算法 改訂第2版
 へddison−wessay壮」に開示されている
ように、計1機による乱数発生方式が以前から研究され
ている。計算機によって発生される乱数の特徴は、再現
性があることであって乱数の性質を事前にかつ完全に調
べることができるという利点があるが、例えば暗号シス
テムにおける暗号鍵として乱数を用いる場合には、暗号
鍵を有効に保護するために乱数には再現性がない方か良
い。
このように暗号システム等の分野では再現性のない乱数
1惟音を発生させることが望まれており、従来では、抵
抗器等から発生する熱雑音、気体中の放電(例えばグロ
ー放電)に伴なう雑音、トランジスタやダイオードから
発生ずるショット雑音等を適当に増幅して再現性のない
乱数、雑音を発生させるようにしていた0例えばダイオ
ードに高抵抗を通じて逆バイアス電圧を印加しダイオー
ドをブレークダウンさせることによって雑音を発生させ
るようにしていた。
〔発明が解決しようとする課題〕
抵抗器、トランジスタ、ダイオード等の上述した物理的
雑音源からの熱雑音、ショット雑音、プレークダウン雑
音等によって、ある周波数帯域内では白色の乱数、雑音
を発生させることができる。
しかしながら、これらの物理的雑音源は、温度。
バイアス電圧等の影響を受は易く安定性に欠けるため一
般には物理的雑音源からの雑音信号の直流分をコンデン
サ等によって遮断し、雑音信号に周波数でか“0″の付
近の成分を含ませないようにしていた。またトランジス
タの1/f雑音、ポツプコーン雑音等では周波数fが“
0″の付近で白色でないことが多い、このように物理的
雑音源は不完全なものであったので、物理的′a音源を
用いる場合には従来では周波数fが“0”を含む広い帯
域にわたって完全に白色の乱数、雑音を発生させること
ができないという問題があった。
さらに従来では得られた乱数、!音は、正規分布をもつ
ものに限られ、他の分布の乱数、雑音を得る場合には上
記正規分布にさらに演算変換処理を施さなければならな
かったので他の分布の乱数。
雑音は精度が低くなるという問題があった。
さらには、上述した物理的′jj1音源で発生された乱
数、雑音をデジタル処理やコンピュータシミュレーショ
ン等で使用する場合には従来ではアナログ信号である雑
音をA/D変換器でアナログ−デジタル変換していたの
で、A/D変換器の精度によって乱数、雑音の分解能が
制約されてしまうという問題があった。すなわちコンピ
ュータシミュレーション等においては10−6や10−
9といった程度の分解能が乱数、雑音に要求され、この
ような分解能を得るためにはA/D変換器は1ワード当
り20ビツトや30ビツトといった程度の精度を出すも
のでなければならないが、実際にはA/D変換器でこの
ような高精度を出すことはできないので、乱数、雑音の
分解能を高くするには限界があった。
本発明は、不完全な物理的′jf1音源を用いた場合に
も低周波数をも含む広い帯域で完全に白色のものであっ
て、任意の分布に精度良く変換しうる再現性9周期性の
ない乱数、m音を得ることが可能な乱数雑音発生方式を
提供することを目的としている。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、物理的雑音源か
ら出力される雑音を所定の閾値レベルで2値化し、該2
値化出力を所定の周波数でサンプリングして出力するよ
うになっていることを特徴としたものである。
〔作用〕
上記のような構成の乱数雑音発生方式では、物理的21
音源から出力される雑音を例えばコンパレータにより所
定の閾値レベルで2 &i化し、この2値出力を例えば
Dフリップフロップにおいて所定の周波数でサンプリン
グして出力するようにしている。2値出力をサンプリン
グしてシリアルに出力する場合にサンプリングする周波
数が高すぎなければ再現性1周期性のない乱数、雑音が
Dフリップフロップから得られる。また例えばDフリッ
プ70ツブを縮続に接続したシフトレジスタによってコ
ンパレータからめ2値出力をサンプリングしてこれをパ
ラレルに2値乱数系列として出力し、さらにシフトレジ
スタから+a¥次に出力される2値乱数系列を相関のな
いように所定の周波数でサンプリングすることによって
、周波数fが“0′′をも含む広い周波数帯域で白色の
再現性2周期性のない一様分布の乱数、m音を得ること
ができる。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図は本発明の第1の実施例のブロック図である。こ
の実施例では、物理的雑音源1と、物理的雑音源1から
出力される雑音を2値化する2値化手段としてのコンパ
レータ2と、コンパレータ2からの2fIi出力BDが
シリアルに入力しこれをクロックCLKに同期させてサ
ンプリングしてシリアルに出力するDフリップフロップ
3とを備えている。
第2図はTh理的2I音源1の一例を示す図であって、
この物理的雑音源1では、ダイオード6に抵抗R、R2
を介して電源電圧Eを逆バイアスに加え、電源電圧Eを
ダイオード6のブレークダウン電圧よりも十分高くして
ダイオード6にプレークダウンを生じさせ雑音を発生さ
せるようにしている。
なお電源電圧Eに含まれる雑音を除去するためコンデン
サC1が設けられている。ダイオード6で発生した雑音
は、抵抗R3,R4、RsとコンデンサC、C3とで定
まる増幅率G(ω)で演算増幅器7によって増幅され端
子Nから出力される。なおこの増幅率G(ω)は、演算
増幅器6が理想的なものであるとすると、 G(ω)=sωC3R5・〔1+SωC2(R3+R4
)〕/〔(1+SωC2R4)(1+SωC3R5)〕
      ・・・・・・(1)となる。
ここで、 C2(R3+R4)=cs R5・・・・・・(2)の
関係が満たされれば、上記(1)式は、G(ω)=sω
C3R5/(1+SωC2R4)・・・・・・(3) となり、さらにR〉〉R4であれば、(2)式はC2R
3申C3R5叫・・(4) となるので、上記(3)式は、 G(ω) :(R3/R,) 〔(SωC2R4)/(1+jωc2R4)〕・・・・
・・(5) となって、増幅率G(ω)はカットオフ周波数f(=1
/(2πCR))を有し、カットC24 オフ周波数f。以下の低域を遮断する高域フィルタ特性
を示す。
この特性によってダイオード6に加わる電源電圧Eがダ
イオード6がら発生する2((Hのレベルと比べて直流
的に不安定であってもその影響を低減するようにしてい
るが、反面、端子Nがらはカットオフ周波数f。よりも
低域領域では良好な雑音成分が出力されず、周波数C6
よりも十分大きな周波数fの帯域においてほぼ白色の正
規分布(ガウス分布)の21c音が出方されるようにな
っている。
なお白色となる周波数fの上1恨は演算増幅器7の特性
によってほぼ決まる。
またコンパレータ2がらの2値出カBDをサンプリング
するためのタロツクCLKの周波数fCLKは、自由に
設定できてさらには周波数fCLKは一定である必要さ
えないが、上述のように′!IJ理的雑音源1からの雑
音は白色となる周波数fに上限があるので、この上限値
以上にクロックCLKの周波数f  を設定することは
できない。
C[に また一般に高域フィルタのインパルス応答特性は、カッ
トオフ周波数f。の逆数1/foのオーダーの緩和時間
をもつので、物理的雑音源1に白色正規分布とはみなせ
ないような雑音成分(例えばポツプコーン雑音)が含ま
れているような場合には、クロックCLKの周波数fC
Lにが高いと1/fcのオーダーの時間の間、互いに相
関のある信号すなわち再現性1周期性をもつ乱数がDフ
リップフロップ3から出力される可能性がある。この影
響をなくずためにはクロックCLKの周波数f。1Kを
カットオフ周波数f。よりも十分低く設定するのが良い
このような第1の実施例では、物理的雑音源1から出力
されるほぼ白色の正規分布をもった雑音の平均、標準偏
差1分散をそれぞれμ、σ、σ2とすると、μは雑音の
平均直流電圧、σは雑音の平均直流電圧(実効fi/i
)、σ2は雑音の電力となる。
ここでコンデンサC3によって直流分がカットされるの
で、平均向:a電圧μは“0″である。
コンパレータ2の参照電圧■、を第1図に示したように
接地電位にすると、物理的雑音源1の端子Nから出力さ
れる雑音はコンパレータ2によって“0”の閾値レベル
でスライスされて“1゛と“0”とに2値化され出力さ
れる。雑音の平均直流電圧μが“0”であることがら、
2値出力BDが′1″となる確率、“O゛′となる確率
はそれぞれ50%となる。
なお、コンパレータ2の参照電圧V を“0′。
でない所定の値とすることによって2値出力[IDが“
1″となる確率と“0”となる確率とを変化させること
ができる0例えば参照電圧V をσとすることによって
2 fii出力BDが“1″となる確率を約16%、“
0″となる確率を約84%にすることができる。1uシ
、第2図の物理的雑音源1は演算増幅器6の高域フィル
タ特性を使用しており、この物理的雑音源1では高域の
カットオフ周波数が不安定であるので、フィルタの帯域
幅が変化しフィルタの帯域幅に比例する分散σ2も不安
定となる。従って参照電圧V をσにする場合には、σ
を安定させるため安定したCR定数によって規定される
通常のバンドパスフィルタを採用するのが良い、第1図
に示したように、参照電圧V を“0”にする場合には
、分散のσ2の太きさによって2値出力BDが°″1″
となる確率。
′0”となる確率がそれぞれ50%から変化することは
ないので、バンドパスフィルタを設けて高Jdをカッ1
〜せずども良い。
このようにして参照電圧V、@例えば0”にしたときに
コンパレータ2によって’1”   ”O”に2値化さ
れた2値出力BDは、Dフリップ70ッ13にシリアル
に入力し、クロックCLKによってサンプリングされる
。この結果、Dフリップフロップ3からはタロツクCL
Kのタイミングに合わせてランダムな2値系列がシリア
ルなデータboとして出力される。
なお擬ランダムな2ri系列としては、例えば1971
年に発行された著者G、IIoffnann dev 
1sIleによる文献「2値系列(Binary Se
guencos)The English Unive
rsities Press Ltd、 」に開示され
ているようなM系列が有名である。
M系列は線形フィードバックシフトレジスタによって簡
単な構成で発生できるという利点があるが、再現性およ
び周期性があるという欠点をもっている。
これに対して、上述したような第1の実施例では、タロ
ツクCLKの周波数f  をカットオフC[に 周波数f。よりも十分低く設定することなどによって、
Dフリップフロップ3からのシリアルなデータす。を安
定性を有しかつ再現性9周期性がないランダムな2f!
i系列として出力させることができる。
第3図は本発明の第2の実施例のブロック図である。こ
の実施例では、物理的雑音源1と、物理的雑音源1から
出力される雑音を2値化する2値化手段としてのコンパ
レータ2と、コンパレータ2からの2値出力BDがシリ
アルに入力し、クロックCLKに同期させてサンプリン
グしてパラレルに出力するシフトレジスタ8と、 n−
1”!で111次に計数し“n −1”の次に再び“0
パに戻るモジュロnカウンタ(nodulo−nカウン
タ)9と、モジュロnカウンタ9が例えば“0”となる
たびにシフトレジスタ8からのパラレル出力をラッチす
るラッチ回路10とを備えている。
第4図はシフトレジスタ8の具体的構成を示す図である
。シフトレジスタ8は、n個のDフリップフロップ3−
1乃至3−nを縦続接続して構成されており、第1図に
示したような1つのDフリップフロップ3からのシリア
ルデータ出力を後続のDフリラグフロッグに順次に転送
しパラレルデータに変換して出力するようになっている
このような第2の実施例では、参照電圧V を例えば“
0″にしたときにコンパレータ2によって“1”0パに
2 fft、化された2値出力BDはシフトレジスタ8
にシリアルに入力し、クロックCLKによってサンプリ
ングされてシフトレジメタ8のDフリップフロップ3−
1乃至3−nに1項次に転送され、各Dフリップフロッ
プ3−1乃至3−nからn個の2値乱数系列b 乃至b
  とn−1 してパラレルに出力される。これらのn個の2値乱数系
列b 乃至す。−1をnビットのバイナリワ〇 一ドとみなすときに、これは−様分布の乱数となる。こ
のようにしてシフトレジスタ8から出力されるn個の2
値乱数系列b 乃至bn−1はクロツりCLKが入力さ
れるたびにすなわち系列が1つずれるごとにラッチ回路
10に送られる。
ところで、モジュロnカウンタ4はクロックCLKがn
個出力されるごとに1つのストローブ1a号5TB1を
ラッチ回路10に送り、これによりてラッチ回路10で
はシフトレジスタ8からのn個の2値乱数系列b 乃至
b  をストローブ信n−1 号S ’I’ B 1が送られたときにのみすなわちク
ロ・yりCLKがn回生起したときにのみラッチする。
これによってラッチ回路10でストローブ信号STB、
ごとに順次にラッチされるn個の2値乱数系列b 乃至
す。−1すなわちnビットのバイナリワード間の相関を
なくすことができて、ラッチ回路10から再現性1周期
性のない一様分布の乱数を発生させることができる。
またストローブ信号S ’I” B 1の周波数すなわ
ちラッチ回路10における2値乱数系列す。乃至bn−
1のサンプリング周波数をf、とすると、離散時間系で
の意味において周波数“0”から“fp/2”までの全
周波数帯域においてラッチ回路10から出力されるnビ
ットのバイナリワードb 乃至b  を白色のものとす
ることができる。
n−1 このようにして、第2の実施例では、物理的雑音源1が
不完全なものであっても、物理的雑音源1からの雑音を
21i/i化し適正な周波数f。tK 。
f のクロックCLK、ストローブ信号5TB1でサン
プリング処理することによって、低周波数をも含む広い
帯域で完全に白色であってかつ再現性2周期性のない一
様分布の乱数、雑音を得ることが可能となる。
第5図は1述した第2の実施例で得られた一様分布の乱
数、雑音を正規分布、ポアッソン分布等の任意の分布に
変換する変換手段の一例を示す図である。第5図では変
換手段として読出し専用メモリ(ROM)11が用いら
れており、ROM11に所定の分布への変換用関数をテ
ーブルとして記憶させ、ラッチ回路10からのnビット
の2値乱数系列b 乃至b  をROMIIへのアトO
n−ル スとして入力させている。
例えば変換用関数として、誤差関数err(g)erf
”(g)を用いれば、−様分布を正規分布(ガウス分布
)に変換することができて、ROM11からは、広い周
波数帯域にわたって白色の正規分布の乱数、w音を変換
データとして出力させることが可能となる。
なお、ROMIIへのアドレス入力はnビットの2lM
乱数系列であるので2nの分解能を有し、ROMIIに
おいて一様分布を正規分布に変換する場合に、2 や1
−2 の確率に相当するアドレス入力によって変換デー
タの岐小値、最大値が決まってしまう0例えばnが“1
6″であれば、−4,2σ 〜4.2σ1程度までしか
変換することができず、その意味では変換データは不完
全な正規分布であり、極めて高い精度のものとはなって
いない。なおσ1はROMIIにおいて変換された1E
規分布の標準面差である。
第6図はアドレス入力のビット数nが有限であることに
よって生ずる変換された正規分布の不完全さを統計学に
おける中心極限定理を利用して取除き修正するための一
例を示す構成図である。
第6図ではROMIIからの変換データの不完全な正規
分布を修正する手段として、アキュムレータ12と、R
OMIIからの出力とアキュムレータ12の内容とを加
算し加算結果をアキュムレータ12に蓄積させる加算器
13と、モジュロnカウンタ9からのストローブ信号5
TB1 をm−1”まで順次に計数し“m −1”の次
に再び“0”に戻るモジ30mカウンタ14と、モジュ
ロmカウンタ14か例えば“0°゛となるたびにモジュ
ロmカウンタ14から出力されるストローブ信号S T
 B 2を遅延する遅延回路15と、ストローブ信号5
TB2によってアキュムレータ12に蓄積された加算結
果をラッチし出力するレジスタ16とを備えており、上
記アキュムレータ12は、遅延回路15からの遅延され
たストローブ信号5T82′によってクリアされ、また
アキュムレータ12は、モジュロnカウンタ9からのス
トローブ信号sTB、に同期して加算器13から加算結
果を取込み加算結果を更新するようになっている。
このような構成では、ROM1lからストローブ信号S
 T B 1のタイミングごとに一個一門111力され
る変換データをm回Ill’!次に加算し、その加算結
果をレジスタ16から出力するようにしている。
中心極限定理は、−個一個が不完全な正規分布のもので
あっても互いに独立な多数の正規分布が合わさることに
よってより完全な正規分布に近づけることができるとい
う原理であって、ROMIIからストローブ信号5TB
1ごとに出力される確率変数としての上述した変換デー
タは互いに相関がなく独立なものであるので、この中心
極限定理が適用され、これによって、レジスター6から
出力される加算結果をより完全な正規分布の変換データ
として得ることができる0例えばn、mをそれぞれ“1
6”とし、ROMIIから出力される変換データの分散
をσ1 とすると、レジスター6から出力される変換デ
ータの分散は16σ1 となる、一方、ROMIIから
出力される変換データは、最小値−4,2σ1と最大値
4.2σ1との間の値をとるので、レジスター6から出
力される変換データは最小値(−4,2σ X16)と
最大値(4,2σ1X16)との間の値をとることにな
る。レジスター6からの変換データの分散をσ1 に規
格化すると、レジスター6からの変換データは最小値(
−4,2σ1X 16/ITτ) トh 大11f (
4,2σI X 16 /F丁τ)との間の値、すなわ
ち−16,8σ1〜16.8σ1の範囲をもつことにな
り、極めて精度の高いものにすることができる。この例
では、加算結果を得るのに時間的に直列に加算したが、
物理的雑音源1.コンパレータ2.シフトレジスタ8.
ラッチ回路10 、 ROM 11をそれぞれ複数個用
意して並列加算するようにしても良い。
このようにして不完全な物理的雑音源1を用いた場合に
も、極めて精度の高い白色の正規分布の乱数、′a音を
得ることができる。
なお、通常はコンパレータ2の閾値レベルのオフセット
は十分率さなものであるが、極めて精度の高い乱数、l
a音を得ようとする場合にはコンパレータ2のオフセッ
トが問題となる0例えば参照電圧Vrが“0”よりも等
価的に低くオフセラ1−したような場合には、コンパレ
ータ2からの21iff出力は°1′°の出力される確
率が“0″の出力される確率よりも僅かに大きくなり、
結果的にレジスタ16から出力される変換データの平均
値μmが正確には“0”ではなくなり精度を低下させる
このような問題を回避し、レジスタ16がら出力される
変換データの平均値μmを正確に“0”となるようにす
るためには第6図に示すアキ、1ムレータ12.加算器
13の構成を第7図に示すように変更すれば良い、すな
わちROMIIからの変換データをm回加算する第6図
の加算器13のかわりに、第7図ではm / 2回加算
し、m / 2回減算する加減算器17を設けている。
この加減算器17とアキュムレータ12との組合わせに
よって、ROMIIからストローブ信号5TB1ごとに
出例えばΣ (G2i  ’2i−1)のように加減算
して=1 アキュムレータ12からレジスター6に出力させる。加
算を減算に置き換えても、変換データの分散m×σ1 
には影響を与えず、分散は第6図に示す加算だけの場合
と同じに保たれる。これに対して平均値μmは加算と減
算とによって打消され、上述の例においてmが偶数であ
る場合には加算。
減算は同一回数なされるので平均値JL 1は完全に打
消されこれを“0′″にすることができる。
このようにして、第7図の構成ではコンパレータ2の閾
値レベルにオフセットがある場合にも、この影響を取除
いて極めて精度の高い乱数、雑音を得ることが可能とな
る。
以上のようにして得られた乱数、雑音をシミ、ル−ジョ
ン用、実験測定用に使用すれば、これによって極めて精
度の高いシミュレーション、測定が可能となる。また暗
号鍵の生成に使用ずれは、どのような鍵が生成されたか
第3者には全く予想がつかずこれを有効に保護すること
ができる。
〔発明の効果〕
以上に説明したように、本発明によれば、物理的雑音源
から出力される雑音を所定の閾値レベルで2fifl化
し該2値出力を所定の周波数でサンプリングして出力す
るようにしているので、物理的雑音源が不完全なもので
あっても低周波数をも含む広い帯域で完全に白色のもの
であって、任意の分布に精度良く変換しうる再現性1周
期性のない乱数、js音を得ることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のブロック図、第2図は
第1図に示した物理的雑音源の一例を示す図、第3図は
本発明の第2の実施例のブロック図、第4図は第3図に
示したシフトレジスタの具体的な構成図、第5図は一様
分布の乱数、pa音を任意の分布に変換する変換手段を
第3図の構成に追加した場合の一例を示す図、第6図は
一様分布の乱数1雑音を正規分布に変換したときに正規
分布の不完全さを中心極限定理を利用してより完全な正
規分布に修正する修正手段を第5図の構成に追加した場
合の一例を示す図、第7図は第6図に示した修正手段の
池の例を示す図である。 ■・・・物理的雑音源、2・・・コンパレータ、3.3
−1乃至3−n・・・Dフリップフロップ、6・・・ダ
イオード、7・・・演算増幅器、8・・・シフトレジス
タ、9・・・モジュロnカウンタ、10・・・ラッチ回
路、11・・・ROM、12・・・アキュムレータ、1
3・・・加算器、14・・・モジュロmカウンタ、15
・・・遅延回路、16・・・レジスタ、17・・・加減
算器、■ ・・・参照電圧、BD・・・2値出力、「 b 乃至す。−1・・・2値乱数系列、CLK・・・ク
ロック、

Claims (1)

    【特許請求の範囲】
  1. 物理的雑音源から出力される雑音を所定の閾値レベルで
    2値化し、該2値化出力を所定の周波数でサンプリング
    して出力するようになっていることを特徴とする乱数雑
    音発生方式。
JP63299360A 1988-11-25 1988-11-25 乱数雑音発生方式 Pending JPH02145010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299360A JPH02145010A (ja) 1988-11-25 1988-11-25 乱数雑音発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299360A JPH02145010A (ja) 1988-11-25 1988-11-25 乱数雑音発生方式

Publications (1)

Publication Number Publication Date
JPH02145010A true JPH02145010A (ja) 1990-06-04

Family

ID=17871549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299360A Pending JPH02145010A (ja) 1988-11-25 1988-11-25 乱数雑音発生方式

Country Status (1)

Country Link
JP (1) JPH02145010A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136053A (ja) * 1999-11-05 2001-05-18 Oki Micro Design Co Ltd 乱数発生集積回路
JP2001229010A (ja) * 1999-12-20 2001-08-24 Mitsubishi Electric Inf Technol Center Europ Bv 均一な分布を有する非反復性の数の列を発生する方法およびその装置
JP2001244747A (ja) * 2000-02-29 2001-09-07 Fuji Film Microdevices Co Ltd 物理乱数発生装置用増幅回路及びそれを用いた物理乱数発生装置
WO2002037260A1 (fr) * 2000-10-24 2002-05-10 Hmi Co., Ltd. Generateur de nombres aleatoires
JP2007285866A (ja) * 2006-04-17 2007-11-01 Yokogawa Electric Corp テストシステム
JP2009279253A (ja) * 2008-05-23 2009-12-03 Fujishoji Co Ltd 遊技機
US8032574B2 (en) 2001-07-18 2011-10-04 Fdk Corporation Probability generating apparatus
JPWO2010134197A1 (ja) * 2009-05-22 2012-11-08 株式会社東芝 乱数生成回路およびこれを用いた暗号回路
WO2019107233A1 (ja) * 2017-11-28 2019-06-06 日本電気株式会社 乱数発生回路および乱数発生方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136053A (ja) * 1999-11-05 2001-05-18 Oki Micro Design Co Ltd 乱数発生集積回路
JP4663872B2 (ja) * 1999-12-20 2011-04-06 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 均一な分布を有する非反復性の数の列を発生する方法
JP2001229010A (ja) * 1999-12-20 2001-08-24 Mitsubishi Electric Inf Technol Center Europ Bv 均一な分布を有する非反復性の数の列を発生する方法およびその装置
JP2001244747A (ja) * 2000-02-29 2001-09-07 Fuji Film Microdevices Co Ltd 物理乱数発生装置用増幅回路及びそれを用いた物理乱数発生装置
JP4544683B2 (ja) * 2000-02-29 2010-09-15 富士フイルム株式会社 物理乱数発生装置
WO2002037260A1 (fr) * 2000-10-24 2002-05-10 Hmi Co., Ltd. Generateur de nombres aleatoires
US7124157B2 (en) 2000-10-24 2006-10-17 Hmi Co., Ltd. Random number generator
KR100845928B1 (ko) * 2000-10-24 2008-07-11 가부시키가이샤 에이치.에무.아이 난수 발생장치
US8032574B2 (en) 2001-07-18 2011-10-04 Fdk Corporation Probability generating apparatus
JP4730184B2 (ja) * 2006-04-17 2011-07-20 横河電機株式会社 テストシステム
JP2007285866A (ja) * 2006-04-17 2007-11-01 Yokogawa Electric Corp テストシステム
JP2009279253A (ja) * 2008-05-23 2009-12-03 Fujishoji Co Ltd 遊技機
JPWO2010134197A1 (ja) * 2009-05-22 2012-11-08 株式会社東芝 乱数生成回路およびこれを用いた暗号回路
JP5433686B2 (ja) * 2009-05-22 2014-03-05 株式会社東芝 乱数生成回路およびこれを用いた暗号回路
US8856199B2 (en) 2009-05-22 2014-10-07 Kabushiki Kaisha Toshiba Random number generator circuit and cryptographic circuit
WO2019107233A1 (ja) * 2017-11-28 2019-06-06 日本電気株式会社 乱数発生回路および乱数発生方法
CN111406247A (zh) * 2017-11-28 2020-07-10 日本电气株式会社 随机数生成电路和随机数生成方法
JPWO2019107233A1 (ja) * 2017-11-28 2020-11-19 日本電気株式会社 乱数発生回路および乱数発生方法
US11442699B2 (en) 2017-11-28 2022-09-13 Nec Corporation Random number generating circuit and random number generating method
CN111406247B (zh) * 2017-11-28 2023-10-10 日本电气株式会社 随机数生成电路和随机数生成方法

Similar Documents

Publication Publication Date Title
US7006028B2 (en) Digital background cancellation of digital to analog converter mismatch noise in analog to digital converters
US7904494B2 (en) Random number generator with random sampling
JP3011424B2 (ja) A/d変換器
US4223389A (en) Recursive digital filter having means to prevent overflow oscillation
CA1078521A (en) Digital signal processing device
JPH02145010A (ja) 乱数雑音発生方式
EP0381715A1 (en) DIGITAL CORRECTION CIRCUIT AND METHOD FOR DATA CONVERTERS.
Aliaga Real-time estimation of zero crossings of sampled signals for timing using cubic spline interpolation
JP2547902B2 (ja) シグマデルタ型d/a変換器システム
US5224165A (en) High speed word generator
JPH057154A (ja) A/d変換回路
JPS60235587A (ja) ビデオ信号フエーデイング回路
JPH0612547B2 (ja) デイジタル信号処理装置
JP5883705B2 (ja) 信号生成器
US5574451A (en) Digital circuit for the introduction of dither into an analog signal
Carbone et al. Stochastic-flash analog-to-digital conversion
JP2002314383A (ja) 擬似ランダム・ノイズを発生するための方法
JPH11224183A (ja) 擬似乱数発生装置
JP2915445B2 (ja) 画像処理装置
Kafarov et al. Digital Signal Generators Based on the Lorentz System Implemented Using Fixed-Point Numbers
JPS6156651B2 (ja)
JPH0613906A (ja) Σ−δ変調器
US20030177155A1 (en) Random number converter of distribution from uniform to gaussian-like
JPH05211442A (ja) アナログ・ディジタル変換器の試験方法
JPH05335963A (ja) D/a変換装置