JP4663872B2 - 均一な分布を有する非反復性の数の列を発生する方法 - Google Patents
均一な分布を有する非反復性の数の列を発生する方法 Download PDFInfo
- Publication number
- JP4663872B2 JP4663872B2 JP2000383434A JP2000383434A JP4663872B2 JP 4663872 B2 JP4663872 B2 JP 4663872B2 JP 2000383434 A JP2000383434 A JP 2000383434A JP 2000383434 A JP2000383434 A JP 2000383434A JP 4663872 B2 JP4663872 B2 JP 4663872B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- sequence
- contents
- random
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000009827 uniform distribution Methods 0.000 title claims description 15
- 230000000295 complement effect Effects 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000000739 chaotic effect Effects 0.000 description 7
- 230000003252 repetitive effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000005311 autocorrelation function Methods 0.000 description 1
- 230000002051 biphasic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000002948 stochastic simulation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非反復性の数の列を発生、特に、特定区間に渡って均一に分布する排他的に相互に関連しない数の列や乱数を発生する方法に関する。
【０００２】
【従来の技術】
一連の整数｛０，１，…２N-1｝に渡って均一に分布する乱数は、確率的シミュレーションおよびスペクトル拡張通信やレーダーにも必要である。特に多数の既存技術に基づいて発生される疑似乱数と対照して真の乱数を提供することが望まれる。
【０００３】
レーダーにおける周波数ホッピング・パターン(コード)として乱数を使用すると傍受される確率が低くなりまた情報処理に関する妨害(intelligent jamming)に対して強化された対抗性を得ることが知られている。さらに、乱数が適切なＤ／Ａ変換にかけられたときに、得られた信号がレーダー通信のために利用でき、これによって最大の予測不可能性を伴うレーダー波形を提供することができる。
乱数波形はまた多数の同種のまたは異種のシステムが同じ地理的領域で動作し、またこれらのシステムが少なくとも部分的に同じ広範な周波数帯域を共有するような複数のユーザがいる環境における適用に有利である。
【０００４】
熱雑音または電子なだれノイズ、気中放電、粒子誘導シンチレーション、高調波の位相変動等のような種々の物理現象を利用して真の乱数を発生する方法として幾つかの種類の方法が知られている。
【０００５】
真の乱数を発生する最もよく知られている方法は、物理的雑音源によって生成されたランダム信号を二つの等可能性値を有するランダム・バイナリ(２値、すなわちディジタル)波形に変換することに基づいている。次に、バイナリ波形が適切にサンプルされ、等確率で発生する独立ランダム・ビットのシーケンスを生じる。次にこのシーケンスから、長さＮの異なるオーバーラップしないサブシーケンスを使用することによって、均一分布を有するＮビットの乱数が形成される。高速乱数発生器を得るために、ランダム・ビットのＮ個の独立シーケンスがパラレル・スキームに利用できる。
【０００６】
物理的雑音源と関連する電子回路の固有の不安定性のために、実際において等可能性ビット(equiprobable bit)を有するランダム・バイナリ・シーケンスを生成することは不可能である。従って、この種のシーケンスから形成された数は均一に分布しない。これは通信およびレーダー・システムの周波数帯域の非効率的使用をまねき、予測性および他の欠点を増大させる結果になる。
【０００７】
【発明が解決しようとする課題】
この問題を克服するために、種々の解決法が提案されている。すなわち、適切な安定化帰還ループと共同することによるか、または「２で割る(divide-by-two)」操作を実行することにより等可能性ビットを得る。「２で割る」操作を使用する技術は等可能性を生成することができるが、一般的にこれらのビットは相関性がある。
【０００８】
乱数発生器の他の具体例は、ＡＴ＆Ｔによって製造されたＴ７００１乱数発生器チップである。動作の原理は非安定発振器の位相ジッタに基づいている。この結果、出力ビット・ストリームは真のランダムであり、疑似ランダムではない。
しかし、出力データレート(速度)は高周波動作においては十分ではない。
【０００９】
従って、スペクトル拡散レーダーおよび他の適用分野に適した均一な分布を有する真の乱数を発生させる方法を提供することが望まれる。
【００１０】
多数のユーザがいる環境における適用を意図し、故意の情報処理に関する妨害に対して対抗性があり、検出されたり傍受される確率が低い、周波数ホッピング・パターンと他の適切な波形を生じさせる真の乱数を発生させる方法を提供することが望まれる。
【００１１】
均一に分布された数の非反復性シーケンスを発生するための方法を提供することも望まれる。このような数は、例えばシミュレーションまたは他の目的を意図した特定区間に渡って均一に分布された非相関性の乱数の生成に有用である。
【００１２】
この発明は上記のような問題を解消した実質的に均一な分布を有する非反復性の数の列を発生する方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的に鑑み、本発明は、一組の値に渡り実質的に均一な分布を有するランダムな数の列を発生する方法であって、一組の値に渡り実質的に均一な分布を有する第１の数の列を生成するステップであって、前記第１の数の列を生成するステップが、ディジットの連続するシーケンスを発生する工程と、シフト・レジスタの内容をシフトし前記連続するシーケンスからのディジットを使用してシフト・レジスタのシフトアウトされたディジットと置換し、シフト・レジスタの少なくとも一つのステージの内容を使用して、シフト・レジスタの内容がその補数と置換されるかどうかを制御する工程と、前記シフト・レジスタの変更した内容から前記第１の数の列を導出する工程と、を含み、さらに非確定的ソースから導出されるランダムな分布を有する第２の数の列を生成するステップと、前記第１の数の列と第２の数の列の数を組み合わせて実質的に均一な分布を有するランダムな数の列を生成するステップと、を備え、連続する一連のディジットと第２の数の列の両者を生成するための共通の非確定的ソースを使用することを特徴とする方法にある。
【００３３】
【発明の実施の形態】
本発明の好ましい実施の形態によれば、必ずしも等可能性ビットを有している必要はない真のランダム１次バイナリ・シーケンスが発生される。このシーケンスのビットは、等可能性ビットを有する複数の非相関性バイナリ・セットを得るようにして処理される。均一に分布する非相関性の無秩序のＮビットのバイナリ数が、Ｎビットからなるサブセットを適切に選択することによってこれらのセットから形成される。１次バイナリ・シーケンスのビットを処理するために使用された操作手順は、連続値を生成するために「引き伸ばしと折りたたみ(stretching and folding)」として知られた手続から得られる無秩序論理において広範囲に調査された、いわゆる「テント」マップと言われる無秩序な特性に基づくものである。
【００３４】
必ずしも等可能性ビットを有している必要はない真のランダム補助バイナリ・シーケンスが発生されることも好ましい。発生されたＮ−ビット非相関性無秩序数およびこの補助シーケンスから適切に選択されたＮビットの各々が、ビット毎に排他的論理和され、均一な分布を有しさらに最大の非予測性を有する結果としての真のランダムなＮ−ビット・バイナリ数が得られる。従って、発生された数の最大非予測性を達成するのに必要とされる全ての関数と演算は、無秩序な数で演算されるランダム化サブシステムによって実行される。
【００３５】
本発明の実施の形態において、１次バイナリ・シーケンスと補助バイナリ・シーケンスの両者は単一の物理的雑音源(ソース)から得られる。
【００３６】
上述したように、一連の等可能性ビットを得るための１次バイナリ・シーケンスのビットを処理するための操作手順は、テント・マップに基づいており、図１に示す最も簡単な形態は、
【００３７】
【数１】
【００３８】
によって与えられる。
【００３９】
【数２】
【００４０】
に基づいて発生される数列は、初期値ｖ0が適切に選択されていれば、無限であり、ユニット(０，１)−区間に渡って均一的な分布を伴う非反復性を有することは周知である。さらに、このシーケンスの自己相関関数は全ての０でないシフトに対して０になろう。例えば、初期値ｖ0が無理数(すなわち超越的)数である場合、無限であり非反復性を有するシーケンス｛ｖk;ｋ＝０,１,・・・｝が得られる。
【００４１】
テント・マップＴ(v)によって発生されたシーケンスの無秩序特性は、アナログ式電子回路によって経験的に観察できるが、この種の無限かつ非反復のシーケンスをデジタル的に発生させる多くの試みが失敗するであろう。これは無理数が有限バイナリ数によって表わすことができないからである。結果的に、式(２)のデジタル的導入によって発生された数列は周期的であるか、または瞬時にゼロに反復してしまう。
【００４２】
しかし、本発明の好ましい観点によれば、適切な初期値ｖ0を表すのに必要とする無限のビット・シーケンス(１次バイナリ・シーケンス)は、必ずしも等可能性である必要はないが、ランダムにビットを生成する発生器によってビット毎に供給される。これらのビットはカオス(無秩序)シーケンスの発生を支配する式(２)を実行するような方法に構成された適切な帰還を伴う有限長シフト・レジスタによって順番に利用される。この技術は無限かつ非反復性のカオス・シーケンスを生成するために使用される他の機構にも適用できる。
【００４３】
本発明を実施する構成について添付図面を参照して例に従って次に説明する。
【００４４】
図２は本発明による一般的ハイブリッド・カオス・ジェネレータ２の機能ブロック図で、適切な帰還を伴う有限直列入力−並列出力シフト・レジスタ(ＦＳＲ)６とこれに１次バイナリ・シーケンス(列)を供給するランダム・ビット・ジェネレータ(ＲＢＧ)４かからなり、ＲＢＧ４とＦＳＲ６は両者ともライン８上に供給された適切なクロック・パルス列(ＣＬＫ)によって駆動される。帰還がビットの有限数に作用するので、ハイブリッド・カオス・ジェネレータは、ある点においてそのアナログの原形のものに近似している。しかし、帰還回路によってビットに対して実行される演算はビット反転を含んでいるので、ハイブリッド・カオス・ジェネレータは、その並列出力１０において実質的に均一に分布した数を生成することができる。
【００４５】
ランダム・バイナリ・シーケンスを発生する一つの便利で安価な方法は、物理的雑音源によって発生されたランダム信号の平面交差に基づいている。図３はランダム・バイナリ・シーケンスの一例を示す。このジェネレータは物理的雑音源(ＰＮＳ)１２、比較器またはハード・リミッタとなるゼロ交差検出器(ＺＣＤ)１４およびライン８上の適切なクロック・パルス列(ＣＬＫ)によってトリガされるＤ型フリップ・フロップ(ＤＦＦ)１６からなる。
【００４６】
図４は雑音信号ｓ(ｔ)、この信号のゼロ交差によって規定されたランダム・バイナリ波形ｂ(ｔ)およびＤＦＦ１６を使用してクロック・パルス(ＣＬＫ)によって決定された瞬間におけるバイナリ波形ｂ(ｔ)をサンプルすることで得られたランダム・ビットのシーケンスの一般的な実例を示す。
【００４７】
図５は本発明によるハイブリッド・カオス・ジェネレータ５０の特定例を示す。これは１次バイナリ・シーケンスを発生するのと同様の技術を使用している。このジェネレータ５０もゼロ交差検出器(ＺＣＤ)１４が続いて接続された広帯域物理的雑音源(ＰＮＳ)１２と、適切なクロック・ジェネレータ１５とからなる。ＺＣＤ１４からのバイナリ波形は帰還を伴うシフト・レジスタを形成する複数の連続する素子(ＳＥＬ)５２の最初の素子によってサンプルされる。使用される連続する素子の数Ｍは、出力されるＮビット数を表すのに使用されるビットの数Ｎに等しいか、またはこれより大きいのが好ましい。すなわち、Ｍ＝Ｎ＋Ｘであるのが好ましい。
【００４８】
連続素子(ＳＥＬ)５２の機能ブロック図を図６に示す。各ＳＥＬは適切な補助回路を備えたフリップ・フロップであり、また、バイナリ・データ入力ＢＤＩ、バイナリ・データ出力ＢＤＯ、バイナリ制御入力ＢＣＩおよびクロック入力ＣＬＩを有している。
【００４９】
以下にハイブリッド・カオス・ジェネレータ５０の動作を概略的に説明する。
【００５０】
出力数の最上位ビット(ＭＳＢ)が値０であると仮定すると、レジスタに記憶されたビット・パターンは右にシフトされ、従って、式(１)の上列によって規定されたテント・マップの第１ブランチを実現するのに必要とされる「２を掛ける」演算が実行される。最も左のＳＥＬにシフトされるランダム・ビット０または１がＺＣＤ１４から得られた１次バイナリ・シーケンスをサンプルすることによって供給され、この「加えられた」ランダム・ビットが、ビットの有限数に対してのみ作用する帰還機構から結果として生じるエラーを象徴すなわち表す。
【００５１】
出力数の最上位ビット(ＭＳＢ)が値１であると仮定すると、レジスタに記憶されたビットは反転(逆転)され、またこのように修正されたビット・パターンは右にシフトされ、従って、式(１)の下列によって規定されたテント・マップの第２ブランチを実現するのに必要とされる「補数および２を掛ける」演算が実行される。最も左のＳＥＬにシフトされたランダム「エラー」ビット０または１がここでＺＣＤ１４の出力をサンプルすることによって供給された反転ビットに等しくなる。
【００５２】
ＺＣＤ１４によって供給された１次バイナリ・シーケンス内に発生するビットの分布とは関係なく、テント・マップの二つのブランチを実行したときに導出されたエラーは、ロング・ラン中にキャンセルされる。これは各出力バイナリ数がテント・マップのいずれのブランチからの等しい確率によるからである。テント・マップの二つのブランチのこの「等しい確率」特性が本発明で利用されるカオス機構からもたらされ、「引き伸ばし」(すなわち、ビット・シフト、２を掛けたものと等価である)と「折りたたみ」(すなわち、ビット反転)を含んでいる。
【００５３】
図７はＳＥＬ５２の具体的な特定例である。ＳＥＬ５２はＤ型フリップ・フロップ(ＤＦＦ)５４とこのフリップ・フロップの入力を駆動する排他的論理和ゲート(ＸＯＲ)５６からなる。ＢＣＩ(バイナリ制御入力)における制御ビットが０のとき、ＢＤＩ(バイナリ・データ入力)におけるＸＯＲ５６の入力ビットがＣＬＩ(クロック入力)でクロック・パルスによって決定された瞬間においてフリップ・フロップ５４に伝送される。ＢＣＩにおける制御ビットが１のとき、ＢＤＩにおけるＸＯＲ５６の入力ビットが反転され、次にＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５４に伝送される。
【００５４】
図８は本発明によるＳＥＬ５２の他の具体例である。ＳＥＬ５２は相補的出力(ＢＤＯおよびＢＤＯバー)を備えたＤ型フリップ・フロップ(ＤＦＦ)５８とデマルチプレクサまたはデータ・セレクタ(ＤＭＸ)６０とからなる。ＢＣＩにおける制御ビットが０のとき、ＤＸＭ６０の非反転入力ＢＤＩからのビットがＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５８に伝送される。ＢＣＩにおける制御ビットが１であるとき、ＤＭＸ６０の反転入力ＢＤＩバーからのビットがＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５８に伝送される。
【００５５】
ＳＥＬ５２の多数の他の具体例が当該技術に習熟した人によって開発することができる。
【００５６】
１１個のＳＥＬ５２からなる図５のハイブリッド・カオス・ジェネレータがシミュレーション(模擬実験)された。最上位ビット(ＭＳＢ)を含む１０個の連続する出力が区間(0, 1, ..., 1022, 1023)からの1024種のバイナリ数を表すのに使用された。ＺＣＤ１４の出力によって供給されたビットが等可能性でないと仮定されると、その小数部(fraction)は０．７５に等しくなる。ハイブリッド・カオス・ジェネレータによって生成された一連の10,240,000個の数が記録され、分析された。区間(0,1,..., 1022, 1023)からの各値の予想数は10,000に等しくなった。観測値の経験的ヒストグラムは図９に破線で示された９５％の信頼区域に沿って表わされる。図示したように、発生された数の分布は均一であり、統計誤差は計算された信頼区域内にある。
【００５７】
ハイブッリッド・カオス・ジェネレータは非相関かつ均一分布の数を生成できるが、これらの数は厳密に言えばランダムではない。これは数発生の手順が確定的非直線式(２)に基づいているので、次の値が正確にあるいは比較的小さいエラーで現在値から推測できるという事実からきている。このような高い予測性はほとんどの実際の適用において満足できるものではない。
【００５８】
大きい非予測性を伴う数は、各数がＺＣＤ１４からの１次バイナリ・シーケンスの異なるセグメントによって生成されるときに、得ることができる。しかし、このような「デシメーション(decimation)」はハイブリッド・カオス・ジェネレータの動作速度を制限することになるので、このような技術は好ましくない。
【００５９】
本発明の好ましい実施の形態によれば、ハイブリッド・カオス・ジェネレータによって生成される非相関かつ均一分布の数は、真にランダムでまた必ずしも均一に分布する必要はない、補助的バイナリ・シーケンス(ＡＢＳ)によって供給されたビットとビット毎にそれらをＸＯＲ(排他的論理和)することによって、完全に非予測性(予測ができないもの)になる。
【００６０】
図１０は図５のハイブリッド・カオス・ジェネレータ５０とランダム化サブシステム１０２を含む乱数ジェネレータ１００を示す。ランダム化サブシステム１０２は補助的な物理的雑音源(ＰＮＳ２)１０４、補助的バイナリ・シーケンス(ＡＢＳ)を供給する補助的ゼロ交差検出器(ＺＣＤ２)１０６、直列入力−並列出力シフト・レジスタ(ＳＩＰＯ)１０８および複数の排他的ＯＲゲート１１０からなる。ハイブリッド・カオス・ジェネレータ５０によって生成された非相関、均一分布数の各ビットが、ＳＩＰＯ１０８中に記憶されたＺＣＤ(２)１０６からの補助バイナリ・シーケンスによって供給されるたランダム・ビットのそれぞれ一つとの排他的論理和(ＸＯＲ)がとられる。排他的ＯＲゲート１１０の出力において得られたビットが最大非予測性を有する均一分布された乱数を形成する。
【００６１】
１１個のＳＥＬ５２を設けた乱数ジェネレータ１００がシミュレーションされた。最上位(ＭＳＢ)を含む１０個の連続出力が区間(０，１，..., 1022, 1023)から1024種のバイナリ数を表すのに使用された。ＺＣＤ(１)１４の出力に供給されたビットが等可能性でなかった仮定すると、その少数部は０．７に等しくなった。またＺＣＤ(２)１０６の出力で補助バイナリ・シーケンスによって供給されたビットが等可能性でなかったと仮定すると、その小数部は０．６に等しくなった。ランダム化サブシステムと共同するハイブリッド・カオス・ジェネレータによって生成された一連の10,240,000個の数が記録され、分析された。区間(０，１，..., 1022, 1023)からの各値の予想数は、10,000に等しくなった。観測された値の経験的ヒストグラムを図１１に、破線で示した９５％の信頼区域と一緒に示す。図示したように、発生された数の分布は均一であり、統計誤差は計算された信頼区域内にある。
【００６２】
ランダム化サブシステムと共同してハイブリッド・カオス・ジェネレータによって生成されたランダム数の最大非予測性を論証するために、連続しかつオーバーラップする対をなす数{(ｖk+1, ｖk); ｋ＝0, 1, ..., 6000}が1023×1023の正方形を満たす点としてプロットされた。図１２に示す散乱プロットから分かるように、点は発生された数の予測性を容易にするどのような特有のパターンをも形成するものではない。
【００６３】
図１３は図１０の乱数ジェネレータ１００にも適用できる構成変更のブロック図である。この変更例は単一の物理的雑音源を使用して一次バイナリ・シーケンス(ＰＢＳ)と補助バイナリ・シーケンス(ＡＢＳ)両方を生成する。このシステムは物理的雑音源１３０、ゼロ交差検出器１３２、２相性(バイフェーズ)クロック・ジェネレータ(ＢＣＧ)１３４と２つの１ビット・バッファ１３６と１３８からなる。ＺＣＤ１３２によって供給されたランダム・ビットが、ＢＣＧ１３４によって供給されたクロック・パルスを交互に発生させることによって決定された瞬間にそれぞれバッファ１３６と１３８に伝送される。
【００６４】
説明した実施の形態の種々の変形も可能である。
【００６５】
例えば、上述の実施の形態において一次バイナリ源については真のランダムであることが好ましいが、再循環ないし帰還シフト・レジスタを使用する例えば、擬似ビット源が使用できる。しかし、非反復シーケンス、または少なくとも長反復周期を有するシーケンスを発生する連続源が好ましい。
【００６６】
別体のソース(源)を使用して均一分布シーケンスをランダム化する代わりに、シーケンス出力が非予測性を増大させるためにそれ自体処理されるようにすることもできる。例えば、各ビットは他のビットで排他的ＯＲ化でき、また、この方法で組み合わされたビットはできる限りランダム式に数から数に変化させることができる。
【００６７】
必要であれば、二つ(またはそれ以上)のジェネレータをそれぞれが均一分布シーケンスを提供するのに使用でき、また出力は(例えば、散在または排他的ＯＲ化によって)予測性を低下させるために組み合わせることができる。
【００６８】
上述の実施の形態において、ＳＥＬ５２によって形成されたシフト・レジスタにとってはＮビット出力のためのＮ個を越える数のステージを持つこと、および少なくとも最下位ステージにとってはＮビット出力の一部を形成しないのが好ましい。この理由は、有限のビット数におけるテント・マップ・アルゴリズムを実行することによってもたらされたエラーを少なくするためであり、また数の分布の均一性を高めるためでもある。しかしこの技術を使用することは必須のことではない。
【００６９】
上述の例において、シフト操作中、最上位ビットがＳＥＬ内のビットの選択的反転を制御するのに使用される。しかし、これとは逆に、複数のビット、例えば、最上位ビットと二番目に重みの大きいビットを使用して、反転が発生させるべきかどうかを集合的に決定することができる。しかし、このような状況において、シフト・レジスタに供給される連続シーケンスからの二つの新しいビットにより２ビット・シフトさせるシフト操作のために、シフトされた２ビットと置換させるシフト操作が望ましい。(これは上述した例の操作と等価であるが、ＳＥＬ５２の切り替わる出力のみをとる。)
【００７０】
最上位以外のビットは、選択反転操作を制御するのに使用することができる。
しかし、得られる操作は図１のテント・マップによって表されたものとは異なるが、「引き伸ばしと折りたたみ」によって得られたような区分的線形マップによってなおも表すことができる。ある場合において、これは可能な出力のサブセットに渡って均一に分布されたシーケンスを引き起こすことになり、このサブセットはＳＥＬ５２中の初期値によって決定される。それにもかかわらず、これは有用であり、実はこの種のシステムの有効メモリはある状況においては利点がある。別の方法において、補助機構をＳＥＬ５２中の値を変更してサブセット間をシフトするのに使用することもできる。
【００７１】
上述の例において、非反復均一分布のシーケンス(数列)が、シーケンスの各数について、Ｎ個の近接するＳＥＬ５２に記録されたビットを取ることによって得ることができる。しかし、Ｎビットは近接のＳＥＬから得る必要はない。図１０の構成中において、数の各ビットが補助ビット源からのランダム数の対応するビットでＸＯＲ化される必要はなく、ＸＯＲ化は非対応ビット間で行われ、この方法で組み合わされた実際の対をなすビットを数から数に変更することができる。
【００７２】
必要であれば、均一分布のシーケンス(数列)は、ＳＥＬ５２によって、このステージのＮ個の連続する出力からの各Ｎビット数を形成することによるか、またはＮ個シフト・レジスタを使用し、各シフト・レジスタからの一つのビットを取ることによってＮ個のビット出力を形成することによるかしてＳＥＬ５２によって形成されたシフト・レジスタの単一出力から得ることができる。
【００７３】
本発明はビットをシフト・レジスタにシフトし、またこれからシフトすることに関して説明したが、例えばシフト・レジスタの平行構成を使用することによってより高いオーダーのディジットを代わりに使用することもできる。各ステージにおけるディジットはいずれの便利なフォーマットに記憶することができ、例えばデシマル・ディジットをＢＣＤフォームで記憶することもできる。
【００７４】
レジスタに現在記憶された値で形成された補数はベースの補数かベース補数−１の補数のいずれかとなるようにこのシステムは構成することができる。
【００７５】
本発明により発生されたランダム・バイナリ波形は、イギリス特許願第9828693.3 号によるシフト決定システムに使用される信号をプローブ(測定)信号またはインテロゲート(問い合わせ)信号を構成するために特に適している。このイギリス特許の内容はここではこれを参照するものとする。
【００７６】
以上のようにこの発明によれば、ディジットの連続するシーケンスからの一連のディジットを使用してシフト・レジスタのシフトアウトされたディジットと置換する工程と、シフト・レジスタの少なくとも一つのステージの内容を使用して、シフト・レジスタの内容がその補数と置換されるかどうかを制御する工程と、を備え、シフト・レジスタが非反復性の数の列を得るのに使用可能な変化内容を有するようにしたので、実質的に均一な分布を有する非反復性の数の列を発生する方法を提供できる。
【図面の簡単な説明】
【図１】 無秩序(カオス)数の発生に利用できる特性を有するテント・マップを示す図である。
【図２】 本発明によるハイブリッド・カオス・ジェネレータの機能ブロック図である。
【図３】 ランダム・バイナリ・シーケンス・ジェネレータのブロック図である。
【図４】 典型的な雑音信号ｓ(ｔ)、この信号から導出されえたランダム・バイナリ波形ｂ(ｔ)およびクロック・パルス(ＣＬＫ)によって決定された瞬間における波形ｂ(ｔ)のサンプリングによって得られたランダム・ビット・シーケンスを示す図である。
【図５】 本発明によるハイブリッド・カオス・ジェネレータの特定例のブロック図である。
【図６】 本発明によるハイブリッド・カオス・ジェネレータのシーケンス素子の機能ブロック図である。
【図７】 ＳＥＬの一例を示す図である。
【図８】 ＳＥＬの他のを示す図である。
【図９】 図５のハイブリッド・カオス・ジェネレータの特定例によって生成された数値の実験に基づくヒストグラムである。
【図１０】 本発明による乱数ジェネレータを形成するランダム化システムと共同するハイブリッド・カオス・ジェネレータのブロック図である。
【図１１】 図１０の乱数ジェネレータの特定例によって生成された数値の実験に基づくヒストグラムである。
【図１２】 本発明による乱数ジェネレータの特定例によって生成された連続しかつオーバーラップする対をなす数の散乱プロットを示す図である。
【図１３】 図１０の乱数ジェネレータに適用できる変更例のブロック図である。
【符号の説明】
４ ランダム・ビット・ジェネレータ(ＲＢＣ)、６ 有限ＳＩＰＯシフト・レジスタ(ＦＳＲ)、８ クロック・パルス列(ＣＬＫ)、１０ 並列出力、１２ 物理的雑音源(ＰＮＳ)、１４ ゼロ交差検出器(ＺＣＤ)、１６，５４，５８ Ｄ型フリップ・フロップ(ＤＦＦ)、１５ クロック・ジェネレータ(ＣＬＫ)、５２ シーケンス素子(ＳＥＬ)、ＢＤＩ バイナリ・データ入力、ＢＤＯ バイナリ・データ出力、ＢＣＩ バイナリ制御入力、ＣＬＩ クロック入力、ＢＤＩ (バイナリ・データ入力)、ＢＤＯ (バイナリ・データ出力)、５６ 排他的論理和)ゲート(ＸＯＲ)、６０ データ・セレクタ(ＤＭＸ)、１００ 乱数ジェネレータ、１０２ ランダム化サブシステム、１０４ 補助的物理的雑音源(ＰＮＳ２)、１０６ 補助的ゼロ交差検出器(ＺＣＤ２)、１０８ 直列入力−並列出力シフト・レジスタ (ＳＩＰＯ)、１１０ 排他的ＯＲゲート。
【発明の属する技術分野】
本発明は、非反復性の数の列を発生、特に、特定区間に渡って均一に分布する排他的に相互に関連しない数の列や乱数を発生する方法に関する。
【０００２】
【従来の技術】
一連の整数｛０，１，…２N-1｝に渡って均一に分布する乱数は、確率的シミュレーションおよびスペクトル拡張通信やレーダーにも必要である。特に多数の既存技術に基づいて発生される疑似乱数と対照して真の乱数を提供することが望まれる。
【０００３】
レーダーにおける周波数ホッピング・パターン(コード)として乱数を使用すると傍受される確率が低くなりまた情報処理に関する妨害(intelligent jamming)に対して強化された対抗性を得ることが知られている。さらに、乱数が適切なＤ／Ａ変換にかけられたときに、得られた信号がレーダー通信のために利用でき、これによって最大の予測不可能性を伴うレーダー波形を提供することができる。
乱数波形はまた多数の同種のまたは異種のシステムが同じ地理的領域で動作し、またこれらのシステムが少なくとも部分的に同じ広範な周波数帯域を共有するような複数のユーザがいる環境における適用に有利である。
【０００４】
熱雑音または電子なだれノイズ、気中放電、粒子誘導シンチレーション、高調波の位相変動等のような種々の物理現象を利用して真の乱数を発生する方法として幾つかの種類の方法が知られている。
【０００５】
真の乱数を発生する最もよく知られている方法は、物理的雑音源によって生成されたランダム信号を二つの等可能性値を有するランダム・バイナリ(２値、すなわちディジタル)波形に変換することに基づいている。次に、バイナリ波形が適切にサンプルされ、等確率で発生する独立ランダム・ビットのシーケンスを生じる。次にこのシーケンスから、長さＮの異なるオーバーラップしないサブシーケンスを使用することによって、均一分布を有するＮビットの乱数が形成される。高速乱数発生器を得るために、ランダム・ビットのＮ個の独立シーケンスがパラレル・スキームに利用できる。
【０００６】
物理的雑音源と関連する電子回路の固有の不安定性のために、実際において等可能性ビット(equiprobable bit)を有するランダム・バイナリ・シーケンスを生成することは不可能である。従って、この種のシーケンスから形成された数は均一に分布しない。これは通信およびレーダー・システムの周波数帯域の非効率的使用をまねき、予測性および他の欠点を増大させる結果になる。
【０００７】
【発明が解決しようとする課題】
この問題を克服するために、種々の解決法が提案されている。すなわち、適切な安定化帰還ループと共同することによるか、または「２で割る(divide-by-two)」操作を実行することにより等可能性ビットを得る。「２で割る」操作を使用する技術は等可能性を生成することができるが、一般的にこれらのビットは相関性がある。
【０００８】
乱数発生器の他の具体例は、ＡＴ＆Ｔによって製造されたＴ７００１乱数発生器チップである。動作の原理は非安定発振器の位相ジッタに基づいている。この結果、出力ビット・ストリームは真のランダムであり、疑似ランダムではない。
しかし、出力データレート(速度)は高周波動作においては十分ではない。
【０００９】
従って、スペクトル拡散レーダーおよび他の適用分野に適した均一な分布を有する真の乱数を発生させる方法を提供することが望まれる。
【００１０】
多数のユーザがいる環境における適用を意図し、故意の情報処理に関する妨害に対して対抗性があり、検出されたり傍受される確率が低い、周波数ホッピング・パターンと他の適切な波形を生じさせる真の乱数を発生させる方法を提供することが望まれる。
【００１１】
均一に分布された数の非反復性シーケンスを発生するための方法を提供することも望まれる。このような数は、例えばシミュレーションまたは他の目的を意図した特定区間に渡って均一に分布された非相関性の乱数の生成に有用である。
【００１２】
この発明は上記のような問題を解消した実質的に均一な分布を有する非反復性の数の列を発生する方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的に鑑み、本発明は、一組の値に渡り実質的に均一な分布を有するランダムな数の列を発生する方法であって、一組の値に渡り実質的に均一な分布を有する第１の数の列を生成するステップであって、前記第１の数の列を生成するステップが、ディジットの連続するシーケンスを発生する工程と、シフト・レジスタの内容をシフトし前記連続するシーケンスからのディジットを使用してシフト・レジスタのシフトアウトされたディジットと置換し、シフト・レジスタの少なくとも一つのステージの内容を使用して、シフト・レジスタの内容がその補数と置換されるかどうかを制御する工程と、前記シフト・レジスタの変更した内容から前記第１の数の列を導出する工程と、を含み、さらに非確定的ソースから導出されるランダムな分布を有する第２の数の列を生成するステップと、前記第１の数の列と第２の数の列の数を組み合わせて実質的に均一な分布を有するランダムな数の列を生成するステップと、を備え、連続する一連のディジットと第２の数の列の両者を生成するための共通の非確定的ソースを使用することを特徴とする方法にある。
【００３３】
【発明の実施の形態】
本発明の好ましい実施の形態によれば、必ずしも等可能性ビットを有している必要はない真のランダム１次バイナリ・シーケンスが発生される。このシーケンスのビットは、等可能性ビットを有する複数の非相関性バイナリ・セットを得るようにして処理される。均一に分布する非相関性の無秩序のＮビットのバイナリ数が、Ｎビットからなるサブセットを適切に選択することによってこれらのセットから形成される。１次バイナリ・シーケンスのビットを処理するために使用された操作手順は、連続値を生成するために「引き伸ばしと折りたたみ(stretching and folding)」として知られた手続から得られる無秩序論理において広範囲に調査された、いわゆる「テント」マップと言われる無秩序な特性に基づくものである。
【００３４】
必ずしも等可能性ビットを有している必要はない真のランダム補助バイナリ・シーケンスが発生されることも好ましい。発生されたＮ−ビット非相関性無秩序数およびこの補助シーケンスから適切に選択されたＮビットの各々が、ビット毎に排他的論理和され、均一な分布を有しさらに最大の非予測性を有する結果としての真のランダムなＮ−ビット・バイナリ数が得られる。従って、発生された数の最大非予測性を達成するのに必要とされる全ての関数と演算は、無秩序な数で演算されるランダム化サブシステムによって実行される。
【００３５】
本発明の実施の形態において、１次バイナリ・シーケンスと補助バイナリ・シーケンスの両者は単一の物理的雑音源(ソース)から得られる。
【００３６】
上述したように、一連の等可能性ビットを得るための１次バイナリ・シーケンスのビットを処理するための操作手順は、テント・マップに基づいており、図１に示す最も簡単な形態は、
【００３７】
【数１】
によって与えられる。
【００３９】
【数２】
に基づいて発生される数列は、初期値ｖ0が適切に選択されていれば、無限であり、ユニット(０，１)−区間に渡って均一的な分布を伴う非反復性を有することは周知である。さらに、このシーケンスの自己相関関数は全ての０でないシフトに対して０になろう。例えば、初期値ｖ0が無理数(すなわち超越的)数である場合、無限であり非反復性を有するシーケンス｛ｖk;ｋ＝０,１,・・・｝が得られる。
【００４１】
テント・マップＴ(v)によって発生されたシーケンスの無秩序特性は、アナログ式電子回路によって経験的に観察できるが、この種の無限かつ非反復のシーケンスをデジタル的に発生させる多くの試みが失敗するであろう。これは無理数が有限バイナリ数によって表わすことができないからである。結果的に、式(２)のデジタル的導入によって発生された数列は周期的であるか、または瞬時にゼロに反復してしまう。
【００４２】
しかし、本発明の好ましい観点によれば、適切な初期値ｖ0を表すのに必要とする無限のビット・シーケンス(１次バイナリ・シーケンス)は、必ずしも等可能性である必要はないが、ランダムにビットを生成する発生器によってビット毎に供給される。これらのビットはカオス(無秩序)シーケンスの発生を支配する式(２)を実行するような方法に構成された適切な帰還を伴う有限長シフト・レジスタによって順番に利用される。この技術は無限かつ非反復性のカオス・シーケンスを生成するために使用される他の機構にも適用できる。
【００４３】
本発明を実施する構成について添付図面を参照して例に従って次に説明する。
【００４４】
図２は本発明による一般的ハイブリッド・カオス・ジェネレータ２の機能ブロック図で、適切な帰還を伴う有限直列入力−並列出力シフト・レジスタ(ＦＳＲ)６とこれに１次バイナリ・シーケンス(列)を供給するランダム・ビット・ジェネレータ(ＲＢＧ)４かからなり、ＲＢＧ４とＦＳＲ６は両者ともライン８上に供給された適切なクロック・パルス列(ＣＬＫ)によって駆動される。帰還がビットの有限数に作用するので、ハイブリッド・カオス・ジェネレータは、ある点においてそのアナログの原形のものに近似している。しかし、帰還回路によってビットに対して実行される演算はビット反転を含んでいるので、ハイブリッド・カオス・ジェネレータは、その並列出力１０において実質的に均一に分布した数を生成することができる。
【００４５】
ランダム・バイナリ・シーケンスを発生する一つの便利で安価な方法は、物理的雑音源によって発生されたランダム信号の平面交差に基づいている。図３はランダム・バイナリ・シーケンスの一例を示す。このジェネレータは物理的雑音源(ＰＮＳ)１２、比較器またはハード・リミッタとなるゼロ交差検出器(ＺＣＤ)１４およびライン８上の適切なクロック・パルス列(ＣＬＫ)によってトリガされるＤ型フリップ・フロップ(ＤＦＦ)１６からなる。
【００４６】
図４は雑音信号ｓ(ｔ)、この信号のゼロ交差によって規定されたランダム・バイナリ波形ｂ(ｔ)およびＤＦＦ１６を使用してクロック・パルス(ＣＬＫ)によって決定された瞬間におけるバイナリ波形ｂ(ｔ)をサンプルすることで得られたランダム・ビットのシーケンスの一般的な実例を示す。
【００４７】
図５は本発明によるハイブリッド・カオス・ジェネレータ５０の特定例を示す。これは１次バイナリ・シーケンスを発生するのと同様の技術を使用している。このジェネレータ５０もゼロ交差検出器(ＺＣＤ)１４が続いて接続された広帯域物理的雑音源(ＰＮＳ)１２と、適切なクロック・ジェネレータ１５とからなる。ＺＣＤ１４からのバイナリ波形は帰還を伴うシフト・レジスタを形成する複数の連続する素子(ＳＥＬ)５２の最初の素子によってサンプルされる。使用される連続する素子の数Ｍは、出力されるＮビット数を表すのに使用されるビットの数Ｎに等しいか、またはこれより大きいのが好ましい。すなわち、Ｍ＝Ｎ＋Ｘであるのが好ましい。
【００４８】
連続素子(ＳＥＬ)５２の機能ブロック図を図６に示す。各ＳＥＬは適切な補助回路を備えたフリップ・フロップであり、また、バイナリ・データ入力ＢＤＩ、バイナリ・データ出力ＢＤＯ、バイナリ制御入力ＢＣＩおよびクロック入力ＣＬＩを有している。
【００４９】
以下にハイブリッド・カオス・ジェネレータ５０の動作を概略的に説明する。
【００５０】
出力数の最上位ビット(ＭＳＢ)が値０であると仮定すると、レジスタに記憶されたビット・パターンは右にシフトされ、従って、式(１)の上列によって規定されたテント・マップの第１ブランチを実現するのに必要とされる「２を掛ける」演算が実行される。最も左のＳＥＬにシフトされるランダム・ビット０または１がＺＣＤ１４から得られた１次バイナリ・シーケンスをサンプルすることによって供給され、この「加えられた」ランダム・ビットが、ビットの有限数に対してのみ作用する帰還機構から結果として生じるエラーを象徴すなわち表す。
【００５１】
出力数の最上位ビット(ＭＳＢ)が値１であると仮定すると、レジスタに記憶されたビットは反転(逆転)され、またこのように修正されたビット・パターンは右にシフトされ、従って、式(１)の下列によって規定されたテント・マップの第２ブランチを実現するのに必要とされる「補数および２を掛ける」演算が実行される。最も左のＳＥＬにシフトされたランダム「エラー」ビット０または１がここでＺＣＤ１４の出力をサンプルすることによって供給された反転ビットに等しくなる。
【００５２】
ＺＣＤ１４によって供給された１次バイナリ・シーケンス内に発生するビットの分布とは関係なく、テント・マップの二つのブランチを実行したときに導出されたエラーは、ロング・ラン中にキャンセルされる。これは各出力バイナリ数がテント・マップのいずれのブランチからの等しい確率によるからである。テント・マップの二つのブランチのこの「等しい確率」特性が本発明で利用されるカオス機構からもたらされ、「引き伸ばし」(すなわち、ビット・シフト、２を掛けたものと等価である)と「折りたたみ」(すなわち、ビット反転)を含んでいる。
【００５３】
図７はＳＥＬ５２の具体的な特定例である。ＳＥＬ５２はＤ型フリップ・フロップ(ＤＦＦ)５４とこのフリップ・フロップの入力を駆動する排他的論理和ゲート(ＸＯＲ)５６からなる。ＢＣＩ(バイナリ制御入力)における制御ビットが０のとき、ＢＤＩ(バイナリ・データ入力)におけるＸＯＲ５６の入力ビットがＣＬＩ(クロック入力)でクロック・パルスによって決定された瞬間においてフリップ・フロップ５４に伝送される。ＢＣＩにおける制御ビットが１のとき、ＢＤＩにおけるＸＯＲ５６の入力ビットが反転され、次にＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５４に伝送される。
【００５４】
図８は本発明によるＳＥＬ５２の他の具体例である。ＳＥＬ５２は相補的出力(ＢＤＯおよびＢＤＯバー)を備えたＤ型フリップ・フロップ(ＤＦＦ)５８とデマルチプレクサまたはデータ・セレクタ(ＤＭＸ)６０とからなる。ＢＣＩにおける制御ビットが０のとき、ＤＸＭ６０の非反転入力ＢＤＩからのビットがＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５８に伝送される。ＢＣＩにおける制御ビットが１であるとき、ＤＭＸ６０の反転入力ＢＤＩバーからのビットがＣＬＩにおけるクロック・パルスによって決定された瞬間においてフリップ・フロップ５８に伝送される。
【００５５】
ＳＥＬ５２の多数の他の具体例が当該技術に習熟した人によって開発することができる。
【００５６】
１１個のＳＥＬ５２からなる図５のハイブリッド・カオス・ジェネレータがシミュレーション(模擬実験)された。最上位ビット(ＭＳＢ)を含む１０個の連続する出力が区間(0, 1, ..., 1022, 1023)からの1024種のバイナリ数を表すのに使用された。ＺＣＤ１４の出力によって供給されたビットが等可能性でないと仮定されると、その小数部(fraction)は０．７５に等しくなる。ハイブリッド・カオス・ジェネレータによって生成された一連の10,240,000個の数が記録され、分析された。区間(0,1,..., 1022, 1023)からの各値の予想数は10,000に等しくなった。観測値の経験的ヒストグラムは図９に破線で示された９５％の信頼区域に沿って表わされる。図示したように、発生された数の分布は均一であり、統計誤差は計算された信頼区域内にある。
【００５７】
ハイブッリッド・カオス・ジェネレータは非相関かつ均一分布の数を生成できるが、これらの数は厳密に言えばランダムではない。これは数発生の手順が確定的非直線式(２)に基づいているので、次の値が正確にあるいは比較的小さいエラーで現在値から推測できるという事実からきている。このような高い予測性はほとんどの実際の適用において満足できるものではない。
【００５８】
大きい非予測性を伴う数は、各数がＺＣＤ１４からの１次バイナリ・シーケンスの異なるセグメントによって生成されるときに、得ることができる。しかし、このような「デシメーション(decimation)」はハイブリッド・カオス・ジェネレータの動作速度を制限することになるので、このような技術は好ましくない。
【００５９】
本発明の好ましい実施の形態によれば、ハイブリッド・カオス・ジェネレータによって生成される非相関かつ均一分布の数は、真にランダムでまた必ずしも均一に分布する必要はない、補助的バイナリ・シーケンス(ＡＢＳ)によって供給されたビットとビット毎にそれらをＸＯＲ(排他的論理和)することによって、完全に非予測性(予測ができないもの)になる。
【００６０】
図１０は図５のハイブリッド・カオス・ジェネレータ５０とランダム化サブシステム１０２を含む乱数ジェネレータ１００を示す。ランダム化サブシステム１０２は補助的な物理的雑音源(ＰＮＳ２)１０４、補助的バイナリ・シーケンス(ＡＢＳ)を供給する補助的ゼロ交差検出器(ＺＣＤ２)１０６、直列入力−並列出力シフト・レジスタ(ＳＩＰＯ)１０８および複数の排他的ＯＲゲート１１０からなる。ハイブリッド・カオス・ジェネレータ５０によって生成された非相関、均一分布数の各ビットが、ＳＩＰＯ１０８中に記憶されたＺＣＤ(２)１０６からの補助バイナリ・シーケンスによって供給されるたランダム・ビットのそれぞれ一つとの排他的論理和(ＸＯＲ)がとられる。排他的ＯＲゲート１１０の出力において得られたビットが最大非予測性を有する均一分布された乱数を形成する。
【００６１】
１１個のＳＥＬ５２を設けた乱数ジェネレータ１００がシミュレーションされた。最上位(ＭＳＢ)を含む１０個の連続出力が区間(０，１，..., 1022, 1023)から1024種のバイナリ数を表すのに使用された。ＺＣＤ(１)１４の出力に供給されたビットが等可能性でなかった仮定すると、その少数部は０．７に等しくなった。またＺＣＤ(２)１０６の出力で補助バイナリ・シーケンスによって供給されたビットが等可能性でなかったと仮定すると、その小数部は０．６に等しくなった。ランダム化サブシステムと共同するハイブリッド・カオス・ジェネレータによって生成された一連の10,240,000個の数が記録され、分析された。区間(０，１，..., 1022, 1023)からの各値の予想数は、10,000に等しくなった。観測された値の経験的ヒストグラムを図１１に、破線で示した９５％の信頼区域と一緒に示す。図示したように、発生された数の分布は均一であり、統計誤差は計算された信頼区域内にある。
【００６２】
ランダム化サブシステムと共同してハイブリッド・カオス・ジェネレータによって生成されたランダム数の最大非予測性を論証するために、連続しかつオーバーラップする対をなす数{(ｖk+1, ｖk); ｋ＝0, 1, ..., 6000}が1023×1023の正方形を満たす点としてプロットされた。図１２に示す散乱プロットから分かるように、点は発生された数の予測性を容易にするどのような特有のパターンをも形成するものではない。
【００６３】
図１３は図１０の乱数ジェネレータ１００にも適用できる構成変更のブロック図である。この変更例は単一の物理的雑音源を使用して一次バイナリ・シーケンス(ＰＢＳ)と補助バイナリ・シーケンス(ＡＢＳ)両方を生成する。このシステムは物理的雑音源１３０、ゼロ交差検出器１３２、２相性(バイフェーズ)クロック・ジェネレータ(ＢＣＧ)１３４と２つの１ビット・バッファ１３６と１３８からなる。ＺＣＤ１３２によって供給されたランダム・ビットが、ＢＣＧ１３４によって供給されたクロック・パルスを交互に発生させることによって決定された瞬間にそれぞれバッファ１３６と１３８に伝送される。
【００６４】
説明した実施の形態の種々の変形も可能である。
【００６５】
例えば、上述の実施の形態において一次バイナリ源については真のランダムであることが好ましいが、再循環ないし帰還シフト・レジスタを使用する例えば、擬似ビット源が使用できる。しかし、非反復シーケンス、または少なくとも長反復周期を有するシーケンスを発生する連続源が好ましい。
【００６６】
別体のソース(源)を使用して均一分布シーケンスをランダム化する代わりに、シーケンス出力が非予測性を増大させるためにそれ自体処理されるようにすることもできる。例えば、各ビットは他のビットで排他的ＯＲ化でき、また、この方法で組み合わされたビットはできる限りランダム式に数から数に変化させることができる。
【００６７】
必要であれば、二つ(またはそれ以上)のジェネレータをそれぞれが均一分布シーケンスを提供するのに使用でき、また出力は(例えば、散在または排他的ＯＲ化によって)予測性を低下させるために組み合わせることができる。
【００６８】
上述の実施の形態において、ＳＥＬ５２によって形成されたシフト・レジスタにとってはＮビット出力のためのＮ個を越える数のステージを持つこと、および少なくとも最下位ステージにとってはＮビット出力の一部を形成しないのが好ましい。この理由は、有限のビット数におけるテント・マップ・アルゴリズムを実行することによってもたらされたエラーを少なくするためであり、また数の分布の均一性を高めるためでもある。しかしこの技術を使用することは必須のことではない。
【００６９】
上述の例において、シフト操作中、最上位ビットがＳＥＬ内のビットの選択的反転を制御するのに使用される。しかし、これとは逆に、複数のビット、例えば、最上位ビットと二番目に重みの大きいビットを使用して、反転が発生させるべきかどうかを集合的に決定することができる。しかし、このような状況において、シフト・レジスタに供給される連続シーケンスからの二つの新しいビットにより２ビット・シフトさせるシフト操作のために、シフトされた２ビットと置換させるシフト操作が望ましい。(これは上述した例の操作と等価であるが、ＳＥＬ５２の切り替わる出力のみをとる。)
【００７０】
最上位以外のビットは、選択反転操作を制御するのに使用することができる。
しかし、得られる操作は図１のテント・マップによって表されたものとは異なるが、「引き伸ばしと折りたたみ」によって得られたような区分的線形マップによってなおも表すことができる。ある場合において、これは可能な出力のサブセットに渡って均一に分布されたシーケンスを引き起こすことになり、このサブセットはＳＥＬ５２中の初期値によって決定される。それにもかかわらず、これは有用であり、実はこの種のシステムの有効メモリはある状況においては利点がある。別の方法において、補助機構をＳＥＬ５２中の値を変更してサブセット間をシフトするのに使用することもできる。
【００７１】
上述の例において、非反復均一分布のシーケンス(数列)が、シーケンスの各数について、Ｎ個の近接するＳＥＬ５２に記録されたビットを取ることによって得ることができる。しかし、Ｎビットは近接のＳＥＬから得る必要はない。図１０の構成中において、数の各ビットが補助ビット源からのランダム数の対応するビットでＸＯＲ化される必要はなく、ＸＯＲ化は非対応ビット間で行われ、この方法で組み合わされた実際の対をなすビットを数から数に変更することができる。
【００７２】
必要であれば、均一分布のシーケンス(数列)は、ＳＥＬ５２によって、このステージのＮ個の連続する出力からの各Ｎビット数を形成することによるか、またはＮ個シフト・レジスタを使用し、各シフト・レジスタからの一つのビットを取ることによってＮ個のビット出力を形成することによるかしてＳＥＬ５２によって形成されたシフト・レジスタの単一出力から得ることができる。
【００７３】
本発明はビットをシフト・レジスタにシフトし、またこれからシフトすることに関して説明したが、例えばシフト・レジスタの平行構成を使用することによってより高いオーダーのディジットを代わりに使用することもできる。各ステージにおけるディジットはいずれの便利なフォーマットに記憶することができ、例えばデシマル・ディジットをＢＣＤフォームで記憶することもできる。
【００７４】
レジスタに現在記憶された値で形成された補数はベースの補数かベース補数−１の補数のいずれかとなるようにこのシステムは構成することができる。
【００７５】
本発明により発生されたランダム・バイナリ波形は、イギリス特許願第9828693.3 号によるシフト決定システムに使用される信号をプローブ(測定)信号またはインテロゲート(問い合わせ)信号を構成するために特に適している。このイギリス特許の内容はここではこれを参照するものとする。
【００７６】
以上のようにこの発明によれば、ディジットの連続するシーケンスからの一連のディジットを使用してシフト・レジスタのシフトアウトされたディジットと置換する工程と、シフト・レジスタの少なくとも一つのステージの内容を使用して、シフト・レジスタの内容がその補数と置換されるかどうかを制御する工程と、を備え、シフト・レジスタが非反復性の数の列を得るのに使用可能な変化内容を有するようにしたので、実質的に均一な分布を有する非反復性の数の列を発生する方法を提供できる。
【図面の簡単な説明】
【図１】 無秩序(カオス)数の発生に利用できる特性を有するテント・マップを示す図である。
【図２】 本発明によるハイブリッド・カオス・ジェネレータの機能ブロック図である。
【図３】 ランダム・バイナリ・シーケンス・ジェネレータのブロック図である。
【図４】 典型的な雑音信号ｓ(ｔ)、この信号から導出されえたランダム・バイナリ波形ｂ(ｔ)およびクロック・パルス(ＣＬＫ)によって決定された瞬間における波形ｂ(ｔ)のサンプリングによって得られたランダム・ビット・シーケンスを示す図である。
【図５】 本発明によるハイブリッド・カオス・ジェネレータの特定例のブロック図である。
【図６】 本発明によるハイブリッド・カオス・ジェネレータのシーケンス素子の機能ブロック図である。
【図７】 ＳＥＬの一例を示す図である。
【図８】 ＳＥＬの他のを示す図である。
【図９】 図５のハイブリッド・カオス・ジェネレータの特定例によって生成された数値の実験に基づくヒストグラムである。
【図１０】 本発明による乱数ジェネレータを形成するランダム化システムと共同するハイブリッド・カオス・ジェネレータのブロック図である。
【図１１】 図１０の乱数ジェネレータの特定例によって生成された数値の実験に基づくヒストグラムである。
【図１２】 本発明による乱数ジェネレータの特定例によって生成された連続しかつオーバーラップする対をなす数の散乱プロットを示す図である。
【図１３】 図１０の乱数ジェネレータに適用できる変更例のブロック図である。
【符号の説明】
４ ランダム・ビット・ジェネレータ(ＲＢＣ)、６ 有限ＳＩＰＯシフト・レジスタ(ＦＳＲ)、８ クロック・パルス列(ＣＬＫ)、１０ 並列出力、１２ 物理的雑音源(ＰＮＳ)、１４ ゼロ交差検出器(ＺＣＤ)、１６，５４，５８ Ｄ型フリップ・フロップ(ＤＦＦ)、１５ クロック・ジェネレータ(ＣＬＫ)、５２ シーケンス素子(ＳＥＬ)、ＢＤＩ バイナリ・データ入力、ＢＤＯ バイナリ・データ出力、ＢＣＩ バイナリ制御入力、ＣＬＩ クロック入力、ＢＤＩ (バイナリ・データ入力)、ＢＤＯ (バイナリ・データ出力)、５６ 排他的論理和)ゲート(ＸＯＲ)、６０ データ・セレクタ(ＤＭＸ)、１００ 乱数ジェネレータ、１０２ ランダム化サブシステム、１０４ 補助的物理的雑音源(ＰＮＳ２)、１０６ 補助的ゼロ交差検出器(ＺＣＤ２)、１０８ 直列入力−並列出力シフト・レジスタ (ＳＩＰＯ)、１１０ 排他的ＯＲゲート。
Claims (9)
- 一組の値に渡り実質的に均一な分布を有するランダムな数の列を発生する方法であって、
一組の値に渡り実質的に均一な分布を有する第１の数の列を生成するステップであって、前記第１の数の列を生成するステップが、
ディジットの連続するシーケンスを発生する工程と、
シフト・レジスタの内容をシフトし前記連続するシーケンスからのディジットを使用してシフト・レジスタのシフトアウトされたディジットと置換し、シフト・レジスタの少なくとも一つのステージの内容を使用して、シフト・レジスタの内容がその補数と置換されるかどうかを制御する工程と、
前記シフト・レジスタの変更した内容から前記第１の数の列を導出する工程と、を含み、さらに
非確定的ソースから導出されるランダムな分布を有する第２の数の列を生成するステップと、
前記第１の数の列と第２の数の列の数を組み合わせて実質的に均一な分布を有するランダムな数の列を生成するステップと、
を備え、
連続する一連のディジットと第２の数の列の両者を生成するための共通の非確定的ソースを使用する
ことを特徴とする方法。 - 第１の数の列の各数が、シフト・レジスタのＮ個のステージ(但しＮは１より大きい整数)から導出されることを特徴とする請求項１に記載の方法。
- シフト・レジスタがＮ＋Ｘ個のステージ(但しＸは１またはそれより大きい整数)を有することを特徴とする請求項２に記載の方法。
- 各数が導出されるシフト・レジスタのＮ個のステージが、シフト・レジスタの少なくとも最下位ステージを除外することを特徴とする請求項３に記載の方法。
- シフト・レジスタの最上位ステージの内容が、シフト・レジスタの内容がその補数によって置換されるかどうかを制御するのに使用されることを特徴とする請求項１ないし４のいずれかに記載の方法。
- シフト・レジスタの内容をシフトすることと、その補数によって選択的に置換することの操作により、内容の引き伸ばしと折りたたみを交互に実行することを特徴とする請求項１ないし５のいずれかに記載の方法。
- シフト・レジスタの内容をシフトすることと、その補数によって選択的に置換することの操作により、シフト・レジスタの内容がテント・マップに基づいて変更されることを特徴とする請求項１ないし６のいずれかに記載の方法。
- 第２の数の列が導出される非確定的ソースが熱雑音源であることを特徴とする請求項１ないし７のいずれかに記載の方法。
- 第１の数の列からの数を第２の数の列からの数と組み合わせることが、前記第１の数の列からの数の各ビットと前記第２の数の列からの数のそれぞれのビットとで排他的論理和をとることによって実行されることを特徴とする請求項１ないし８のいずれかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9930054.3 | 1999-12-20 | ||
| GB9930054A GB2357610B (en) | 1999-12-20 | 1999-12-20 | Method and apparatus for generating numbers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001229010A JP2001229010A (ja) | 2001-08-24 |
| JP4663872B2 true JP4663872B2 (ja) | 2011-04-06 |
Family
ID=10866647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383434A Expired - Fee Related JP4663872B2 (ja) | 1999-12-20 | 2000-12-18 | 均一な分布を有する非反復性の数の列を発生する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6751639B2 (ja) |
| JP (1) | JP4663872B2 (ja) |
| DE (1) | DE10063240A1 (ja) |
| GB (1) | GB2357610B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7587439B1 (en) * | 2001-08-31 | 2009-09-08 | Intergrated Device Technology, Inc. | Method and apparatus for generating a random bit stream in true random number generator fashion |
| EP1320026A1 (en) * | 2001-12-13 | 2003-06-18 | STMicroelectronics S.r.l. | Method for generating a random number sequence and a relative random bit generator |
| WO2004031941A1 (ja) * | 2002-09-30 | 2004-04-15 | Fdk Corporation | 物理乱数の一様化手法と物理乱数発生装置 |
| KR100576714B1 (ko) * | 2003-12-23 | 2006-05-03 | 한국전자통신연구원 | 디지털 로직을 이용한 난수 발생 장치 및 방법 |
| US7281114B2 (en) * | 2003-12-26 | 2007-10-09 | Tdk Corporation | Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory |
| USRE44097E1 (en) * | 2005-07-22 | 2013-03-19 | Psigenics Corporation | Device and method for responding to influences of mind |
| EP1777545A1 (en) | 2005-10-24 | 2007-04-25 | Mitsubishi Electric Information Technology Centre Europe B.V. | Object detection |
| EP2006709B1 (en) * | 2007-06-11 | 2010-04-14 | Mitsubishi Electric Information Technology Centre Europe B.V. | Object detection |
| US20100281088A1 (en) * | 2009-04-29 | 2010-11-04 | Psigenics Corporation | Integrated true random number generator |
| US20130114805A1 (en) * | 2010-04-29 | 2013-05-09 | Dongguk University Industry-Academic Cooperate Foundation | Encryption system using discrete chaos function |
| CN105183428A (zh) * | 2015-08-12 | 2015-12-23 | 中国电子科技集团公司第四十一研究所 | 一种伪随机信号产生方法 |
| RU2619527C1 (ru) * | 2016-05-18 | 2017-05-16 | Кирилл Николаевич Шихаев | Способ потокового генерирования последовательности фигурных чисел, используемой при обучении решению уравнения Ферма |
| TWI662471B (zh) * | 2018-05-31 | 2019-06-11 | 華邦電子股份有限公司 | 真實隨機數產生裝置及其產生方法 |
| CN110609672B (zh) * | 2018-06-15 | 2023-11-07 | 华邦电子股份有限公司 | 真实随机数产生装置及其产生方法 |
| US20220308836A1 (en) * | 2021-03-23 | 2022-09-29 | Usa As Represented By The Secretary Of The Army | Actively stabilized random number generator |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56156134U (ja) * | 1980-04-21 | 1981-11-21 | ||
| JPH02145010A (ja) * | 1988-11-25 | 1990-06-04 | Ricoh Co Ltd | 乱数雑音発生方式 |
| JPH07154215A (ja) * | 1993-11-30 | 1995-06-16 | Ando Electric Co Ltd | ランダム信号発生回路 |
| JPH0883166A (ja) * | 1994-09-12 | 1996-03-26 | Retsu Yamakawa | カオス信号発生器 |
| JPH1185474A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 乱数発生装置およびそれを用いたノイズ発生装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2113879B (en) * | 1982-01-25 | 1985-09-11 | Racal Res Ltd | Improvements in and relating to number generation |
| US4513386A (en) * | 1982-11-18 | 1985-04-23 | Ncr Corporation | Random binary bit signal generator |
| US4903266A (en) * | 1988-04-29 | 1990-02-20 | International Business Machines Corporation | Memory self-test |
| US4905176A (en) * | 1988-10-28 | 1990-02-27 | International Business Machines Corporation | Random number generator circuit |
| JPH0769789B2 (ja) * | 1989-09-07 | 1995-07-31 | 松下電器産業株式会社 | 乱数発生装置 |
| US5251165A (en) * | 1992-04-09 | 1993-10-05 | James Iii J Colin | Two phase random number generator |
| US5706218A (en) * | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
| JPH10209821A (ja) * | 1996-12-05 | 1998-08-07 | Texas Instr Inc <Ti> | ランダムノイズ発生器及び発生方法 |
-
1999
- 1999-12-20 GB GB9930054A patent/GB2357610B/en not_active Expired - Fee Related
-
2000
- 2000-12-12 US US09/734,181 patent/US6751639B2/en not_active Expired - Fee Related
- 2000-12-18 JP JP2000383434A patent/JP4663872B2/ja not_active Expired - Fee Related
- 2000-12-19 DE DE10063240A patent/DE10063240A1/de not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56156134U (ja) * | 1980-04-21 | 1981-11-21 | ||
| JPH02145010A (ja) * | 1988-11-25 | 1990-06-04 | Ricoh Co Ltd | 乱数雑音発生方式 |
| JPH07154215A (ja) * | 1993-11-30 | 1995-06-16 | Ando Electric Co Ltd | ランダム信号発生回路 |
| JPH0883166A (ja) * | 1994-09-12 | 1996-03-26 | Retsu Yamakawa | カオス信号発生器 |
| JPH1185474A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 乱数発生装置およびそれを用いたノイズ発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001229010A (ja) | 2001-08-24 |
| GB2357610A (en) | 2001-06-27 |
| GB9930054D0 (en) | 2000-02-09 |
| US20020035586A1 (en) | 2002-03-21 |
| US6751639B2 (en) | 2004-06-15 |
| GB2357610B (en) | 2004-04-28 |
| DE10063240A1 (de) | 2001-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4663872B2 (ja) | 均一な分布を有する非反復性の数の列を発生する方法 | |
| JP2937919B2 (ja) | 疑似乱数発生回路 | |
| JP4094671B2 (ja) | スパイラル・スクランブル | |
| JP3696209B2 (ja) | シード生成回路、乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器 | |
| US4815018A (en) | Spurless fractional divider direct digital frequency synthesizer and method | |
| WO2009100104A1 (en) | Cryptographic system incorporating a digitally generated chaotic numerical sequence | |
| US20030152221A1 (en) | Sequence generator and method of generating a pseudo random sequence | |
| KR20140110142A (ko) | 난수 발생기 | |
| US7349935B2 (en) | Random number generation apparatus | |
| KR100576714B1 (ko) | 디지털 로직을 이용한 난수 발생 장치 및 방법 | |
| Lin et al. | A review of deterministic approaches to stochastic computing | |
| JP2010002959A (ja) | 擬似乱数生成装置 | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| WO2023070405A1 (zh) | 随机数生成器及随机数生成方法 | |
| US4998263A (en) | Generation of trigger signals | |
| KR100390384B1 (ko) | 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기 | |
| Soorat et al. | Hardware Random number Generator for cryptography | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| US20050110399A1 (en) | Method and system for generating a cryptographically random number stream | |
| RU2427885C1 (ru) | Быстродействующий генератор случайных перестановок и сочетаний | |
| JP2000298577A (ja) | 乱数生成装置 | |
| Liao et al. | Scalable truly random number generator | |
| CN115867885A (zh) | 真随机数发生器 | |
| Kumar et al. | Design of True Random Number Generator Using Fingerprint as an Entropy Source and Its Implementation in S-Box | |
| Krengel | Fast WG stream cipher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100812 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |