JP2000031759A - 差動増幅回路 - Google Patents

差動増幅回路

Info

Publication number
JP2000031759A
JP2000031759A JP10195215A JP19521598A JP2000031759A JP 2000031759 A JP2000031759 A JP 2000031759A JP 10195215 A JP10195215 A JP 10195215A JP 19521598 A JP19521598 A JP 19521598A JP 2000031759 A JP2000031759 A JP 2000031759A
Authority
JP
Japan
Prior art keywords
differential amplifier
signal
capacitor
input
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10195215A
Other languages
English (en)
Inventor
Daisuke Yamazaki
大輔 山崎
Seiichi Ozawa
誠一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10195215A priority Critical patent/JP2000031759A/ja
Priority to US09/351,403 priority patent/US6304144B1/en
Publication of JP2000031759A publication Critical patent/JP2000031759A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】DCフィードバック差動増幅回路において、ル
ープ利得の位相余裕を十分取ることが出来る回路構成を
提供する。 【解決手段】入力端子1及び2から入力される正転及び
反転信号は、容量1、2でそれぞれ直流成分が取り除か
れ、直流レベル生成回路3に入力される。直流レベル生
成回路3では、容量1、2によって直流成分が取り除か
れた各信号に新たに直流成分を加えると共に、フィード
バック電圧から容量1、2を使ったローパスフィルタで
直流電圧のみを抽出する。容量1、2を使ったローパス
フィルタを内蔵する直流レベル生成回路3は、このロー
パスフィルタによってループ利得に導入される高域遮断
周波数以外には、高域遮断周波数を導入しない回路構成
とされる。これにより、ループ利得には1つの高域遮断
周波数のみが存在するだけなので、フィードバック回路
が発振するのを防ぐことが出来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DCフィードバッ
ク型差動増幅回路における入力オフセット補償に関する
ものである。
【0002】
【従来の技術】従来、入力電圧の直流成分を安定化させ
るために用いられるDCフィードバック回路は、単一入
力で使用されていた。
【0003】図6は、単一入力型差動増幅フィードバッ
ク回路の構成例である。入力端子から入力された信号
は、容量60の働きにより、直流成分が取り除かれ、交
流成分のみが抽出される。交流成分のみとなった信号
に、抵抗61と抵抗62の電圧降下で生じる直流成分が
加えられ、差動増幅器63の一方の入力端子に入力され
る。差動増幅器63の出力からは、信号を増幅したもの
の正転信号と反転信号とが出力される。ここで、直流成
分を安定化させるために、フィードバック経路が形成さ
れる。即ち、同図の構成では、差動増幅器63の正転出
力と反転出力とがローパスフィルタ64に入力され、そ
れぞれの直流成分が抽出されたのち、差動増幅器65に
入力される。差動増幅器65では、差動増幅器63の正
転出力の直流成分と反転出力の直流成分との差を増幅し
て出力し、差動増幅器63のもう一方の入力端子に入力
している。この直流成分のみをフィードバックする経路
を設けたことによって、出力端子66、67から出力さ
れる信号の直流成分が安定化されて出力される。
【0004】しかし、上記、単一入力の増幅回路におい
ては、入力端子68からの所定の入力電圧に対し、差動
増幅器63の利得を十分に大きくしないと、例えば、信
号の減衰の大きいSAWフィルタの出力信号を増幅する
には不十分となる。そこで、入力端子を正転入力と反転
入力を差動増幅器63に入力することが考えられる。こ
のようにすることによって、信号の振幅を実質的に2倍
にすることが出来ると共に、ノイズのレベルが単一入力
の場合と同程度であるとすると、S/N比の改善にもつ
ながる。
【0005】図7は、差動入力を行う場合のDCフィー
ドバック差動増幅回路の従来の構成例である。差動入力
に対する直流成分のオフセットを補償するためのDCフ
ィードバックには、入力にDC成分をフィードバックす
るために高域遮断周波数fc1を持つローパスフィルタ
80を同図(a)または同図(b)のように加える構成
が考えられる。
【0006】同図(a)においては、入力端子71から
は、入力すべき信号の正転信号が入力される。一方、入
力端子72からは、入力すべき信号の反転信号が入力さ
れる。入力端子71からの信号は容量73で直流成分が
除去され、抵抗75と抵抗76によって設定される直流
成分が新たに加えられて差動増幅器79の一方の端子に
加えられる。入力端子72から入力される反転信号も、
容量74によって直流成分が除去され、新たに、抵抗7
7と抵抗78で設定される直流成分が加えられて、差動
増幅器79のもう一方の端子に入力される。差動増幅器
79では、2つの端子からの入力の差を増幅した正転信
号を出力端子82に出力すると共に、増幅信号の反転信
号を出力端子83に出力する。出力端子82と83へ出
力される信号は、それぞれフィードバック経路によっ
て、ローパスフィルタ80に入力される。そして、この
ローパスフィルタ80で直流成分が抽出され、それぞれ
差動増幅器81に入力される。差動増幅器81は、2つ
の直流電圧の差を増幅し、その出力を差動増幅器79の
反転信号の入力側へフィードバックしている。このよう
な構成によれば、出力端子82への信号の直流成分と出
力端子83への信号の直流成分とに差があれば、これが
差動増幅器81で増幅されて、再び差動増幅器79に入
力されるので、出力端子82への信号の直流成分と出力
端子83への信号の直流成分とを一致させる効果があ
り、従って、直流成分のオフセットを補償することがで
きる。
【0007】同図(b)は、同図(a)の変形例であ
る。同図(b)の場合は、フィードバック経路に設けら
れるローパスフィルタ80と差動増幅器81の設けられ
る位置が同図(a)とは逆になっている。しかし、作用
としては同図(a)と同じである。
【0008】すなわち、入力端子71から入力される信
号に対し、入力端子72から入力される信号は反転信号
となっている。入力端子71、72からの信号は、容量
73、74によってそれぞれ直流成分が除去される。そ
して、抵抗75、76、及び抵抗77、78で設定され
る直流成分が新たに加えられて差動増幅器79に入力さ
れる。差動増幅器79の正転及び反転出力はフィードバ
ック経路によって差動増幅器81に導かれ、正転及び反
転出力の差が増幅されてローパスフィルタ80に入力さ
れる。ローパスフィルタ80では、直流成分だけが抽出
され、差動増幅器79にフィードバックされる。この場
合も、出力端子82と83の出力の直流成分が大きけれ
ば、対応した直流電圧がローパスフィルタ80から差動
増幅器79に入力され、差動増幅器79の正転出力と反
転出力の直流成分の差がなくなるように作用する。この
ようにして、出力端子82と83には、直流成分のオフ
セットがキャンセルされて出力されるので、正転出力と
反転出力の直流成分の値が一致されたものが出力され
る。
【0009】
【発明が解決しようとする課題】図7(a)または図7
(b)に示すような従来の回路では、高周波成分を取り
除いてDC成分のみをフィードバックさせるために置か
れるローパスフィルタの高域遮断周波数fc1がDCフ
ィードバック内にある。これに加え、入力信号のDC成
分を取り除き、高周波成分のみを入力することを目的と
した容量74と差動増幅器81の出力インピーダンスに
よって高域遮断周波数fc2をDCフィードバックルー
プ内に生じる。fc1はDCフィードバックの目的から
信号が持つ周波数に対して十分低い周波数にする必要が
あり、fc2も信号の同符号連続を考慮して、容量74
の容量値を大きくする必要があるため低い周波数にな
る。また、オフセットの圧縮残差を小さくするため、D
Cフィードバックのループ利得は大きくする必要があっ
た。この場合、フィードバックループのループ利得に十
分な位相余裕を持たせることが出来ず、フィードバック
ループが発振してしまう。
【0010】図8は、図7の回路における位相余裕を説
明する図である。図8上段に示すように、ループ利得は
周波数が大きくなると共に減少していく。特に、高域遮
断周波数fc1、fc2のある部分でループ利得の減少
の仕方が大きくなる。そして、ある周波数になると、ル
ープ利得が0dBよりも小さくなる。ループ利得の位相
は、高域遮断周波数fc1、fc2のところで、回転し
はじめる。高域遮断周波数fc1のところでは、位相が
180°から90°に変化している。更に、高域遮断周
波数fc2をこえると、90°から位相が減少しはじ
め、ついには位相が0°となってしまう。ところで、フ
ィードバックループでは、ループ利得が0dBとなる周
波数のときのループ利得の位相が0°に近いとフィード
バックループ自身が発振を起こしてしまい、回路として
正常に動作しなくなってしまう。ループ利得が0dBと
なる周波数におけるループ利得の位相を位相余裕と呼ぶ
が、一般に発振を起こさないために必要とされている位
相余裕は、45°であるにもかかわらず、図7の回路で
は45°以上の位相余裕をを確保出来ておらず、発振し
てしまう。従って、このような回路では、ループ利得の
絶対値を小さくするなどの対策が必要である。しかし、
回路のオフセット補償効果を上げるためにはループ利得
を高くしなければならないという相矛盾した要請を満足
しなければならなかった。
【0011】本発明の課題は、DCフィードバック差動
増幅回路において、ループ利得の位相余裕を十分取るこ
とが出来る回路構成を提供することである。
【0012】
【課題を解決するための手段】本発明の第1の側面の差
動増幅回路は、DCフィードバック型差動増幅回路にお
いて、入力信号の直流成分を除去するための容量と、信
号を差動増幅する差動増幅器と、該差動増幅器の出力を
フィードバックするフィードバック経路と、該フィード
バック経路からの信号を入力し、前記容量を使って該フ
ィードバック経路からの信号の直流成分を抽出し、該直
流成分を前記差動増幅器に入力する直流レベル生成回路
とを備え、該直流レベル生成回路は、ループ利得が0d
Bより大の周波数帯域内では、前記フィードバック経路
に2つ以上の高域遮断周波数を導入しないように構成さ
れていることを特徴とする。
【0013】本発明の第2の側面の差動増幅回路は、第
1の入力端子に接続された第1の容量と、第2の入力端
子に接続された第2の容量と、第1の差動増幅器と、入
力側が該第1の容量及び該第2の容量が接続され、出力
側が該第1の差動増幅器に接続された直流レベル生成回
路と、該第1の差動増幅器の出力側に接続され、該直流
レベル生成回路に接続された第2の差動増幅器とを有
し、該直流レベル生成回路は、該直流レベル生成回路
と、第1の差動増幅器と、第2の差動増幅器とで構成さ
れるフィードバックループに、ループ利得が0dBより
大の周波数帯域内でただ1つの高域遮断周波数を導入す
るように構成されていることを特徴とする。
【0014】上記の様な本発明によれば、フィードバッ
ク回路に生じる高域遮断周波数が1つだけであるので、
ループ利得が0dBになる周波数の時にループ利得が有
する位相(位相余裕)を45°以上とすることができ
る。従って、一般にフィードバック回路の発振を抑える
ために必要とされている大きさの位相余裕をとることが
でき、フィードバック回路を発振させることなく入力オ
フセット補償を行った差動増幅回路を構成することがで
きる。
【0015】
【発明の実施の形態】図1は、本発明の原理を説明する
図である。本発明においては、これまで付け加えられて
いたローパスフィルタを用いずに入力へ帰還をかけるオ
フセット補償回路において、入力信号のDC成分を削除
し、高周波成分のみを取り除くことを目的とした容量2
を、DCフィードバックにおいて高周波成分を取り除く
ためのローパスフィルタにも兼用する。
【0016】同図(a)は、本発明の原理を示すブロッ
ク図である。同図(a)において、入力端子1、2に
は、それぞれ正転信号と反転信号とがそれぞれ印加され
る。容量1、2は、入力信号の直流成分を取り除く作用
を行う。直流レベル生成回路3では、容量1、2によっ
て直流成分が取り除かれた入力信号に新たに直流成分を
加えると共に、差動増幅器9からの信号の高周波成分を
除去し、直流成分のみを抽出する作用を行う。このと
き、直流レベル生成回路3は、ローパスフィルタのよう
な、単独で直流成分を抽出するような回路、すなわち、
フィードバック回路のループ利得に新たに高域遮断周波
数を導入するような構成の回路を含まないように構成す
る。
【0017】直流レベル生成回路3は、その代わりに、
抵抗等と入力信号の直流成分を除去するための容量1あ
るいは2、またはその両方を使用してローパスフィルタ
と等価な回路を構成し、差動増幅回路9からの差動信号
から直流成分だけを取り出すようにする。従って、入力
端子1、2からの正転及び反転信号が差動増幅器7に入
力されて差動増幅されると共に、差動増幅器7の正転及
び反転出力がフィードバック経路を介して、差動増幅器
9によって増幅され、直流レベル生成回路3で直流電圧
に変換されて、やはり差動増幅器7に入力される。
【0018】従って、直流レベル生成回路3の作用によ
り、従来の回路と同様に、直流成分をフィードバックす
るオフセット補償型差動増幅器を構成することが出来
る。しかも、直流レベル生成回路3は、ローパスフィル
タのようなフィードバックループに新たに高域遮断周波
数を導入することなく構成されるので、フィードバック
経路のループ利得に組み込まれる高域遮断周波数は容量
1、2と直流レベル生成回路3によって組み込まれるも
のだけとなる。
【0019】従来の説明で述べたように、フィードバッ
ク回路が発振しないためには、ループ利得が0dBにな
る周波数におけるループ利得の位相が45°以上必要と
なるが、本発明では、フィードバックループのループ利
得が0dBより大となる周波数帯域において、高域遮断
周波数が1つだけであるので、ループ利得の位相が1つ
の高域遮断周波数のあたりで、1回だけ90°回転する
だけであるので、十分な位相余裕をとることが出来、フ
ィードバック回路の発振を抑えることが出来る。
【0020】同図(b)は、同図(a)の変形例であ
る。同図(a)と同じ構成要素には同じ参照番号を付し
てある。同図(b)においては、フィードバック経路に
設けられていた差動増幅器9(同図(a))が削除され
ている。この場合も、回路の作用は同じであって、フィ
ードバック経路のループ利得の増幅作用が同図(a)で
は、差動増幅器7と差動増幅器9の2つに分けられてい
たものを、差動増幅器7の1つで行うようにしたもので
ある。この場合にも、直流レベル生成回路3は、容量
1、2を使ってループ利得に高域遮断周波数を導入する
と共に、その他には、高域遮断周波数を導入しないよう
な回路構成とされる。従って、同図(a)で説明した場
合と同様に、フィードバック経路のループ利得には、ル
ープ利得が0dBより大となる周波数帯域において、1
つの高域遮断周波数しか導入されないので、位相余裕を
45°以上とることができて、フィードバック回路の発
振を抑えることが出来る。
【0021】このように、本発明によってこれまで、ル
ープ利得が0dBより大となる周波数帯域において、2
つあった高域遮断周波数を1つにすることができ、不必
要に低い高域遮断周波数をとらなくても発振の危険性は
なくなる。
【0022】特に、差動対をIC化する場合には、図7
(a)または図7(b)における容量73や容量74は
大容量を必要とするため外付けとなる場合が多く、本発
明によって外付け部品を削減するという効果も得られ
る。
【0023】図2は、本発明の第1の実施形態を示す図
である。入力端子21、22には正転信号と反転信号と
がそれぞれ入力される。それぞれの入力信号から容量2
3、24によって直流成分が取り除かれる。直流レベル
生成回路34は、抵抗25、26、27、28、29か
らなっている。抵抗25、26は、入力端子21からの
入力信号に対し新たに直流成分を加える目的で設けられ
ている。同じく、抵抗27、28も入力端子22からの
入力信号に対し、新たに直流成分を与えるために設けら
れている。これらの信号は、差動増幅器30に入力さ
れ、増幅されて出力端子32、33からそれぞれ正転、
及び反転出力となるとともに、フィードバック経路によ
って差動増幅器31に導かれる。差動増幅器31は、正
転及び反転出力の差を増幅して出力する。差動増幅器3
1の出力は、抵抗29を介して差動増幅器30に入力さ
れる。
【0024】ところで、実際の回路では、差動増幅器3
1の出力側に出力インピーダンスがあり、これと抵抗2
9とが容量24と結合することによってローパスフィル
タを形成する。容量24は、入力端子22からの信号か
ら直流成分を取り除くために設けられており、入力端子
22側から見た場合には、一種のハイパスフィルタとし
て働いている。一方、フィードバック経路側から見る
と、抵抗29及び差動増幅器31の出力インピーダンス
の存在により、ローパスフィルタとしても作用する。本
発明では、このように、この容量24を抵抗29を設け
ることによって、高域遮断周波数を所望の値とすること
のできるローパスフィルタとして使用する。従って、差
動増幅器31から出力される信号は差動増幅器30に入
力されるときには、高周波成分が取り除かれ、直流成分
だけが抽出されたものとなる。よって、作用としては従
来のDCフィードバック型差動増幅器として動作するこ
とになる。
【0025】しかも、フィードバック経路内に従来設け
られていたローパスフィルタがないので、新たに高域遮
断周波数をループ利得に導入することがない為、ループ
利得の位相余裕を十分取ることが出来、発振を防ぐこと
が可能となる。
【0026】図2の構成におけるDCフィードバックル
ープの位相余裕を解析する。容量24と差動増幅器30
の入力端子の接続点から差動増幅器30、差動増幅器3
1と抵抗29を通って元に戻るまでのループ利得関数f
dcfb(ω)は、
【0027】
【数1】
【0028】ただし、
【0029】
【数2】
【0030】である。ここで、A30A31は差動増幅
器30、31の利得の合計、R27、R28、R29は
抵抗27、28、29のそれぞれの抵抗値、C24は容
量24の容量値である。また、入力端子22は容量24
側から見た場合、十分低いインピーダンスを持っている
と仮定している。
【0031】より、DCフィードバックループは高域
遮断周波数fc2を持つことが分かる。以上で求められ
たループ利得とその位相の様子を示したものが図3であ
る。
【0032】ループ利得は、高域遮断周波数fc2のと
ころで急激に絶対値が減少しはじめ、0dBの値以下ま
で下がっていく。このとき、位相は高域遮断周波数fc
2の周辺で90°程度回転するだけで、その後には、高
域遮断周波数がないために、これ以上回転しない。従っ
て、ループ利得が0dBとなる周波数においても位相は
90°程度の値となっており、発振しないために必要と
される45°以上の位相余裕を取れている。すなわち、
本実施形態によれば、図3に示すように、高域遮断周波
数が1つだけであるので位相余裕を90°以上とれ、発
振の危険はない。
【0033】これに対し図7に示すような従来のDCフ
ィードバックはローパスフィルタ80の高域遮断周波数
fc1が存在するため、ループ利得関数fdcfb’(ω)
は、
【0034】
【数3】
【0035】である。このため、図8に示すように通常
必要とされる45°の位相余裕をとれなくなり、発振す
る。また、本実施形態において、入力信号のうち高周波
成分のみを取出す容量24の従来からの役割について
は、容量24から見た差動増幅器31の出力端子はR2
9を十分大きくとれば、従来のように容量24、抵抗2
7、抵抗28の値を設計して必要とする低域遮断周波数
を得ることができる。さらに、R29を適切な値にする
ことにより必要とする高域遮断周波数fc2を得ること
ができる。
【0036】図4は、本発明の第2の実施形態である。
同図において、図2と同じ構成要素には同じ参照番号を
付してある。第1の実施形態では、差動増幅器31から
差動増幅器30の入力端子までに抵抗29が大きい分だ
けロスがあるのに対し、本実施形態ではトランジスタの
ドレインが十分大きなインピーダンスを持ち、且つ、差
動増幅器31から差動増幅器30の入力端子までのロス
をなくせるという利点を持つ。
【0037】入力端子21から入力された信号は容量2
3で直流成分が除去され、直流レベル生成回路42の抵
抗25、26で設定される直流成分が与えられて、差動
増幅器30に入力される。一方、入力端子22から入力
された、入力端子21からの信号の反転信号は、容量2
4で直流成分が除去される。そして、抵抗27、28、
41で決定される直流成分が与えられ、差動増幅器30
に入力される。ここで、トランジスタ40は、常にオン
状態となっており、差動増幅器31からのフィードバッ
ク電圧に従って、トランジスタ40のドレイン−ソース
間に流れる電流の量を調整する機能を果たしている。従
って、差動増幅器31からのフィードバック電圧が大き
くなれば、トランジスタ40に流れる電流も大きくな
り、入力端子22からの容量24を介した信号に加えら
れる直流成分の電圧値が大きくなるように制御が働く。
逆に、フィードバック電圧が小さくなれば、入力端子2
2からの容量24を介した信号に加えられる直流成分の
電圧値は小さくなる。差動増幅器31からトランジスタ
40に印加される電圧は差動増幅器30の出力の差を増
幅したものであるので、一般に交流電圧であるが、抵抗
41と容量24とが、図2の実施形態と同様に、ローパ
スフィルタとして働き、差動増幅器30には、直流成分
のみが供給されるようになる。
【0038】そして、差動増幅器31を含むDCフィー
ドバック回路の作用により、差動増幅器30からは、直
流成分が安定化された差動増幅信号の正転信号と反転信
号とが出力端子32と33からそれぞれ出力される。
【0039】この場合にも、フィードバック経路に導入
される高域遮断周波数は容量24と抵抗41による1つ
だけであるので、ループ利得が0dBになる前に存在す
る高域遮断周波数も1つだけとなり、位相余裕を90°
程度とることができて、フィードバックループの発振を
防ぐことが出来る。
【0040】図5は、本発明の第3の実施形態を示す図
である。同図において、図2と同じ構成要素には同じ参
照番号を付してある。本実施形態では、差動増幅器51
の正転出力と反転出力がそれぞれ抵抗29、50を介し
て差動増幅器30にフィードバックされている。前述の
実施形態においては、差動増幅器30の一方の入力端子
にのみフィードバックがかけられていた。これは、直流
成分のオフセットを片方の信号(入力端子22からの信
号)の直流成分を調整することによって補償してやろう
というものであるが、本実施形態では、入力端子21か
らの信号と入力端子22からの信号の両方の直流成分を
制御することによって効率的にDCオフセットを補償し
てやろうというものである。
【0041】本実施形態においては、直流レベル生成回
路52は、抵抗25、26、27、28、29、及び5
0で構成されている。入力端子21と22からの正転及
び反転信号は、容量23、24でそれぞれ直流成分が取
り除かれる。そして、それぞれには、抵抗25、26及
び抵抗27、28によって所定の直流成分が加えられ、
差動増幅器30に入力される。差動増幅器30で差動増
幅された結果の正転信号と反転信号はフィードバック経
路によって差動増幅器51に入力され、更に増幅された
正転信号と反転信号とが生成される。そして、正転信号
は、前述の実施形態と同様に抵抗29を介して差動増幅
器30に戻される。このとき、抵抗29と容量24との
作用により直流成分が抽出される。同様に、差動増幅器
51から出力される反転信号は抵抗50を介して差動増
幅器30に入力される。この場合も、抵抗50と容量2
3とがローパスフィルタの作用をし、直流成分が抽出さ
れて、差動増幅器30に入力される。
【0042】本実施形態においても、抵抗29を含むD
Cフィードバック回路と抵抗50を含むDCフィードバ
ック回路の作用により、出力端子32、33には、直流
成分のオフセットが補償された信号が出力される。
【0043】また、抵抗29を含むフィードバック回路
は抵抗29と容量24による高域遮断周波数が、ループ
利得が0dBより大となる周波数帯域に1つだけである
ので位相余裕を十分にとることが出来、発振を抑えるこ
とが出来る。また、抵抗50を含むフィードバック回路
においても、抵抗50と容量23による高域遮断周波数
が1つだけであるので、やはり、位相余裕を十分にとる
ことができ、発振を抑えることが出来る。
【0044】
【発明の効果】DCフィードバックループにローパスフ
ィルタを入れた従来の構成では位相余裕がとれなくな
り、発振する危険が大きかった。以上に説明したよう
に、本発明により位相余裕が十分に取れ、発振の危険性
をなくすことができる。
【図面の簡単な説明】
【図1】本発明の原理を説明する図である。
【図2】本発明の第1の実施形態を示す図である。
【図3】第1の実施形態のループ利得とその位相の様子
を示した図である。
【図4】本発明の第2の実施形態である。
【図5】本発明の第3の実施形態を示す図である。
【図6】単一入力型差動増幅フィードバック回路の構成
例である。
【図7】差動入力を行う場合のDCフィードバック差動
増幅回路の従来の構成例である。
【図8】図7の回路における位相余裕を説明する図であ
る。
【符号の説明】
3、34、42、52 直流レベル生成回路 7、9、51 差動増幅器 21、22 入力端子 23、24 容量 25、26、27、28、29、41、50 抵抗 30、31、51 差動増幅器 32、33 出力端子 40 トランジスタ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J066 AA01 AA12 CA13 CA26 CA54 FA19 HA09 HA25 HA29 KA00 KA02 KA42 MA11 TA01 TA03 5J090 AA01 AA12 CA13 CA26 CA54 FA19 HA09 HA25 HA29 HN17 KA00 KA02 KA42 MA11 MN02 NN12 TA01 TA03 5J091 AA01 AA12 CA13 CA26 CA54 FA19 HA09 HA25 HA29 KA00 KA02 KA42 MA11 TA01 TA03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】DCフィードバック型差動増幅回路におい
    て、 入力信号の直流成分を除去するための容量と、 信号を差動増幅する差動増幅器と、 該差動増幅器の出力をフィードバックするフィードバッ
    ク経路と、 該フィードバック経路からの信号を入力し、前記容量を
    使って該フィードバック経路からの信号の直流成分を抽
    出し、該直流成分を前記差動増幅器に入力する直流レベ
    ル生成回路とを備え、 該直流レベル生成回路は、ループ利得が0dBより大の
    周波数帯域内では、前記フィードバック経路に2つ以上
    の高域遮断周波数を導入しないように構成されているこ
    とを特徴とする差動増幅回路。
  2. 【請求項2】前記直流レベル生成回路は、前記容量によ
    って直流成分が除去された入力信号に、新たに直流成分
    を加える構成を有することを特徴とする請求項1に記載
    の差動増幅回路。
  3. 【請求項3】前記直流レベル生成回路は、抵抗を有し、
    該抵抗と前記容量とでローパスフィルタを構成すること
    を特徴とする請求項1に記載の差動増幅回路。
  4. 【請求項4】前記直流レベル生成回路は、前記フィード
    バック経路からの信号に基づいて流す電流を制御するト
    ランジスタと、該トランジスタに接続された抵抗とを有
    し、該抵抗と前記容量とでローパスフィルタを構成する
    ことを特徴とする請求項1に記載の差動増幅回路。
  5. 【請求項5】更に、入力信号と該入力信号を反転した信
    号をそれぞれ入力する第1及び第2の端子と、該第1の
    端子に対応した第1の容量と、該第2の端子に対応した
    第2の容量と、前記フィードバック経路中に設けられた
    第2の差動増幅器を備え、 前記差動増幅器は、該第1の端子からの正転信号と該第
    2の端子からの反転信号とを入力し、該入力された正転
    信号と反転信号の差を増幅した第1の信号と、該第1の
    信号を反転した第2の信号を出力し、 前記第2の差動増幅器は、該第1の信号と該第2の信号
    との差を増幅して出力することを特徴とする請求項1に
    記載の差動増幅回路。
  6. 【請求項6】前記第2の差動増幅器は、該第1の信号と
    該第2の信号との差を増幅した第3の信号と、該第3の
    信号を反転した第4の信号とを出力し、2重のフィード
    バック経路を形成することを特徴とする請求項5に記載
    の差動増幅回路。
  7. 【請求項7】前記直流レベル生成回路は、2重のフィー
    ドバック経路のそれぞれに第1の抵抗と第2の抵抗とを
    有し、該第1の抵抗と前記第1の容量とで第1のローパ
    スフィルタを、該第2の抵抗と前記第2の容量とで第2
    のローパスフィルタを形成することを特徴とする請求項
    6に記載の差動増幅回路。
  8. 【請求項8】差動増幅回路において、 第1の入力端子に接続された第1の容量と、 第2の入力端子に接続された第2の容量と、 第1の差動増幅器と、 入力側が該第1の容量及び該第2の容量に接続され、出
    力側が該第1の差動増幅器に接続された直流レベル生成
    回路と、 入力側が第1の差動増幅器の出力側に接続され、出力側
    が該直流レベル生成回路に接続された第2の差動増幅器
    とを有し、 該直流レベル生成回路は、該直流レベル生成回路と、第
    1の差動増幅器と、第2の差動増幅器とで構成されるフ
    ィードバックループに、ループ利得が0dBより大の周
    波数帯域内でただ1つの高域遮断周波数を導入するよう
    に構成されていることを特徴とする差動増幅回路。
JP10195215A 1998-07-10 1998-07-10 差動増幅回路 Withdrawn JP2000031759A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10195215A JP2000031759A (ja) 1998-07-10 1998-07-10 差動増幅回路
US09/351,403 US6304144B1 (en) 1998-07-10 1999-07-09 Differential amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10195215A JP2000031759A (ja) 1998-07-10 1998-07-10 差動増幅回路

Publications (1)

Publication Number Publication Date
JP2000031759A true JP2000031759A (ja) 2000-01-28

Family

ID=16337387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10195215A Withdrawn JP2000031759A (ja) 1998-07-10 1998-07-10 差動増幅回路

Country Status (2)

Country Link
US (1) US6304144B1 (ja)
JP (1) JP2000031759A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519562B1 (ko) * 2000-02-29 2005-10-10 후지 샤신 필름 가부시기가이샤 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치
CN100429567C (zh) * 2002-02-22 2008-10-29 乐金显示有限公司 制造液晶显示器的设备以及使用该设备的方法
JP2012182709A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 信号配線システム及びジッタ抑制回路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597731B1 (en) * 2000-03-17 2003-07-22 Nvision, Inc. Circuit for processing a digital data signal
US6741131B2 (en) * 2002-09-23 2004-05-25 Telefonaktiebolaget Lm Ericsson (Publ) DC-compensation loop for variable gain amplifier
US6831510B2 (en) * 2003-02-06 2004-12-14 Fujitsu Limited Continuous low-frequency error cancellation in a high-speed differential amplifier
US7408395B2 (en) * 2003-05-01 2008-08-05 Hyperband Communication, Inc. Circuits and methods for fast-settling signal alignment and DC offset removal
JP2007006566A (ja) * 2005-06-22 2007-01-11 Hitachi Ltd モータ制御装置
JP5025171B2 (ja) * 2005-09-29 2012-09-12 エスケーハイニックス株式会社 差動増幅装置
KR100744028B1 (ko) * 2005-09-29 2007-07-30 주식회사 하이닉스반도체 차동증폭장치
DE102005055426B4 (de) * 2005-11-21 2011-12-29 Xignal Technologies Ag Schaltungsanordnung mit einem rückgekoppelten, voll-differentiellen Operationsverstärker
US8975963B2 (en) * 2012-03-28 2015-03-10 Texas Instruments Incorporated Offset reduction for analog front-ends

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3435362A (en) * 1967-12-29 1969-03-25 Ball Brothers Res Corp Wideband differential amplifier having improved gain control
US3958185A (en) * 1975-06-26 1976-05-18 International Business Machines Corporation Low noise amplifier
JPS59207A (ja) 1982-06-25 1984-01-05 Nec Corp 差動増幅回路
JPS59183516A (ja) 1983-04-01 1984-10-18 Nec Corp Agc増幅器負帰還回路
US4525677A (en) * 1983-10-12 1985-06-25 The Grass Valley Group, Inc. Differential amplifier having high common-mode rejection ratio
JPH01170214A (ja) 1987-12-25 1989-07-05 Hitachi Ltd 識別回路
JPH0262821A (ja) 1988-08-27 1990-03-02 Santen Pharmaceut Co Ltd 抗白内障剤
US4833418A (en) 1988-09-01 1989-05-23 Archive Corporation Compensation circuit for nullifying differential offset voltage and regulating common mode voltage of differential signals
JPH04217105A (ja) 1990-12-18 1992-08-07 Toshiba Corp 交流結合回路
JPH05259752A (ja) 1992-03-16 1993-10-08 Fujitsu Ltd 光受信機
JPH06152281A (ja) 1992-11-09 1994-05-31 Nec Corp 複合差動増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519562B1 (ko) * 2000-02-29 2005-10-10 후지 샤신 필름 가부시기가이샤 물리 난수 발생 장치용 증폭 회로 및 그것을 이용한 물리난수 발생 장치
CN100429567C (zh) * 2002-02-22 2008-10-29 乐金显示有限公司 制造液晶显示器的设备以及使用该设备的方法
JP2012182709A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 信号配線システム及びジッタ抑制回路

Also Published As

Publication number Publication date
US6304144B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
JP2000031759A (ja) 差動増幅回路
JP2002507073A (ja) 直接変換チューナicのオフセット補正
US4216434A (en) Variable gain alternating voltage amplifier
US4406990A (en) Direct coupled DC amplification circuit
JPH04264806A (ja) 演算増幅器およびこれを安定化する方法
JPH04160914A (ja) アイソレータ回路
US5594387A (en) Amplifier circuit having nagative feedback loop for self-bias
EP0531163B1 (en) Audio amplifier
EP1547241B1 (en) Dc-compensation loop for variable gain amplifier
JP2007150434A (ja) アナログ増幅器およびそれを用いた送受信装置
JP2000349677A (ja) 信号周波数変換回路
EP0043699B1 (en) Operational amplifier
JPH07307625A (ja) アンバランス−バランス変換回路
JP2001156566A (ja) 利得制御回路
JP2001358540A (ja) 増幅装置
JP3097713B2 (ja) 帯域ブースト回路
JP3005390B2 (ja) フィルタ遮断周波数の自動設定回路
JPH05235660A (ja) ノイズ検出回路
JP2002076795A (ja) 増幅回路及びそれを用いた衛星放送受信装置
JPS6340904Y2 (ja)
US6573794B1 (en) Operational amplifier
JP3109128B2 (ja) シャープネス回路
JPS6117618Y2 (ja)
JPH0746060A (ja) 演算増幅器
JP3917571B2 (ja) 差動回路とそれを用いたトランスコンダクタ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004