JP5025171B2

JP5025171B2 - 差動増幅装置

Info

Publication number: JP5025171B2
Application number: JP2006180492A
Authority: JP
Inventors: 成周河
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2005-09-29
Filing date: 2006-06-29
Publication date: 2012-09-12
Anticipated expiration: 2026-06-29
Also published as: US7710162B2; US20100171556A1; US20070069767A1; US8081015B2; JP2007097131A

Description

本発明は、半導体設計技術に関し、特に、差動増幅装置に関する。

一般に、ＤＲＡＭ回路においては、電圧を比較するために差動増幅器が広く用いられているが、このような差動増幅器は２つの入力端電圧の差のみを増幅し、２つの端子に共通して入力される電圧は出力に影響を与えられない。

そのため、電気的環境が同じ１対の信号線を差動増幅器の入力として用いれば、信号線に共通して誘起される電気的ノイズは出力に何ら影響も与えられず、差動信号のみを増幅することができる。

図１は、従来技術に係る差動増幅器のブロック構成図であり、図１に示すように、従来技術に係る差動増幅器は、第１及び第２入力信号ＩＮ，ＩＮＢの電圧差を増幅して、第１及び第２出力信号ＯＵＴ，ＯＵＴＢとして出力する。

図２は、図１の内部回路図であり、駆動信号ＥＮに応答して第１及び第２入力信号ＩＮ，ＩＮＢの電圧差を増幅して第２出力信号ＯＵＴＢを出力するための第１増幅部１０と、駆動信号ＥＮに応答して第１及び第２入力信号ＩＮ、ＩＮＢを受けて第１出力信号ＯＵＴを出力するための第２増幅部２０と、駆動信号ＥＮの非活性化に応答して第１及び第２出力信号ＯＵＴ，ＯＵＴＢのレベルを安定的に維持して出力するための初期化部３０とを備える。

そして、第１増幅部１０は、駆動信号ＥＮをゲート入力とし、互いに並列接続され、ソース端が接地電源ＶＳＳに接続された第１及び第２ＮＭＯＳトランジスタＮＭ１，ＮＭ２と、第１及び第２入力信号ＩＮ，ＩＮＢをそれぞれのゲート入力とし、第１及び第２ＮＭＯＳトランジスタＮＭ１とＮＭ２に共通して接続されたドレイン端にそれぞれのソース端が接続された第３及び第４ＮＭＯＳトランジスタＮＭ３，ＮＭ４と、第４ＮＭＯＳトランジスタＮＭ４のドレイン端にかかる電圧をそれぞれのゲート電圧として受け、電源電圧ＶＤＤと第３及び第４ＮＭＯＳトランジスタのドレイン端の間にそれぞれソース・ドレインが接続された第１及び第２ＰＭＯＳトランジスタＰＭ１，ＰＭ２と、第３ＮＭＯＳトランジスタＮＭ３のドレイン端と第１ＰＭＯＳトランジスタＰＭ１のドレイン端の接続ノードにかかる電圧を第２出力信号ＯＵＴＢとして出力する。

また、第２増幅部２０は、第１増幅部１０とほぼ同様の回路で具現され、ＰＭＯＳトランジスタと、ＰＭＯＳトランジスタのゲートに第２入力信号ＩＮＢを受信するＮＭＯＳトランジスタの接続ノードに対応する第２増幅部２０内のノードにかかる電圧を第１出力信号ＯＵＴとして出力する。

前述したように、差動増幅器は、カレントミラーで具現された第１及び第２増幅部１０，２０を備え、第１及び第２入力信号ＩＮ，ＩＮＢの電圧差を増幅して出力する。すなわち、第１及び第２入力信号ＩＮ，ＩＮＢを入力部１４のＮＭＯＳトランジスタＮＭ３，ＮＭ４のゲート入力として受けるので、これによりＮＭＯＳトランジスタＮＭ３、ＮＭ４のターンオン抵抗が調節される。したがって、入力部１２の調節された抵抗値により出力信号ＯＵＴ、ＯＵＴＢの電圧レベルは入力信号の論理レベルに対応され、増幅された値に出力される。一方、従来技術に係る差動増幅器は、２つの入力信号が有する電圧レベルの差を増幅して出力するため、入力信号のレベル差が少ない場合には、出力信号のレベルが論理レベルで判別されない領域の値を有し、データがフェイルしてしまうという問題が生じる。

図３は、図１に示す差動増幅器の動作タイミングチャートである。同図に示すように、２つの入力信号ＩＮ，ＩＮＢの電圧レベルの差は１０ｍＶである。駆動信号ＥＮが論理レベルハイに活性化されれば、差動増幅器は２つの出力信号ＯＵＴ，ＯＵＴＢの差を３３０ｍＶに増幅して出力する。このような場合、出力信号の論理レベルが安定的に判別されないという恐れが生じる。
特開２００１−１４４５５９

そこで、本発明は、上記した従来技術の問題を解決するためになされたものであって、その目的は、入力信号の電圧レベルの差が少ない場合でもこれを感知して論理レベルに応じて出力できる差動増幅装置を提供することにある。

そこで、上記の目的を達成するための本発明は、第一の発明としては、第１及び第２入力信号が有する電圧レベルの差を感知及び増幅して、第１及び第２出力信号として出力するための増幅手段と、前記第１出力信号を第１フィードバック信号として、前記第２出力信号を第２フィードバック信号として受けて、前記第１フィードバック信号と前記第２フィードバック信号との電圧レベルの差を増幅するためのフィードバック手段とを備えたことを特徴とする差動増幅装置を提供する。

第二の発明としては、前記増幅手段は、前記第１及び第２入力信号の電圧差に応じて、第１及び第２出力ノードの電圧レベルを調節するための入力部と、前記入力部と前記フィードバック手段に応じた電流を前記入力部とフィードバック手段に供給するためのローディング部と、前記駆動信号に応答して前記入力部、前記ローディング部、及び前記フィードバック手段にバイアス電流を供給するためのバイアス供給部とを備え、前記第１出力ノードに載せられた電圧が前記第２出力信号として出力され、前記第２出力ノードに載せられた電圧が前記第１出力信号として出力されることを特徴とする差動増幅装置を提供する。

第三の発明としては、前記フィードバック手段は、前記第１及び第２フィードバック信号の電圧レベルの差に応じて、前記第１及び第２出力ノードの電圧レベルを調節することを特徴とする差動増幅装置を提供する。

第四の発明としては、前記入力部は、前記ローディング部と前記バイアス供給部との間に接続され、それぞれのゲートに前記第１及び第２入力信号を受信する第１及び第２ＮＭＯＳトランジスタからなる第１入力部と、前記ローディング部と前記バイアス供給部との間に接続され、それぞれのゲートに前記第１及び第２入力信号を受信する第３及び第４ＮＭＯＳトランジスタからなる第２入力部とを備えたことを特徴とする差動増幅装置を提供する。

第五の発明としては、前記ローディング部は、前記第１入力部と電源電圧端との間に接続された第１及び第２ＰＭＯＳトランジスタから構成された第１ローディング部と、前記第２入力部と前記電源電圧端との間に接続された第３及び第４ＰＭＯＳトランジスタから構成された第２ローディング部とを備えたことを特徴とする差動増幅装置提供する。

第六の発明としては、前記第１ＰＭＯＳトランジスタは、前記第１出力ノードを介して前記第１ＮＭＯＳトランジスタと接続され、ゲートに前記第２ＰＭＯＳトランジスタと前記第２ＮＭＯＳトランジスタの第１共通ノードに載せられた電圧を受信することを特徴とする差動増幅装置提供する。

第七の発明としては、前記第２ＰＭＯＳトランジスタは、前記第２ＮＭＯＳトランジスタと接続され、ゲートに前記第１共通ノードに載せられた電圧を受信することを特徴とする差動増幅装を置提供する。

第八の発明としては、前記第３ＰＭＯＳトランジスタは、第３ＮＭＯＳトランジスタと接続され、ゲートに前記第３ＰＭＯＳトランジスタと前記第３ＮＭＯＳトランジスタの第２共通ノードに載せられた電圧を受信することを特徴とする差動増幅装置を提供する。

第九の発明としては、前記第４ＰＭＯＳトランジスタは、前記第２出力ノードを介して前記第４ＮＭＯＳトランジスタと接続され、ゲートに前記第２共通ノードに載せられた電圧を受信することを特徴とする差動増幅装置を提供する。

第十の発明としては、前記バイアス供給部は、前記入力部と接地電圧端との間に接続され、それぞれのゲートに前記駆動信号を受信する複数のＮＭＯＳトランジスタから構成されたことを特徴とする差動増幅装置を提供する。

第十一の発明としては、前記フィードバック手段は、前記第１フィードバック信号をゲート入力とし、前記第１ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端ドレイン・ソース端が接続されている第５ＮＭＯＳトランジスタと、前記第２フィードバック信号をゲート入力とし、前記第２ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第６ＮＭＯＳトランジスタと、前記第１フィードバック信号をゲート入力とし、前記第３ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第７ＮＭＯＳトランジスタと、前記第２フィードバック信号をゲート入力とし、前記第４ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第８ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第十二の発明としては、駆動信号に応答して第１及び第２入力信号及び第１及び第２フィードバック信号を受けて、第２出力信号を出力する第１フィードバック増幅手段と、前記駆動信号に応答して前記第１及び第２入力信号及び第１及び第２フィードバック信号を受けて、前記第１出力信号を出力するための第２フィードバック増幅手段と、前記駆動信号に応答して第１及び第２出力ノードの電圧レベルを初期化するための初期化手段とを備え、前記第１出力信号である前記第１フィードバック信号は、前記第２出力ノードを介して出力され、前記第２出力信号である前記第２フィードバック信号は、前記第１出力ノードを介して出力されることを特徴とする差動増幅装置を提供する。

第十三の発明としては、前記第１フィードバック増幅手段は、前記第１及び第２入力信号が有する電圧レベルの差を感知及び増幅して、前記第２出力信号として出力するための増幅部と、前記第１及び第２フィードバック信号が有する電圧レベルの差を増幅するためのフィードバック部とを備えたことを特徴とする差動増幅装置を提供する。

第十四の発明としては、前記増幅部は、前記第１及び第２入力信号の電圧差に応じて、第１出力ノードの電圧レベルを調節するための入力部と、前記入力部と前記フィードバック部に応じた電流を前記入力部と前記フィードバック部に供給するためのローディング部と、前記駆動信号に応答して前記入力部、前記ローディング部、及び前記フィードバック手段にバイアス電流を供給するためのバイアス供給部とを備えたことを特徴とする差動増幅装置を提供する。

第十五の発明としては、前記フィードバック部は、前記第１及び第２フィードバック信号の電圧レベルの差に応じて前記第１出力ノードの電圧レベルを調節することを特徴とする差動増幅装置を提供する。

第十六の発明としては、前記入力部は、前記第１出力ノードと前記バイアス供給部との間に接続され、ゲートに第１入力信号を受信する第１ＮＭＯＳトランジスタと、前記ローディング部と前記バイアス供給部との間に接続され、ゲートに第２入力信号を受信する第２ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第十七の発明としては、前記ローディング部は、前記第２ＮＭＯＳトランジスタと接続され、ゲートに前記第２ＮＭＯＳトランジスタとの共通ノードに載せられた電圧を受信する第１ＰＭＯＳトランジスタと、前記第１出力ノードを介して前記第１ＮＭＯＳトランジスタと接続され、ゲートに前記共通ノードに載せられた電圧を受信する第２ＰＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第十八の発明としては、前記バイアス供給部は、前記第１ＮＭＯＳトランジスタと接地電圧端との間に接続され、ゲートに前記駆動信号を受信する第３ＮＭＯＳトランジスタと、前記第２ＮＭＯＳトランジスタと前記接地電圧端との間に接続され、ゲートに前記駆動信号を受信する第４ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第十九の発明としては、前記フィードバック部は、前記第１フィードバック信号をゲート入力とし、前記第１ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第５ＮＭＯＳトランジスタと、前記第２フィードバック信号をゲート入力とし、前記第２ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第６ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第二十の発明としては、前記第２フィードバック増幅手段は、前記第１及び第２入力信号が有する電圧レベルの差を感知及び増幅して、前記第１出力信号として出力するための増幅部と、前記第１及び第２フィードバック信号が有する電圧レベルの差を増幅するためのフィードバック部とを備えたことを特徴とする差動増幅装置を提供する。

第二十一の発明としては、前記増幅部は、前記第１及び第２入力信号の電圧差に応じて、前記第２出力ノードの電圧レベルを調節するための入力部と、前記入力部と前記フィードバック部に応じた電流を前記入力部と前記フィードバック部に供給するためのローディング部と、前記駆動信号に応答して前記入力部、前記ローディング部、及び前記フィードバック手段にバイアス電流を供給するためのバイアス供給部とを備えたことを特徴とする差動増幅装置を提供する。

第二十二の発明としては、前記フィードバック部は、前記第１及び第２フィードバック信号の電圧レベルの差に応じて前記２出力ノードの電圧レベルを調節することを特徴とする差動増幅装置を提供する。

第二十三の発明としては、前記入力部は、前記ローディング部と前記バイアス供給部との間に接続され、ゲートに第１入力信号を受信する第１ＮＭＯＳトランジスタと、前記第２出力ノードと前記バイアス供給部との間に接続され、ゲートに第２入力信号を受信する第２ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第二十四の発明としては、前記ローディング部は、前記第１ＮＭＯＳトランジスタと接続され、ゲートに前記第１ＮＭＯＳトランジスタとの共通ノードに載せられた電圧を受信する第１ＰＭＯＳトランジスタと、前記第２出力ノードを介して前記第２ＮＭＯＳトランジスタと接続され、ゲートに前記共通ノードに載せられた電圧を受信する第２ＰＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第二十五の発明としては、前記バイアス供給部は、前記第１ＮＭＯＳトランジスタと接地電圧端との間に接続され、ゲートに前記駆動信号を受信する第３ＮＭＯＳトランジスタと、前記第２ＮＭＯＳトランジスタと前記接地電圧端との間に接続され、ゲートに前記駆動信号を受信する第４ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

第二十六の発明としては、前記フィードバック部は、前記第１フィードバック信号をゲート入力とし、前記第１ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレインソース端が接続されている第５ＮＭＯＳトランジスタと、前記第２フィードバック信号をゲート入力とし、前記第２ＮＭＯＳトランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第６ＮＭＯＳトランジスタとを備えたことを特徴とする差動増幅装置を提供する。

本発明によれば、出力信号をフィードバック入力されて出力信号を再び増幅させることによって、従来の入力信号のレベル差が少ないことから発生するデータフェイルを防止できるという効果を奏する。

以下、添付図面を参照しつつ本発明の一実施形態を説明する。

図４は、本発明に係るフィードバック差動増幅器のブロック構成図である。同図に示すように、本発明に係るフィードバック差動増幅器は、第１及び第２入力信号ＩＮ，ＩＮＢが有する電圧レベルの差を感知及び増幅して、第１及び第２出力信号ＯＵＴ、ＯＵＴＢとして出力し、第１及び第２出力信号ＯＵＴ，ＯＵＴＢをフィードバック信号ＯＵＴ_ＦＤ，ＯＵＴＢ_ＦＤとして受けて、第１及び第２出力信号ＯＵＴ，ＯＵＴＢのレベルを補正して出力する。

図５は、図４に示す本発明に係る差動増幅器の内部回路図である。同図に示すように、差動増幅器を説明すれば、差動増幅器は駆動信号ＥＮに応答して第１及び第２入力信号ＩＮ，ＩＮＢを受け第２出力信号ＯＵＴＢを出力し、第１及び第２出力信号ＯＵＴ，ＯＵＴＢをフィードバック信号ＯＵＴ_ＦＤ、ＯＵＴＢ_ＦＤとして受け、第２出力信号ＯＵＴＢのレベルを調整して出力する第１増幅部１００と、駆動信号ＥＮに応答して第１及び第２入力信号ＩＮ、ＩＮＢを受け第１出力信号ＯＵＴを出力し、第１及び第２フィードバック信号ＯＵＴ_ＦＤ、ＯＵＴＢ_ＦＤを受け第１出力信号ＯＵＴのレベルを調整して出力するための第２増幅部２００と、駆動信号ＥＮに応答して第１及び第２出力信号ＯＵＴ、ＯＵＴＢのレベルを安定的に維持して出力するための初期化部３００とを備える。

第１増幅部１００は、駆動信号ＥＮに応答して駆動電流を供給するためのバイアス供給部１２０と、バイアス供給部に直列接続されて第１及び第２入力信号ＩＮ，ＩＮＢの電圧差に応じて第２出力信号ＯＵＴＢのレベルを調節するための入力部１４０と、入力部に並列接続されて第１及び第２フィードバック信号ＯＵＴ_ＦＤ、ＯＵＴＢ_ＦＤの電圧差に応じて第２出力信号ＯＵＴＢのレベルを調節するためのフィードバック部１６０と、入力部１４０及びフィードバック部１６０により決定される電流を入力部１４０及びフィードバック部１６０に提供するためのローディング部１８０とを備える。

詳説すれば、第１増幅部１００は、駆動信号ＥＮをゲート入力とし、互いに並列接続され、ソース端が接地電源ＶＳＳに共通して接続された第１及び第２ＮＭＯＳトランジスタＮＭ５，ＮＭ６と、第１及び第２入力信号ＩＮ，ＩＮＢをそれぞれのゲート入力とし、第１及び第２ＮＭＯＳトランジスタＮＭ５，ＮＭ６の共通して接続されたドレイン端にそれぞれのソース端が接続された第３及び第４ＮＭＯＳトランジスタＮＭ７，ＮＭ８と、第１フィードバック信号ＯＵＴ_ＦＤをゲート入力とし、第３ＮＭＯＳトランジスタＮＭ７のドレイン・ソース端に自分のドレイン・ソース端が接続された第５ＮＭＯＳトランジスタＮＭ９と、第２フィードバック信号ＯＵＴＢ_ＦＤをゲート入力とし、第４ＮＭＯＳトランジスタＮＭ８のドレイン・ソース端に自分のドレイン・ソース端が接続された第６ＮＭＯＳトランジスタＮＭ１０と、第４ＮＭＯＳトランジスタＮＭ８のドレイン端にかかる電圧をそれぞれのゲート電圧として受け、電源電圧ＶＤＤと第３及び第４ＮＭＯＳトランジスタＮＭ７，ＮＭ８のドレイン端にそれぞれのドレイン端が接続された第１及び第２ＰＭＯＳトランジスタＰＭ３，ＰＭ４と、第３ＮＭＯＳトランジスタＮＭ７のドレイン端と第１ＰＭＯＳトランジスタＰＭ１のドレイン端の接続ノードにかかる電圧を第２出力信号ＯＵＴＢとして出力する。

また、第２増幅部２００は、第１増幅部１００とほぼ同一な回路で具現され、第４ＮＭＯＳトランジスタＮＭ８のドレイン端と第２ＰＭＯＳトランジスタＰＭ４のドレイン端の接続ノードに対応するノードにかかる電圧を第１出力信号ＯＵＴとして出力する点のみ異なっている。

このように、前述した本発明に係る差動増幅器は、出力信号ＯＵＴ，ＯＵＴＢをフィードバック信号ＯＵＴ_ＦＤ，ＯＵＴＢ_ＦＤとして受信して、入力部１４０の抵抗値を調節して入力部１４０の電流量を調節することで、出力信号ＯＵＴ，ＯＵＴＢが再び増幅されるようにするためのフィードバック部１６０を備える。

以下、第１増幅部２２０を例に、フィードバック部１６０をさらに備えて第２出力信号ＯＵＴＢが再び増幅される過程について説明する。

まず、第１入力信号ＩＮは、第２入力信号ＩＮＢよりも高い電圧レベルを有すると仮定する。その後、駆動信号ＥＮが論理レベル「Ｈ」に活性化されれば、バイアス部２２０が活性化されて、バイアス電流を供給する。したがって、入力部１４０内の第１入力信号ＩＮをゲート入力として有する第３ＮＭＯＳトランジスタＮＭ７が、第２入力信号ＩＮＢをゲート入力とする第４ＮＭＯＳトランジスタＮＭ８に比べてより多くターンオンされるので、第２出力信号ＯＵＴＢは、第１出力信号ＯＵＴよりも低い電圧レベルを有する。
このような過程で、第１及び第２出力信号ＯＵＴ、ＯＵＴＢは、第１及び第２増幅部２００、３００により増幅されて出力されるので、第１出力信号ＯＵＴは、第１入力信号ＩＮよりも高い電圧レベルを有し、第２出力信号ＯＵＴＢは、第２入力信号ＩＮＢよりも低い電圧レベルを有する。

したがって、第１出力信号ＯＵＴを第１フィードバック信号ＯＵＴ_ＦＤとして受ける第５ＮＭＯＳトランジスタＮＭ９は、第３ＮＭＯＳトランジスタＮＭ７よりも少ないターンオン抵抗を有するので、第３及び第５ＮＭＯＳトランジスタＮＭ７、ＮＭ９の並列抵抗値はより小さくなり、第２出力信号ＯＵＴＢのレベルはより小さくなる。

前述したような過程により、第２出力信号ＯＵＴＢのレベルは接地電圧ＶＳＳレベルまで、第１出力信号ＯＵＴは電源電圧ＶＤＤのレベルまで増幅されて出力される。

したがって、本発明に係る差動増幅器は、従来とは異なり、出力信号をフィードバック入力されて入力部の抵抗値を調節するフィードバック部をさらに備えることで、第１及び第２入力信号のレベル差が少ない場合でもフィードバック信号を通じて出力信号のレベルを調整して出力することができる。そのため、従来入力信号のレベル差が少なくて出力信号のレベルが論理レベルを判別できないレベルを有することから、データがフェイルする現象を防止できる。

図６は、図４に示す差動増幅器の動作タイミングチャートである。同図に示すように、第１及び第２入力信号ＩＮ，ＩＮＢが１０ｍＶの電圧レベルの差を持って入力され、駆動信号ＥＮが論理レベル「Ｈ」に活性化される時、図示のように、本発明に係る差動増幅器は、第１及び第２出力信号ＯＵＴ，ＯＵＴＢを１.３Ｖの電圧レベルの差を有するようにして出力させる。

図６に示すように、本発明に係る差動増幅器は、従来とは異なり、第１及び第２入力信号が少ない電圧レベルの差を有しても、フィードバック部を介して出力信号を再び増幅させるので、従来よりも大きいレベル差のレベルを出力する。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来技術に係る差動増幅器のブロック構成図である。図１に示す差動増幅器の内部回路図である。図１に示す差動増幅器の動作タイミングチャートである。本発明に係る差動増幅器のブロック構成図である。図４に示す差動増幅器の内部回路図である。図４に示す差動増幅器の動作タイミングチャートである。

符号の説明

１００，２００増幅部
１２０バイアス部
１４０入力部
１６０フィードバック部
１８０ローディング部

Claims

第１及び第２入力信号が有する電圧レベルの差を感知及び増幅して、第１及び第２出力信号として出力するための増幅手段と、
前記第１出力信号を第１フィードバック信号として、前記第２出力信号を第２フィードバック信号として受けて、前記第１フィードバック信号と前記第２フィードバック信号との電圧レベルの差を増幅するためのフィードバック手段と
を備え、
前記増幅手段は、前記第１及び第２入力信号の電圧差に応じて、第１及び第２出力信号の電圧レベルを調節するための入力部を有し、
前記入力部は、
それぞれのゲートに前記第１及び第２入力信号を受信する第１及び第２トランジスタからなる第１入力部と、
それぞれのゲートに前記第１及び第２入力信号を受信する第３及び第４トランジスタからなる第２入力部とを備え、
前記フィードバック手段は、
前記第１フィードバック信号をゲート入力とし、前記第１トランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第５トランジスタと、
前記第２フィードバック信号をゲート入力とし、前記第２トランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第６トランジスタと、
前記第１フィードバック信号をゲート入力とし、前記第３トランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第７トランジスタと、
前記第２フィードバック信号をゲート入力とし、前記第４トランジスタのドレイン・ソース端に自分のドレイン・ソース端が接続されている第８トランジスタと
を備えることを特徴とする差動増幅装置。
前記増幅手段は、
前記入力部の一端と接続されて、前記入力部と前記フィードバック手段に応じた電流を前記入力部とフィードバック手段に供給するためのローディング部と、
前記入力部の他端と接続されて、駆動信号に応答して前記入力部、前記ローディング部、及び前記フィードバック手段にバイアス電流を供給するためのバイアス供給部とを
さらに備えることを特徴とする請求項１に記載の差動増幅装置。
前記フィードバック手段は、前記第１及び第２フィードバック信号の電圧レベルの差に応じて、前記第１及び第２出力信号の電圧レベルを調節することを特徴とする請求項２に記載の差動増幅装置。
前記ローディング部は、
前記第１入力部と電源電圧端との間に接続された第９及び第１０トランジスタから構成された第１ローディング部と、
前記第２入力部と前記電源電圧端との間に接続された第１１及び第１２トランジスタから構成された第２ローディング部と
を備えたことを特徴とする請求項３に記載の差動増幅装置。
前記第９トランジスタは、前記第２出力信号が出力されるノードを介して前記第１トランジスタと接続され、ゲートに前記第１０トランジスタと前記第２トランジスタの第１共通ノードに載せられた電圧を受信することを特徴とする請求項４に記載の差動増幅装置。
前記第１０トランジスタは、前記第２トランジスタと接続され、ゲートに前記第１共通ノードに載せられた電圧を受信することを特徴とする請求項５に記載の差動増幅装置。
前記第１１トランジスタは、第３トランジスタと接続され、ゲートに前記第１２トランジスタと前記第３トランジスタの第２共通ノードに載せられた電圧を受信することを特徴とする請求項４に記載の差動増幅装置。
前記第１２トランジスタは、前記第１出力信号が出力されるノードを介して前記第４トランジスタと接続され、ゲートに前記第２共通ノードに載せられた電圧を受信することを特徴とする請求項７に記載の差動増幅装置。
前記バイアス供給部は、前記入力部と接地電圧端との間に接続され、それぞれのゲートに前記駆動信号を受信する複数のトランジスタから構成されたことを特徴とする請求項２に記載の差動増幅装置。
第１入力信号と第２入力信号との間の電圧差に応じて第１出力ノードと第２出力ノードとの電圧レベルを制御する入力部と、
互いのゲートが接続された２つのトランジスタをそれぞれ備え、２つのトランジスタのうちの１つはダイオード接続され、残りの１つは、第１及び第２出力ノードのうち、対応する１つと接続された第１及び第２ローディング部と、
前記第１出力ノードからフィードバックされる第１フィードバック信号に応じて前記第２出力ノードの電圧レベルを制御する第１フィードバック部と、
前記第１ローディング部のダイオード接続ノードと接続されて、前記第２出力ノードからフィードバックされる第２フィードバック信号に応じて動作する第２フィードバック部と、
前記第２ローディング部のダイオード接続ノードと接続されて、前記第１フィードバック信号に応じて動作する第３フィードバック部と、
前記第２フィードバック信号に応じて前記第１出力ノードの電圧レベルを制御する第４フィードバック部と
を備えることを特徴とする差動増幅装置。
駆動信号に応じて第１及び第２出力ノードを初期化する初期化部と、
前記駆動信号に応答して前記第１ないし第４フィードバック部、前記第１及び第２ローディング部、及び前記入力部にバイアス電流を供給し、前記差動増幅装置の活性化を制御するためのバイアス供給部と、
をさらに備えることを特徴とする請求項１０に記載の差動増幅装置。
前記入力部は、
前記第１ローディング部とバイアス供給部との間に接続され、前記第１入力信号及び第２入力信号をゲートとしてそれぞれ受信する第１及び第２トランジスタを備える第１入力部と、
前記第２ローディング部とバイアス供給部との間に接続され、前記第１入力信号及び第２入力信号をゲートとしてそれぞれ受信する第３及び第４トランジスタを備える第２入力部と
を備え、
前記第１トランジスタの第１端子は、前記第２出力ノードと接続され、前記第４トランジスタの第１端子は、前記第１出力ノードと接続されることを特徴とする請求項１０に記載の差動増幅装置。