KR100766383B1 - 반도체 메모리 장치의 증폭 회로 - Google Patents

반도체 메모리 장치의 증폭 회로 Download PDF

Info

Publication number
KR100766383B1
KR100766383B1 KR1020060076802A KR20060076802A KR100766383B1 KR 100766383 B1 KR100766383 B1 KR 100766383B1 KR 1020060076802 A KR1020060076802 A KR 1020060076802A KR 20060076802 A KR20060076802 A KR 20060076802A KR 100766383 B1 KR100766383 B1 KR 100766383B1
Authority
KR
South Korea
Prior art keywords
signal
node
response
nmos transistor
drain
Prior art date
Application number
KR1020060076802A
Other languages
English (en)
Inventor
하성주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060076802A priority Critical patent/KR100766383B1/ko
Priority to US11/819,610 priority patent/US7759981B2/en
Priority to JP2007210073A priority patent/JP2008048407A/ja
Application granted granted Critical
Publication of KR100766383B1 publication Critical patent/KR100766383B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Abstract

본 발명의 일 실시예에 따른 반도체 메모리 장치의 증폭 회로는, 제어 신호에 응답하여, 업 데이터 신호 및 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 업 신호 및 다운 신호를 출력하며, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 상기 업 신호 및 상기 다운 신호를 증폭하는 동작을 반복하는 데이터 증폭 수단을 포함한다.
업 신호, 다운 신호, 차동 증폭

Description

반도체 메모리 장치의 증폭 회로{Amplifying Circuit of Semiconductor Memory Apparatus}
도 1은 일반적인 반도체 메모리 장치의 증폭 회로를 나타내는 블록도,
도 2는 본 발명에 따른 반도체 메모리 장치의 증폭 회로를 나타내는 블록도,
도 3은 도 2에 도시된 데이터 증폭부를 나타내는 상세 블록도,
도 4는 도 3에 도시된 데이터 증폭부를 나타내는 회로도,
도 5는 종래의 반도체 메모리 장치의 증폭 회로와 본 발명에 따른 반도체 메모리 장치의 증폭 회로의 출력을 비교하는 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 데이터 증폭부 110 : 업 신호 증폭부
130 : 다운 신호 증폭부 150 : 제어부
본 발명은 반도체 메모리 장치의 증폭 회로에 관한 것으로, 보다 상세하게는 레벨 차이가 매우 작은 입력 데이터를 로직 레벨(logic level)로 증폭하는 반도체 메모리 장치의 증폭 회로에 관한 것이다.
이하, 일반적인 반도체 메모리 장치의 증폭 회로를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 반도체 메모리 장치의 증폭 회로를 나타내는 블록도이다.
일반적인 반도체 메모리 장치의 증폭 회로는 제 1 제어 신호(STB1)에 응답하여 레벨 차이가 매우 작은 입력 데이터(IN, INb)를 일차로 증폭하여 제 1 업 신호(OUT1) 및 제 1 다운 신호(OUT1b)를 출력하는 제 1 증폭부(10); 및 제 2 제어 신호(STB2)에 응답하여 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)의 레벨 차를 다시 증폭하여 로직 레벨(logic level)의 제 2 업 신호(OUT2) 및 제 2 다운 신호(OUT2b)를 출력하는 제 2 증폭부(20)로 구성된다.
상기 제 1 제어 신호(STB1)는 상기 제 1 증폭부(10)를 활성화시키는 신호이고, 상기 제 2 제어 신호(STB2)는 상기 제 2 증폭부(20)를 활성화시키는 신호이다.
일반적인 반도체 메모리 장치의 증폭 회로는 상기 입력 데이터(IN, INb)의 레벨 차이가 매우 작은 경우 상기 제 1 증폭부(10)에서 상기 입력 데이터(IN, INb)의 레벨 차이를 일차로 증폭하고, 이후 상기 제 2 증폭부(20)에서 상기 제 1 증폭부(10)에서 출력되는 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)의 레벨 차이를 로직 레벨로 증폭시킨다.
예를 들어, 상기 제 1 증폭부(10)는 쌍을 이루는 두 개의 차동 증폭기(Differential Amplifier)를 구비하여 하나의 차동 증폭기(Differential Amplifier)는 상기 입력 데이터(IN, INb)의 레벨 차를 증폭하여 상기 제 1 업 신호(OUT1)를 출력하고, 다른 하나의 차동 증폭기(Differential Amplifier)는 상기 입력 데이터(IN, INb)의 레벨 차를 증폭하여 상기 제 1 업 신호(OUT1)와 쌍을 이루는 상기 제 1 다운 신호(OUT1b)를 출력한다.
상기 제 2 증폭부(20)는 크로스 커플드 증폭기(Cross Coupled Amplifier)를 구비하고 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)에 응답하여 상기 제 2 증폭부(20)의 내부적인 피드백(feedback) 동작에 의해서 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)의 레벨 차이를 증폭하여 로직 레벨의 상기 제 2 업 신호(OUT2) 및 상기 제 2 다운 신호(OUT2b)를 출력한다.
즉, 상기 제 1 증폭부(10)는 상기 입력 데이터(IN, INb)의 미세한 레벨 차이를 감지하여 상기 제 2 증폭부(20)가 감지할 수 있도록 상기 입력 데이터(IN, INb)를 증폭하는 역할을 하고, 상기 제 2 증폭부(20)는 상기 제 1 증폭부(10)에서 출력된 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)를 로직 레벨(logic level)까지 증폭하는 역할을 한다.
상기 제 1 증폭부(10)의 경우 입력 데이터(IN, INb)의 레벨 차이에 대해 자체 게인(gain) 만큼 증폭해 주는 것이므로 오프셋(offset)이나 노이즈(noise)의 영향에도 비교적 안정적으로 증폭 동작을 수행할 수 있지만 상기 입력 데이터(IN, INb)의 신호가 약할 경우에 출력되는 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)가 로직 레벨(logic level)까지 증폭되지 못한다. 이에 비해 제 2 증폭부(20)의 경우 피드백(feedback)을 이용해 로직 레벨까지 증폭 할 수 있지만 오프셋(offset)이나 노이즈(noise)의 영향으로 잘못된 방향으로 피드백(feedback)이 일어나는 경우가 발생할 수 있다.
일반적인 반도체 메모리 장치의 증폭 회로는 이러한 차동 증폭기(Differential Amplifier)와 크로스 커플드 증폭기(Cross Coupled Amplifier)의 장점들을 이용한다.
즉, 상기 제 1 증폭부(10)에 구비되는 차동 증폭기(Differential Amplifier)가 입력되는 데이터를 안정적으로 자체 게인(gain) 만큼 증폭하고, 상기 제 1 증폭부(10)에서 출력되는 상기 제 1 업 신호(OUT1) 및 상기 제 1 다운 신호(OUT1b)를 제 2 증폭부(20)에 구비되는 크로스 커플드 증폭기(Cross Coupled Amplifier)가 로직 레벨까지 증폭하여 상기 제 2 업 신호(OUT2) 및 상기 제 2 다운 신호(OUT2b)를 출력하는 것이다. 하지만 하나의 신호를 증폭하기 위해 두개의 증폭 단계를 사용함으로써 회로 면적을 많이 차지 하는 문제가 있다. 특히 입출력 센스 앰프(Input/Output Sense Amplifier)와 같이 반도체 메모리에서 사용되는 수가 매우 많은 경우 반도체 메모리의 회로의 면적에 대한 부담이 커진다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리 장치의 증폭 회로는 차동 증폭기 만을 구비하는 증폭부를 포함하여, 상기 증폭부가 입력 데이터를 증폭하여 출력하고, 출력된 데이터를 다시 상기 증폭부로 피드백 시켜 상기 증폭부에 의한 증폭 동작이 반복되도록 함으로써 종래의 반도체 메모리 장치의 증폭 회로와 같은 효과를 얻을 수 있어 종래의 증폭 장치의 면적을 줄일 수 있는 반도체 메모리 장치의 증폭 회로를 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치의 증폭 회로는, 제어 신호에 응답하여, 업 데이터 신호 및 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 업 신호 및 다운 신호를 출력하며, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 상기 업 신호 및 상기 다운 신호를 증폭하는 동작을 반복하는 데이터 증폭 수단을 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 증폭 회로는, 제어 신호에 응답하고, 업 데이터 신호 및 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 업 신호를 출력하고 피드백 되는 다운 신호 및 피드백 되는 상기 업 신호의 비교 결과에 응답하여 상기 업 신호를 더 증폭시켜 출력하는 업 신호 증폭 수단; 및 상기 제어 신호에 응답하고, 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 상기 다운 신호를 출력하고 피드백 되는 상기 다운 신호 및 피드백 되는 상기 업 신호의 비교 결과에 응답하여 상기 다운 신호를 더 증폭시켜 출력하는 다운 신호 증폭 수단;을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 메모리 장치의 증폭 회로를 나타내는 블록도이다.
본 발명에 따른 반도체 메모리 장치의 증폭 회로는 제어 신호(STB1, STB2)에 응답하여, 업 데이터 신호(IN) 및 다운 데이터 신호(INb)의 비교 결과에 응답하여 증폭되는 업 신호(OUT) 및 다운 신호(OUTb)를 출력하며, 피드백(feedback) 되는 상기 업 신호(OUT) 및 피드백(feedback) 되는 상기 다운 신호(OUTb)의 비교 결과에 응답하여 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 증폭하는 동작을 반복하는 데이터 증폭부(100)를 포함한다.
상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)는 쌍을 이루어 데이터를 가지고 입력되는 신호이며, 상기 업 신호(OUT) 및 상기 다운 신호(OUTb) 역시 쌍을 이루어 데이터를 가지고 출력되는 신호이다.
도 3은 도 2에 도시된 데이터 증폭부를 나타내는 상세 블록도이다.
상기 데이터 증폭부(100)는 상기 제어 신호(STB1, STB2)에 응답하고, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 비교 결과에 응답하여 증폭되는 상기 업 신호(OUT)를 출력하고 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)의 비교 결과에 응답하여 상기 업 신호(OUT)를 더 증폭 하여 출력하는 업 신호 증폭부(110); 상기 제어 신호(STB1, STB2)에 응답하고, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 비교 결과에 응답하여 증폭되는 상기 다운 신호(OUTb)를 출력하고 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)의 비교 결과에 응답하여 상기 다운 신호(OUTb)를 더 증폭하여 출력하는 다운 신호 증폭부(130); 및 상기 제어 신호(STB1, STB2)에 응답하여, 상기 업 신호 증폭부(110)의 출력 단 및 상기 다운 신호 증폭부(130)의 출력 단을 프리차지(precharge) 시키는 프리차지부(150);를 포함한다.
상기 제어 신호(STB1, STB2)는 활성화 구간이 다른 제 1 제어 신호(STB1) 및 제 2 제어 신호(STB2)를 포함한다.
도 4는 도 3에 도시된 데이터 증폭부를 나타내는 회로도이다.
상기 업 신호 증폭부(110)는 상기 제 1 제어 신호(STB1)에 응답하여 구동되고, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 비교 결과에 응답하여 전류 변화량을 가지는 제 1 비교부(111); 상기 제 2 제어 신호(STB2)에 응답하여 구동 되고, 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)의 비교 결과에 응답하여 전류 변화량을 가지는 제 2 비교부(113); 및 상기 제 1 비교부(111)와 상기 제 2 비교부(113)가 연결된 접속 단에 동일 전류를 인가하는 제 1 전류 미러부(115);를 포함한다.
상기 다운 신호 증폭부(130)는 상기 제 1 제어 신호(STB1)에 응답하여 구동되고, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 비교 결과에 응답하여 전류 변화량을 가지는 제 3 비교부(131); 상기 제 2 제어 신호(STB2)에 응답하여 구동 되고, 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)의 비교 결과에 응답하여 전류 변화량을 가지는 제 4 비교부(133); 및 상기 제 3 비교부(131)와 상기 제 4 비교부(133)가 연결된 접속 단에 동일 전류를 인가하는 제 2 전류 미러부(135);를 포함한다.
상기 제 1 비교부(111)는 게이트 단이 상기 제 1 제어 신호(STB1)를 입력받고 소스 단이 접지 전압(VSS)을 인가받는 제 1 엔모스(NMOS) 트랜지스터(N1); 게이트 단이 상기 다운 데이터 신호(INb)를 입력받고 드레인 단이 제 1 노드(Node_A)에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터(N1)의 드레인 단에 연결된 제 2 엔모스 트랜지스터(N2); 및 게이트 단이 상기 업 데이터 신호(IN)를 입력받고 드레인 단이 제 2 노드(Node_B)에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터(N1)의 드레인 단에 연결된 제 3 엔모스 트랜지스터(N3);를 포함한다.
상기 제 2 비교부(113)는 게이트 단이 상기 제 2 제어 신호(STB2)를 입력받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 4 엔모스 트랜지스터(N4); 게이트 단이 피드백 되는 상기 업 신호(OUT)를 입력받고 드레인 단이 상기 제 2 노드(Node_B)에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터(N4)의 드레인 단에 연결된 제 5 엔모스 트랜지스터(N5); 및 게이트 단이 피드백 되는 상기 다운 신호(OUTb)를 입력받고 드레인 단이 상기 제 1 노드(Node_A)에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터(N4)의 드레인 단에 연결된 제 6 엔모스 트랜지스터(N6);를 포함한다.
상기 제 1 전류 미러부(115)는 소스 단이 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 1 노드(Node_A)에 연결되는 제 1 피모스(PMOS) 트랜지스터(P1); 소스 단이 상기 외부 전압(VDD)을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터(P1)의 게이트 단 및 상기 제 2 노드(Node_B)에 연결되며 드레인 단이 상기 제 2 노드(Node_B)에 연결되는 제 2 피모스 트랜지스터(P2);를 포함한다.
상기 제 1 노드(Node_A) 및 상기 제 2 노드(Node_B)는 상기 제 1 비교부(111), 상기 제 2 비교부(113) 및 상기 제 1 전류 미러부(115)가 서로 연결되는 접속 단이고, 본 발명에서는 상기 제 1 노드(Node_A)에서 상기 업 신호(OUT)가 출력되지만 상기 제 2 노드(Node_B)에서 상기 업 신호(OUT)가 출력되는 것도 가능함 을 밝혀 둔다.
상기 제 3 비교부(131)는 게이트 단이 상기 제 1 제어 신호(STB1)를 입력받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 7 엔모스(NMOS) 트랜지스터(N7); 게이트 단이 상기 업 데이터 신호(IN)를 입력받고 드레인 단이 제 3 노드(Node_C)에 연결되며 소스 단이 상기 제 7 엔모스 트랜지스터(N7)의 드레인 단에 연결된 제 8 엔모스 트랜지스터(N8); 및 게이트 단이 상기 다운 데이터 신호(INb)를 입력받고 드레인 단이 제 4 노드(Node_D)에 연결되며 소스 단이 상기 제 7 엔모스 트랜지스터(N7)의 드레인 단에 연결된 제 9 엔모스 트랜지스터(N9);를 포함한다.
상기 제 4 비교부(133)는 게이트 단이 상기 제 2 제어 신호(STB2)를 입력받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 10 엔모스 트랜지스터(N10); 게이트 단이 피드백 되는 상기 다운 신호(OUTb)를 입력받고 드레인 단이 상기 제 4 노드(Node_D)에 연결되며 소스 단이 상기 제 10 엔모스 트랜지스터(N10)의 드레인 단에 연결된 제 11 엔모스 트랜지스터(N11); 및 게이트 단이 피드백 되는 상기 업 신호(OUT)를 입력받고 드레인 단이 상기 제 3 노드(Node_C)에 연결되며 소스 단이 상기 제 10 엔모스 트랜지스터(N10)의 드레인 단에 연결된 제 12 엔모스 트랜지스터(N12);를 포함한다.
상기 제 2 전류 미러부(135)는 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 3 노드(Node_C)에 연결되는 제 3 피모스(PMOS) 트랜지스터(P3); 소스 단이 상기 외부 전압(VDD)을 인가받고 게이트 단이 상기 제 3 피모스 트랜지스터(P3)의 게이트 단 및 상기 제 4 노드(Node_D)에 연결되며 드레인 단이 상기 제 4 노드(Node_D)에 연결되는 제 4 피모스 트랜지스터(P4);를 포함한다.
상기 제 3 노드(Node_C) 및 상기 제 4 노드(Node_D)는 상기 제 3 비교부(131), 상기 제 4 비교부(133) 및 상기 제 2 전류 미러부(135)가 서로 연결되는 접속 단이고, 본 발명에서는 상기 제 3 노드(Node_C)에서 상기 다운 신호(OUTb)가 출력되지만 상기 제 4 노드(Node_D)에서 상기 다운 신호(OUTb)가 출력되는 것도 가능함을 밝혀 둔다.
상기 프리차지부(150)는 입력 단이 상기 제어 신호(STB1, STB2)를 입력받는 낸드 게이트(ND1); 및 게이트 단이 상기 낸드 게이트(ND1)의 출력 단에 연결되고 서로 직렬로 연결된 복수 개의 피모스 트랜지스터(P5 ~ P7)를 구비하고, 복수 개의 상기 피모스 트랜지스터(P5 ~ P7)의 양끝에서 외부 전압(VDD)을 인가받는다.
상기 제 5 피모스 트랜지스터(P5) 및 상기 제 7 피모스 트랜지스터(P7)의 접속 단과 상기 제 6 피모스 트랜지스터(P6) 및 상기 제 7 피모스 트랜지스터(P7)의 접속 단은 상기 제 1 제어 신호(STB1) 및 상기 제 2 제어 신호(STB2)에 응답하여 상기 외부 전압(VDD)으로 프리차지(precharge) 되거나 각각 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 출력한다.
본 발명에서는 상기 제 1 전류 미러부(115), 상기 제 2 전류 미러부(135) 및 상기 프리차지부(150)에 상기 외부 전압(VDD)을 인가하여 실시하였지만, 설계자의 목적에 따라 인가되는 전압을 달리할 수 있으므로, 본 발명에 인가되는 전압을 상기 외부 전압(VDD)으로 한정하지 않음을 밝혀 둔다.
도 4에 도시된 복수 개의 반전 수단(IV1 ~IV4)은 상기 제어 신호(STB1, STB2)의 구동력을 높일 수 있고, 동작하고자 하는 회로의 목적에 따라 개수를 달리 할 수 있다.
본 발명에 따른 반도체 메모리 장치의 증폭 회로의 동작을 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.
본 발명에 따른 반도체 메모리 장치의 증폭 회로는 최초로 입력되는 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)를 데이터 증폭부(100)에서 증폭하여 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 출력하고, 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 다시 상기 데이터 증폭부(100)에서 피드백(feedback) 받아 증폭함으로써, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 레벨 차이가 아주 작거나 상기 데이터 증폭부(100)에 구비되는 증폭기(Amplifier)의 게인(gain)이 아주 작은 경우에도 하나의 상기 데이터 증폭부(100) 만으로도 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 로직 레벨(Logic Level)까지 증폭할 수 있다.
상기 업 데이터 신호(IN)가 하이 레벨이고 상기 다운 데이터 신호(INb)가 로우 레벨이라고 가정하고 본 발명에 따른 반도체 메모리 장치의 증폭 회로를 보다 상세히 설명하면 다음과 같다.
상기 제 1 제어 신호(STB1)가 활성화 되면 상기 제 1 엔모스 트랜지스터(N1) 및 상기 제 7 엔모스 트랜지스터(N7)가 턴-온(turn-on) 되어 상기 업 신호 증폭부(110) 및 상기 다운 신호 증폭부(130)는 활성화 된다.
상기 업 신호 증폭부(110)는 상기 제 1 비교부(111)에서 상기 제 2 엔모스 트랜지터(N2)와 상기 제 3 엔모스 트랜지스터(N3)를 통해 흐르는 전류 변화에 응답하여 상기 제 1 노드(Node_A)의 레벨을 하이 레벨로 만든다. 즉, 상기 제 1 전류 미러부(115)에서 상기 제 1 노드(Node_A) 및 상기 제 2 노드(Node_B)로 동일 전류를 인가하여도 상기 제 3 엔모스 트랜지스터(N3)를 통해 흐르는 전류가 상기 제 2 엔모스 트랜지스터(N2)를 통해 흐르는 전류보다 많기 때문에 상기 제 1 노드(Node_A)를 통해 하이 레벨의 상기 업 신호(OUT)를 출력한다.
상기 다운 신호 증폭부(130)는 상기 제 3 비교부(131)에서 상기 제 8 엔모스 트랜지터(N8)와 상기 제 9 엔모스 트랜지스터(N9)를 통해 흐르는 전류 변화에 응답하여 상기 제 3 노드(Node_C)의 레벨을 로우 레벨로 만든다. 즉, 상기 제 8 엔모스 트랜지스터(N8)를 통해 흐르는 전류가 상기 제 9 엔모스 트랜지스터(N9)를 통해 흐르는 전류보다 많기 때문에 상기 제 3 노드(Node_C)를 통해 로우 레벨의 상기 다운 신호(OUTb)를 출력한다.
이후, 상기 제 1 제어 신호(STB1)가 활성화 된 상태에서 상기 제 2 제어 신호(STB2)가 활성화 되면, 상기 제 2 제어 신호(STB2)에 응답하여 상기 제 4 엔모스 트랜지스터(N4) 및 상기 제 10 엔모스 트랜지스터(N10)가 턴-온(turn-on) 된다.
상기 제 1 제어 신호(STB1)가 활성화 되어 있기 때문에 상기 제 1 비교부(111) 및 상기 제 3 비교부(131)도 활성화 상태를 유지한다.
상기 업 신호 증폭부(110)에서, 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)의 레벨 차이가 최초로 입력된 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)의 레벨 차이보다 크기 때문에, 상기 제 5 엔모스 트랜지스터(N5)를 통해 흐르는 전류와 상기 제 6 엔모스 트랜지스터(N6)를 통해 흐르는 전류의 차가 상기 제 3 엔모스 트랜지스터(N3)를 통해 흐르는 전류와 상기 제 2 엔모스 트랜지스터(N2)를 통해 흐르는 전류의 차보다 크게 되어 상기 제 1 노드(Node_A)의 레벨은 더 높아지게 된다.
한편, 상기 다운 신호 증폭부(130)에서는 상기 제 12 엔모스 트랜지스터(N12)를 통해 흐르는 전류와 상기 제 11 엔모스 트랜지스터(N11)를 통해 흐르는 전류의 차가 상기 제 8 엔모스 트랜지스터(N8)를 통해 흐르는 전류와 상기 제 9 엔모스 트랜지스터(N9)를 통해 흐르는 전류의 차보다 크게 되어 상기 제 3 노드(Node_C)의 레벨이 더 낮아지게 된다.
즉, 상기 업 신호 증폭부(110)는 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)에 응답하여 상기 업 신호(OUT)를 상기 외부 전압(VDD) 레벨까지 높이는 동작을 반복하고, 상기 다운 신호 증폭부(130)는 피드백 되는 상기 업 신호(OUT) 및 피드백 되는 상기 다운 신호(OUTb)에 응답하여 상기 다운 신호(OUTb)를 상기 접지 전압(VSS) 레벨까지 낮추는 동작을 반복한다.
상기 제 1 제어 신호(STB1)가 비활성화 되고 상기 제 2 제어 신호(STB2)가 활성화 된 상태에서 상기 업 신호 증폭부(110) 및 상기 다운 신호 증폭부(130)는 상기 제 1 제어 신호(STB1) 및 상기 제 2 제어 신호(STB2)가 동시에 활성화 된 경우와 같이 동작하게 된다.
상기 제어부(150)는 상기 제 1 제어 신호(STB1) 및 상기 제 2 제어 신호(STB2) 중 어느 하나의 신호라도 하이 레벨로 활성화 되면 제 1 반전 수단(IV1), 제 3 반전 수단(IV3)과 상기 낸드 게이트(ND1)를 통해 복수 개의 상기 피모스 트랜지스터(P5 ~ P7)를 턴-오프(turn-off) 시키고, 상기 제 1 제어 신호(STB1) 및 상기 제 2 제어 신호(STB2)가 모두 로우 레벨로 비활성화 되면 상기 제 1 반전 수단(IV1), 상기 제 3 반전 수단(IV3)과 상기 낸드 게이트(ND1)를 통해 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)가 출력되는 노드를 상기 외부 전압(VDD)으로 프리차지 시킨다.
도 5는 종래의 반도체 메모리 장치의 증폭 회로와 본 발명에 따른 반도체 메모리 장치의 증폭 회로의 출력을 비교하는 타이밍도이다.
A 영역은 종래의 반도체 메모리 장치의 증폭 회로의 출력을 나타내는 타이밍도이고, B 영역은 본 발명에 따른 반도체 메모리 장치의 증폭 회로의 출력을 나타내는 타이밍도 이다.
도 5에 도시된 바와 같이, 종래에 반도체 메모리 장치의 증폭 회로가 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)를 증폭하여 출력하는 상기 업 신호(OUT2) 및 상기 다운 신호(OUT2b)의 로직 레벨과 본 발명에 따른 반도체 메모리 장치의 증폭 회로가 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)를 증폭하여 출력하는 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)의 로직 레벨이 유사함을 알 수 있다. 즉 본 발명에서는 종래와 같은 증폭 특성을 유지하고 종래보다 회로의 면적을 줄일 수 있다.
상기 설명한 바와 같이, 본 발명에 따른 반도체 메모리 장치의 증폭 회로는, 상기 업 데이터 신호(IN) 및 상기 다운 데이터 신호(INb)를 최초로 증폭하여 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)를 출력하고, 피드백(feedback) 되는 상기 업 신호(OUT) 및 피드백(feedback) 되는 상기 다운 신호(OUTb)를 비교하여 상기 업 신호(OUT) 및 상기 다운 신호(OUTb)로 증폭하는 동작을 반복함으로써, 차동 증폭 만으로 종래의 반도체 메모리 장치의 증폭 회로와 같이 동작하도록 하여 종래의 장점은 유지하면서 회로 면적을 줄일 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리 장치의 증폭 회로는, 증폭 수단으로부터 출력되는 데이터를 다시 피드백 시켜 증폭 시킴으로써 종래의 증폭 장치의 면적을 줄일 수 있는 효과를 수반한다.

Claims (42)

  1. 제어 신호에 응답하여, 업 데이터 신호 및 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 업 신호 및 다운 신호를 출력하며, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 상기 업 신호 및 상기 다운 신호를 증폭하는 동작을 반복하는 데이터 증폭 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  2. 제 1 항에 있어서,
    상기 데이터 증폭 수단은,
    상기 제어 신호에 응답하고, 초기 동작 시 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하고 초기 동작 후 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 상기 업 신호를 출력하는 업 신호 증폭부; 및
    상기 제어 신호에 응답하고, 초기 동작 시 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하고 초기 동작 후 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 상기 다운 신호를 출력하는 다운 신호 증폭부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  3. 제 2 항에 있어서,
    상기 제어 신호에 응답하여, 상기 업 신호 증폭부의 출력 단 및 상기 다운 신호 증폭부의 출력 단을 프리차지시키는 프리차지부를 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제어 신호는 활성화 구간이 다른 제 1 제어 신호 및 제 2 제어 신호를 포함하고,
    상기 업 신호 증폭부는,
    상기 제 1 제어 신호에 응답하여 구동되고, 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하여 전류 변화량을 가지는 제 1 비교부;
    상기 제 2 제어 신호에 응답하여 구동 되고, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 전류 변화량을 가지는 제 2 비교부; 및
    상기 제 1 비교부와 상기 제 2 비교부가 연결된 제 1 노드 및 제 2 노드에 동일 전류를 인가하는 제 1 전류 미러부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  5. 제 4 항에 있어서,
    상기 업 신호 증폭부는,
    상기 제 1 노드 또는 상기 제 2 노드에서 선택적으로 상기 업 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  6. 제 5 항에 있어서,
    상기 다운 신호 증폭부는,
    상기 제 1 제어 신호에 응답하여 구동되고, 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하여 전류 변화량을 가지는 제 3 비교부;
    상기 제 2 제어 신호에 응답하여 구동 되고, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호의 비교 결과에 응답하여 전류 변화량을 가지는 제 4 비교부; 및
    상기 제 3 비교부와 상기 제 4 비교부가 연결된 제 3 노드 및 제 4 노드에 동일 전류를 인가하는 제 2 전류 미러부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  7. 제 6 항에 있어서,
    상기 다운 신호 증폭부는,
    상기 3 노드 또는 상기 제 4 노드에서 선택적으로 상기 다운 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  8. 제 4 항에 있어서,
    상기 제 1 비교부는,
    게이트 단이 상기 제 1 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 상기 다운 데이터 신호를 입력받고 드레인 단이 상기 제 1 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 상기 업 데이터 신호를 입력받고 드레인 단이 상기 제 2 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  9. 제 4항에 있어서,
    상기 제 2 비교부는,
    게이트 단이 상기 제 2 제어 신호를 입력받고 소스 단이 상기 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 피드백 되는 상기 업 신호를 입력받고 드레인 단이 상기 제 2 노드에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 피드백 되는 상기 다운 신호를 입력받고 드레인 단이 상기 제 1 노드에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  10. 제 4 항에 있어서,
    상기 제 1 전류 미러부는,
    소스 단이 파워 전압을 인가받고 드레인 단이 상기 제 1 노드에 연결되는 제 1 피모스 트랜지스터; 및
    소스 단이 상기 파워 전압을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터의 게이트 단 및 상기 제 2 노드에 연결되며 드레인 단이 상기 제 2 노드에 연결되는 제 2 피모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  11. 제 10 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  12. 제 6 항에 있어서,
    상기 제 3 비교부는,
    게이트 단이 상기 제 1 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 상기 업 데이터 신호를 입력받고 드레인 단이 상기 제 3 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 상기 다운 데이터 신호를 입력받고 드레인 단이 상기 제 4 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  13. 제 6항에 있어서,
    상기 제 4 비교부는,
    게이트 단이 상기 제 2 제어 신호를 입력받고 소스 단이 상기 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 피드백 되는 상기 다운 신호를 입력받고 드레인 단이 상기 제 4 노드에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 피드백 되는 상기 업 신호를 입력받고 드레인 단이 상기 제 3 노드에 연결되며 소스 단이 상기 제 4 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  14. 제 6 항에 있어서,
    상기 제 2 전류 미러부는,
    소스 단이 파워 전압을 인가받고 드레인 단이 상기 제 3 노드에 연결되는 제 1 피모스 트랜지스터; 및
    소스 단이 상기 파워 전압을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터의 게이트 단 및 상기 제 4 노드에 연결되며 드레인 단이 상기 제 4 노드에 연결되는 제 2 피모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  15. 제 14 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  16. 제 3 항에 있어서,
    상기 프리차지부는,
    입력 단이 상기 제어 신호를 입력받는 낸드 게이트; 및
    게이트 단이 상기 낸드 게이트의 출력 단에 각각 연결되고 서로 직렬로 연결된 복수 개의 트랜지스터를 구비하고, 복수 개의 상기 트랜지스터의 양끝에서 파워 전압을 인가받는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  17. 제 16 항에 있어서,
    상기 프리차지부는,
    상기 트랜지스터의 접속 단이 상기 업 신호 증폭부의 출력 단 및 상기 다운 신호 증폭부의 출력 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  18. 제 16 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  19. 제어 신호에 응답하고, 업 데이터 신호 및 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 업 신호를 출력하고 피드백 되는 다운 신호 및 피드백 되는 상기 업 신호의 비교 결과에 응답하여 상기 업 신호를 더 증폭시켜 출력하는 업 신호 증폭 수단; 및
    상기 제어 신호에 응답하고, 상기 업 데이터 신호 및 상기 다운 데이터 신호의 비교 결과에 응답하여 증폭되는 상기 다운 신호를 출력하고 피드백 되는 상기 다운 신호 및 피드백 되는 상기 업 신호의 비교 결과에 응답하여 상기 다운 신호를 더 증폭시켜 출력하는 다운 신호 증폭 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  20. 제 19 항에 있어서,
    상기 제어 신호에 응답하여, 상기 업 신호 증폭 수단의 출력 단 및 상기 다운 신호 증폭 수단의 출력 단을 프리차지시키는 프리차지 수단을 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 제어 신호는 활성화 구간이 다른 제 1 제어 신호 및 제 2 제어 신호를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  22. 제 21 항에 있어서,
    상기 업 신호 증폭 수단은,
    상기 제 1 제어 신호에 응답하여, 상기 업 데이터 신호 및 상기 다운 데이터 신호를 비교하는 제 1 비교부;
    상기 제 2 제어 신호에 응답하여, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호를 비교하는 제 2 비교부; 및
    상기 제 1 비교부 및 상기 제 2 비교부가 연결되는 제 1 노드 및 제 2 노드에 동일 전류를 인가하는 제 1 전류 미러부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  23. 제 22 항에 있어서,
    상기 업 신호 증폭 수단은,
    상기 제 1 비교부, 상기 제 2 비교부 및 상기 제 1 전류 미러부를 포함하는 차동 증폭기임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  24. 제 22 항에 있어서,
    상기 다운 신호 증폭 수단은,
    상기 제 1 제어 신호에 응답하여, 상기 업 데이터 신호 및 상기 다운 데이터 신호를 비교하는 제 3 비교부;
    상기 제 2 제어 신호에 응답하여, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호를 비교하는 제 4 비교부; 및
    상기 제 3 비교부 및 상기 제 4 비교부가 연결되는 제 3 노드 및 제 4 노드에 동일 전류를 인가하는 제 2 전류 미러부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  25. 제 24 항에 있어서,
    상기 다운 신호 증폭 수단은,
    상기 제 3 비교부, 상기 제 4 비교부 및 상기 제 2 전류 미러부를 포함하는 차동 증폭기임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  26. 제 22 항에 있어서,
    상기 제 1 비교부는,
    상기 제 1 제어 신호에 응답하고, 상기 업 데이터 신호 및 상기 다운 데이터 신호에 응답하여 상기 제 1 노드 및 상기 제 2 노드의 전류를 변화시키는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  27. 제 22 항에 있어서,
    상기 제 2 비교부는,
    상기 제 2 제어 신호에 응답하고, 피드백 되는 상기 업 신호 및 피드백 되는 상기 다운 신호에 응답하여 상기 제 1 노드 및 상기 제 2 노드의 전류를 변화시키는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  28. 제 22 항에 있어서,
    상기 업 신호 증폭 수단은,
    상기 제 1 노드 또는 상기 제 2 노드에서 선택적으로 상기 업 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  29. 제 24 항에 있어서,
    상기 제 3 비교부는,
    상기 제 1 제어 신호에 응답하고, 상기 업 데이터 신호 및 상기 다운 데이터 신호에 응답하여 상기 제 3 노드 및 상기 제 4 노드의 전류를 변화시키는 것을 특 징으로 하는 반도체 메모리 장치의 증폭 회로.
  30. 제 24 항에 있어서,
    상기 제 4 비교부는,
    상기 제 2 제어 신호에 응답하고, 상기 업 신호 및 상기 다운 신호에 응답하여 상기 제 3 노드 및 상기 제 4 노드의 전류를 변화시키는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  31. 제 24 항에 있어서,
    상기 다운 신호 증폭 수단은,
    상기 제 3 노드 또는 상기 제 4 노드에서 상기 다운 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  32. 제 26 항에 있어서,
    상기 제 1 비교부는,
    게이트 단이 상기 제 1 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 상기 다운 데이터 신호를 입력받고 드레인 단이 상기 제 1 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 상기 업 데이터 신호를 입력받고 드레인 단이 상기 제 2 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  33. 제 27 항에 있어서,
    상기 제 2 비교부는,
    게이트 단이 상기 제 2 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 피드백 되는 상기 업 신호를 입력받고 드레인 단이 상기 제 2 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 피드백 되는 상기 다운 신호를 입력받고 드레인 단이 상기 제 1 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  34. 제 22 항에 있어서,
    상기 제 1 전류 미러부는,
    소스 단이 파워 전압을 인가받고 드레인 단이 상기 제 1 노드에 연결되는 제 1 피모스 트랜지스터; 및
    소스 단이 상기 파워 전압을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터의 게이트 단 및 상기 제 2 노드에 연결되며 드레인 단이 상기 제 2 노드에 연결되는 제 2 피모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  35. 제 34 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  36. 제 29 항에 있어서,
    상기 제 3 비교부는,
    게이트 단이 상기 제 1 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 상기 업 데이터 신호를 입력받고 드레인 단이 상기 제 3 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 상기 다운 데이터 신호를 입력받고 드레인 단이 상기 제 4 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  37. 제 30 항에 있어서,
    상기 제 4 비교부는,
    게이트 단이 상기 제 2 제어 신호를 입력받고 소스 단이 접지 전압을 인가받는 제 1 엔모스 트랜지스터;
    게이트 단이 피드백 되는 상기 다운 신호를 입력받고 드레인 단이 상기 제 4 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 2 엔모스 트랜지스터; 및
    게이트 단이 피드백 되는 상기 업 신호를 입력받고 드레인 단이 상기 제 3 노드에 연결되며 소스 단이 상기 제 1 엔모스 트랜지스터의 드레인 단에 연결된 제 3 엔모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  38. 제 24 항에 있어서,
    상기 제 2 전류 미러부는,
    소스 단이 파워 전압을 인가받고 드레인 단이 상기 제 3 노드에 연결되는 제 1 피모스 트랜지스터; 및
    소스 단이 상기 파워 전압을 인가받고 게이트 단이 상기 제 1 피모스 트랜지스터의 게이트 단 및 상기 제 4 노드에 연결되며 드레인 단이 상기 제 4 노드에 연결되는 제 2 피모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  39. 제 38 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  40. 제 20 항에 있어서,
    상기 프리차지 수단은,
    입력 단이 상기 제어 신호를 입력받는 낸드 게이트; 및
    게이트 단이 상기 낸드 게이트의 출력 단에 각각 연결되고 서로 직렬로 연결된 복수 개의 트랜지스터를 구비하고, 복수 개의 상기 트랜지스터의 양끝에서 파워 전압을 인가받는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  41. 제 40 항에 있어서,
    상기 프리차지 수단은,
    상기 트랜지스터의 접속 단이 상기 업 신호 증폭 수단의 출력 단 및 상기 다운 신호 증폭 수단의 출력 단에 연결되는 것을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
  42. 제 40 항에 있어서,
    상기 파워 전압은 외부 전압임을 특징으로 하는 반도체 메모리 장치의 증폭 회로.
KR1020060076802A 2006-08-14 2006-08-14 반도체 메모리 장치의 증폭 회로 KR100766383B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060076802A KR100766383B1 (ko) 2006-08-14 2006-08-14 반도체 메모리 장치의 증폭 회로
US11/819,610 US7759981B2 (en) 2006-08-14 2007-06-28 Amplifying circuit of semiconductor integrated circuit
JP2007210073A JP2008048407A (ja) 2006-08-14 2007-08-10 半導体集積回路の増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076802A KR100766383B1 (ko) 2006-08-14 2006-08-14 반도체 메모리 장치의 증폭 회로

Publications (1)

Publication Number Publication Date
KR100766383B1 true KR100766383B1 (ko) 2007-10-12

Family

ID=39050148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076802A KR100766383B1 (ko) 2006-08-14 2006-08-14 반도체 메모리 장치의 증폭 회로

Country Status (3)

Country Link
US (1) US7759981B2 (ko)
JP (1) JP2008048407A (ko)
KR (1) KR100766383B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816723B1 (en) 2013-02-28 2014-08-26 Kabushiki Kaisha Toshiba Buffer circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000322B1 (ko) * 1988-12-21 1997-01-08 더 프록터 앤드 갬블 캄파니 직물 주름 감소용 경화성 아민 작용성 실리콘을 함유하는 드라이 클리닝 액체 조성물
KR20010048997A (ko) * 1999-11-30 2001-06-15 박종섭 고감도 데이터 신호 증폭 회로
KR20030002504A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 높은 동작 주파수에서도 안정적으로 동작하는 반도체메모리 장치의 입출력 라인 감지 증폭 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183108A (en) * 1981-05-01 1982-11-11 Toshiba Corp Differential amplifier
JPS61200715A (ja) * 1985-03-01 1986-09-05 Nippon Telegr & Teleph Corp <Ntt> 電圧比較器
JP2001085958A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 増幅回路
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
KR100391147B1 (ko) 2000-10-24 2003-07-16 삼성전자주식회사 멀티 파이프라인 구조를 가지는 고속 동기 반도체 메모리및 그의 동작방법
US6515925B2 (en) * 2001-03-15 2003-02-04 Micron Technology, Inc. Balanced sense amplifier control for open digit line architecture memory devices
US6583667B1 (en) * 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
US6717468B1 (en) * 2002-08-08 2004-04-06 Silicon Image, Inc. Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
KR100681239B1 (ko) * 2005-06-27 2007-02-09 삼성전자주식회사 연산 증폭기
KR100682056B1 (ko) * 2005-07-01 2007-02-15 삼성전자주식회사 버퍼 증폭기
EP1801969A1 (en) * 2005-12-23 2007-06-27 Infineon Technologies AG True single phase clock flip-flop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000322B1 (ko) * 1988-12-21 1997-01-08 더 프록터 앤드 갬블 캄파니 직물 주름 감소용 경화성 아민 작용성 실리콘을 함유하는 드라이 클리닝 액체 조성물
KR20010048997A (ko) * 1999-11-30 2001-06-15 박종섭 고감도 데이터 신호 증폭 회로
KR20030002504A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 높은 동작 주파수에서도 안정적으로 동작하는 반도체메모리 장치의 입출력 라인 감지 증폭 회로

Also Published As

Publication number Publication date
US7759981B2 (en) 2010-07-20
US20080036535A1 (en) 2008-02-14
JP2008048407A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100394573B1 (ko) 반도체 메모리장치의 센스앰프회로
US20060049852A1 (en) Sense amplifier with low common mode differential input signal
US7825699B2 (en) Receiver circuit having compensated offset voltage
KR100480597B1 (ko) 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
KR100718044B1 (ko) 반도체 장치의 입력회로
JP2002208285A (ja) 半導体メモリ装置の電流感知増幅回路
US6812743B2 (en) Input buffer of differential amplification type in semiconductor device
KR100419015B1 (ko) 전류 센스 증폭기
US8471635B2 (en) Bias circuit and amplifier providing constant output current for a range of common mode inputs
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
KR100299522B1 (ko) 고속 센스 증폭기
US10902892B2 (en) Input buffer circuit having differential amplifier
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
KR100766383B1 (ko) 반도체 메모리 장치의 증폭 회로
KR20040001944A (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
US8081015B2 (en) Differential amplifier with a feedback unit
KR100930400B1 (ko) 차동 증폭기 및 이를 이용한 입력 회로
KR100845782B1 (ko) 반도체 메모리 장치의 데이터 증폭 회로
KR100728557B1 (ko) 반도체 메모리 장치의 입력 버퍼
KR20070115054A (ko) 반도체 메모리의 차동 증폭기
KR20070099888A (ko) 반도체 메모리 장치의 차동 증폭 회로
KR100670727B1 (ko) 전류미러형 감지증폭기
KR100365426B1 (ko) 고이득 저전류 센스 증폭기
KR100912967B1 (ko) 센스증폭기 및 반도체메모리장치의 수신회로
KR20070117963A (ko) 반도체 메모리의 입출력 센스 앰프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee