JP3647828B2 - コンパレータ回路 - Google Patents
コンパレータ回路 Download PDFInfo
- Publication number
- JP3647828B2 JP3647828B2 JP2002243270A JP2002243270A JP3647828B2 JP 3647828 B2 JP3647828 B2 JP 3647828B2 JP 2002243270 A JP2002243270 A JP 2002243270A JP 2002243270 A JP2002243270 A JP 2002243270A JP 3647828 B2 JP3647828 B2 JP 3647828B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- voltage
- output
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45601—Indexing scheme relating to differential amplifiers the IC comprising one or more passive resistors by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45691—Indexing scheme relating to differential amplifiers the LC comprising one or more transistors as active loading resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコンパレータ回路に関し、特に、電流出力と電圧出力の両方を持ち且つモノリシック集積回路に適したコンパレータ回路に関する。
【０００２】
【従来の技術】
図２に従来のコンパレータ回路11を示す。トランジスタQ1、Q2と抵抗R5、R6と定電流源I1とで構成された差動増幅器12と、トランジスタQ3、Q4と定電流源I2、I3とで構成され、差動増幅器12の出力を帰還抵抗R3、R4を介して差動増幅器12のQ1、Q2のベースに与える正帰還回路を構成すると共に、コンパレータ出力電圧を取り出すためのエミッタホロワ回路13と、コンパレータ回路入力電圧を抵抗R1、R2を介して差動増幅器12のQ1、Q2の各ベースと抵抗R3、R4の接続点に与える手段とで構成されている。
【０００３】
このコンパレータ回路11では電流出力が得られないため、電流出力を得るためにトランジスタQ5、Q6と定電流源I4とで構成される電流スイッチ回路20を設け、Q5、Q6のベースにコンパレータ回路11の電圧出力を接続することにより、コンパレータ出力電圧が切換ることを利用してQ5、Q6のコレクタ電流を切替え、その電流をコンパレータ電流出力としている。
【０００４】
コンパレータ回路11及び電流スイッチ回路20の動作は以下の通りである。なお、以下の動作説明では、トランジスタのｈFEはベース電流を無視できるほど高く、又、Q3のベース−エミッタ間電圧とQ4のベース−エミッタ間電圧は等しいと近似している。
【０００５】
コンパレータの入力電圧を図２のようにv1、v2とし、Q1のベース電圧をv3、Q2のベース電圧をv4、Q4のエミッタ電圧（コンパレータ出力）をv5、Q3のエミッタ電圧（コンパレータ出力）をv6とする。初め、v1＞v2の入力条件でI1がQ1側に流れている状態を考える。この時、出力電圧v5、v6はそれぞれ以下のようになる。v5=Vr−VBE(Q4)
ｖ６＝Ｖｒ−R5×I1−VBE(Q3)
ここでVrは基準電圧、VBE(Q3)はQ3のベース−エミッタ間電圧、VBE(Q4)はQ4のベース−エミッタ間電圧である。このため、コンパレータ出力電圧v5、v6の大小関係はv5＞v6である。
【０００６】
また、v3、v4はv1、v2、v5、v6をR1、R2、R3、R4で抵抗分割し与えられるため、以下のようになる。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＞v2、v5＞v6であることから、R1＝R2、R3＝R4に設計すると、v3＞v4となり、I1はQ1側に流れ、コンパレータ出力電圧はv5＞v6の状態を安定的に継続する。
【０００７】
また、v5＞v6であることから、後段の電流スイッチ回路20ではQ5側に定電流I4が流れ、コンパレータ電流出力は、Io1=I4、Io2=0となり、電流出力もIo1＞Io2の状態を安定的に継続する。
【０００８】
次にこの状態から、v2に対してv1を下げて行くと(v1＜v2)、v3とv4の差が小さくなり、R3、R4の正帰還回路により、v3とv4の差がある条件となるところで、定電流I1はQ1からQ2に切換る。この切換るための条件は、正帰還ループを切り離した時のオープンループゲインが１となる条件であり、その条件からv3とv4との条件は以下のようになる。
v3−v4＝VT×ln((I1／2＋√A)／(I1／2−√A))
ここで、
A=I1×(I1／4−VT／R)
Ｒ＝Ｒ１×R6／(R1+R3)+R2×R5／(R2+R4)
ＶＴ＝Ｋ×T／q
Ｋ；ボルツマン定数、T；絶対温度、q；素電荷
【０００９】
v3とv4との差が上式となると、正帰還回路により、一瞬にコンパレータ回路11は反転し、定電流I1はQ2側に流れ、コンパレータ出力電圧は次のようになる。
v5＝Vr−I1×R6−VBE(Q4)
ｖ６＝Vr−VBE(Q3)
この結果、コンパレータ出力電圧の大小関係はv5＜v6となる。
【００１０】
また、v3、v4は前の状態と同じく以下の関係が成り立つ。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＜v2、v5＜v6であることから、R1=R2、R3=R4に設計するとv3＜v4となり、I1はQ2側に流れ、コンパレータ出力電圧はv5＜v6の状態を安定的に継続する。これにより後段の電流スイッチ回路20ではI4がQ6側に流れていることから、コンパレータ出力電流は、io1＝0、io2＝i4となり、io1＜io2の状態を継続し続ける。
【００１１】
次にこの状態から、v2に対してv1を上げて行くと（v1＞v2）、v3とv4の差がまたある条件でコンパレータは反転する。その条件は、前記と同様にオープンループゲインが１となる時であり、
v3−v4＝−VT×ln((I1／2＋√A)／(I1／2−√A))
である。
【００１２】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ1側に流れ、初めの状態に戻る。
【００１３】
【発明が解決しようとする課題】
コンパレータ回路から電圧出力と電流出力の両方を得ようとする場合、従来例のようにコンパレータ回路の他に、電流スイッチ回路が必要となる。このため、回路電流が増加するとともに、電流スイッチ回路が必要となり、チップサイズの増大を招く。
【００１４】
本発明はこのような問題に鑑みて考案されたものであり、その目的は、回路を簡略化しIC化した時の占有面積を小さくし、さらには回路電流を小さくすることにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するため本発明においては、コンパレータ回路の一部を構成する差動増幅器の負荷抵抗を、ベースを基準電圧に接続したベース接地型増幅器を構成するトランジスタのエミッタに接続し、差動増幅器の負荷抵抗に流れる電流をコンパレータ電流出力として前記ベース接地形増幅器のトランジスタのコレクタから取り出す。
【００１６】
【作用】
コンパレータ回路を構成する差動増幅器の電流がコンパレータ動作に従い電流が切換ることから、差動増幅器の回路電流をベース接地型増幅器を用いて取り出すことにより、コンパレータ電流出力を得る。これにより、従来例のような電流スイッチ回路が不要になる。
【００１７】
【発明の実施の形態】
図１に本発明の一実施例のコンパレータ回路を示す。この実施例のコンパレータ回路１は、差動増幅器２とエミッタホロワ回路３を主要部として有し、図２の電流スイッチ回路20に相当する回路は存在しない。差動増幅器２は、負荷抵抗とトランジスタQ1、Q2と定電流I1とを含む点で図２の差動増幅器12と同じであるが、ベース電位を基準電圧とするベース接地型増幅器であるトランジスタQ3、Q4を備え、このトランジスタQ3、Q4のエミッタに負荷抵抗R5、R6が接続され、トランジスタQ3、Q4のコレクタからコンパレータ電流出力を取り出すようにしている。エミッタホロワ回路３は、図２のエミッタホロワ回路13と同様に、トランジスタQ5、Q6と、定電流源I2、I3とで構成され、差動増幅器２の出力を帰還抵抗R3、R4を介して差動増幅器２のQ1、Q2のベースに与える正帰還回路を構成すると共に、コンパレータ出力電圧を取り出すためのエミッタホロワ回路として機能する。また、コンパレータ回路入力電圧は、抵抗R1、R2を介して差動増幅器２におけるQ1、Q2の各ベースと抵抗R3、R4の接続点に与えられる。
【００１８】
次に本実施例のコンパレータ回路１の動作を説明する。なお、以下の動作説明では、トランジスタのｈFEはベース電流を無視できるほど高く、又、Q4のベース−エミッタ間電圧VBE(Q4)とQ3のベース−エミッタ間電圧VBE(Q3)は等しく、またQ5のベース−エミッタ間電圧VBE(Q5)とQ6のベース−エミッタ間電圧VBE(Q6)は等しいと近似している。
【００１９】
コンパレータ回路１の入力電圧を図１のようにv1、v2とし、Q1のベース電圧をv3、Q2のベース電圧をv4、Q6のエミッタ電圧（コンパレータ出力）をv5、Q5のエミッタ電圧（コンパレータ出力）をv6とする。初め、v1＞v2の入力条件でI1がQ1側に流れている状態を考える。この時、出力電圧はそれぞれ以下のようになる。v5＝Vr−VBE(Q4)−VBE(Q6)
ｖ６＝Vr−R5×I1−VBE(Q3)−VBE(Q5)
このため、コンパレータ出力電圧v5、v6の大小関係はv5＞v6である。
【００２０】
またv3、v4はv1、v2、v5、v6をR1、R2、R3、R4で抵抗分割し与えられるため、以下のようになる。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＞v2、v5＞v6であることから、R1=R2、R3=R4に設計すると、v3＞v4となり、I1はQ1側に流れ、コンパレータ出力電圧はv5＞v6の状態を安定的に継続する。
【００２１】
またこの時、電流出力はI1がQ1側に流れていることから、コンパレータ出力電流は、io1=I1、io2=0となり、io1＞io2の状態を安定的に継続する。
【００２２】
次にこの状態から、v2に対してv1を下げて行くと(v1＜v2)、v3とv4の差が小さくなりR3、R4の正帰還回路により、v3とv4の差がある条件となるところで、定電流I1はQ1からQ2に切換る。この切換るための条件は、正帰還ループを切り離した時のオープンループゲインが１となる条件であり、その条件からv3とv4との条件は次のようになる。
v3−v4＝ VT×ln((I1／2＋√A)／(I1／2−√A))
ここで、
A＝I1×(I1/4−VT／R)
Ｒ＝R1×R6／(R1＋R3)＋R2×R5／(R2＋R4)
ＶＴ＝K×T／q
Ｋ；ボルツマン定数、T；絶対温度、q；素電荷
【００２３】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ2側に流れ、各電圧は次のようになる。
v5＝Vr−I1×R6−VBE(Q4)−VBE(Q6)
ｖ６＝Vr−VBE(Q3)−VBE(Q5)
この結果、コンパレータ出力電圧の大小関係はv5＜v6となる。
【００２４】
また、v3、v4は前の状態と同じく以下の関係が成り立つ。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＜v2、v5＜v6であることからv3＜v4となり、I1はQ2側に流れ、コンパレータ出力電圧はv5＜v6の状態を安定的に継続する。
【００２５】
また、電流出力はI1がQ2側に流れていることから、コンパレータ出力電流は、io1=0、io2=i1となり、io1＜io2となる。
【００２６】
次にこの状態から、v2に対してv1を上げて行くと(v1＞v2）、v3とv4の差がある条件でコンパレータは反転する。その条件は、前記と同様にオープンループゲインが１となる時であり、
v3−v4＝−VT×ln((I1／2＋√A)／(I1／2−√A))
である。
【００２７】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ1側に流れ、初めの状態に戻る。
【００２８】
【発明の効果】
以上説明したように本発明においては、差動増幅器の動作電流をコンパレータ回路の出力電流として取り出すため、従来必要であった電流スイッチ回路が不要となり、回路電流を少なくすることが可能となった。また、電流スイッチ回路を構成するトランジスタ及び定電流回路が不要となるため、素子数が少なくなり、IC化した場合のチップサイズを縮小することが可能になった。
【図面の簡単な説明】
【図１】本発明の実施例の回路図である。
【図２】従来例の回路図である。
【符号の説明】
1、11…コンパレータ回路
2、12…差動増幅器
3、13…エミッタホロワ回路
20…電流スイッチ回路
【発明の属する技術分野】
本発明はコンパレータ回路に関し、特に、電流出力と電圧出力の両方を持ち且つモノリシック集積回路に適したコンパレータ回路に関する。
【０００２】
【従来の技術】
図２に従来のコンパレータ回路11を示す。トランジスタQ1、Q2と抵抗R5、R6と定電流源I1とで構成された差動増幅器12と、トランジスタQ3、Q4と定電流源I2、I3とで構成され、差動増幅器12の出力を帰還抵抗R3、R4を介して差動増幅器12のQ1、Q2のベースに与える正帰還回路を構成すると共に、コンパレータ出力電圧を取り出すためのエミッタホロワ回路13と、コンパレータ回路入力電圧を抵抗R1、R2を介して差動増幅器12のQ1、Q2の各ベースと抵抗R3、R4の接続点に与える手段とで構成されている。
【０００３】
このコンパレータ回路11では電流出力が得られないため、電流出力を得るためにトランジスタQ5、Q6と定電流源I4とで構成される電流スイッチ回路20を設け、Q5、Q6のベースにコンパレータ回路11の電圧出力を接続することにより、コンパレータ出力電圧が切換ることを利用してQ5、Q6のコレクタ電流を切替え、その電流をコンパレータ電流出力としている。
【０００４】
コンパレータ回路11及び電流スイッチ回路20の動作は以下の通りである。なお、以下の動作説明では、トランジスタのｈFEはベース電流を無視できるほど高く、又、Q3のベース−エミッタ間電圧とQ4のベース−エミッタ間電圧は等しいと近似している。
【０００５】
コンパレータの入力電圧を図２のようにv1、v2とし、Q1のベース電圧をv3、Q2のベース電圧をv4、Q4のエミッタ電圧（コンパレータ出力）をv5、Q3のエミッタ電圧（コンパレータ出力）をv6とする。初め、v1＞v2の入力条件でI1がQ1側に流れている状態を考える。この時、出力電圧v5、v6はそれぞれ以下のようになる。v5=Vr−VBE(Q4)
ｖ６＝Ｖｒ−R5×I1−VBE(Q3)
ここでVrは基準電圧、VBE(Q3)はQ3のベース−エミッタ間電圧、VBE(Q4)はQ4のベース−エミッタ間電圧である。このため、コンパレータ出力電圧v5、v6の大小関係はv5＞v6である。
【０００６】
また、v3、v4はv1、v2、v5、v6をR1、R2、R3、R4で抵抗分割し与えられるため、以下のようになる。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＞v2、v5＞v6であることから、R1＝R2、R3＝R4に設計すると、v3＞v4となり、I1はQ1側に流れ、コンパレータ出力電圧はv5＞v6の状態を安定的に継続する。
【０００７】
また、v5＞v6であることから、後段の電流スイッチ回路20ではQ5側に定電流I4が流れ、コンパレータ電流出力は、Io1=I4、Io2=0となり、電流出力もIo1＞Io2の状態を安定的に継続する。
【０００８】
次にこの状態から、v2に対してv1を下げて行くと(v1＜v2)、v3とv4の差が小さくなり、R3、R4の正帰還回路により、v3とv4の差がある条件となるところで、定電流I1はQ1からQ2に切換る。この切換るための条件は、正帰還ループを切り離した時のオープンループゲインが１となる条件であり、その条件からv3とv4との条件は以下のようになる。
v3−v4＝VT×ln((I1／2＋√A)／(I1／2−√A))
ここで、
A=I1×(I1／4−VT／R)
Ｒ＝Ｒ１×R6／(R1+R3)+R2×R5／(R2+R4)
ＶＴ＝Ｋ×T／q
Ｋ；ボルツマン定数、T；絶対温度、q；素電荷
【０００９】
v3とv4との差が上式となると、正帰還回路により、一瞬にコンパレータ回路11は反転し、定電流I1はQ2側に流れ、コンパレータ出力電圧は次のようになる。
v5＝Vr−I1×R6−VBE(Q4)
ｖ６＝Vr−VBE(Q3)
この結果、コンパレータ出力電圧の大小関係はv5＜v6となる。
【００１０】
また、v3、v4は前の状態と同じく以下の関係が成り立つ。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＜v2、v5＜v6であることから、R1=R2、R3=R4に設計するとv3＜v4となり、I1はQ2側に流れ、コンパレータ出力電圧はv5＜v6の状態を安定的に継続する。これにより後段の電流スイッチ回路20ではI4がQ6側に流れていることから、コンパレータ出力電流は、io1＝0、io2＝i4となり、io1＜io2の状態を継続し続ける。
【００１１】
次にこの状態から、v2に対してv1を上げて行くと（v1＞v2）、v3とv4の差がまたある条件でコンパレータは反転する。その条件は、前記と同様にオープンループゲインが１となる時であり、
v3−v4＝−VT×ln((I1／2＋√A)／(I1／2−√A))
である。
【００１２】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ1側に流れ、初めの状態に戻る。
【００１３】
【発明が解決しようとする課題】
コンパレータ回路から電圧出力と電流出力の両方を得ようとする場合、従来例のようにコンパレータ回路の他に、電流スイッチ回路が必要となる。このため、回路電流が増加するとともに、電流スイッチ回路が必要となり、チップサイズの増大を招く。
【００１４】
本発明はこのような問題に鑑みて考案されたものであり、その目的は、回路を簡略化しIC化した時の占有面積を小さくし、さらには回路電流を小さくすることにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するため本発明においては、コンパレータ回路の一部を構成する差動増幅器の負荷抵抗を、ベースを基準電圧に接続したベース接地型増幅器を構成するトランジスタのエミッタに接続し、差動増幅器の負荷抵抗に流れる電流をコンパレータ電流出力として前記ベース接地形増幅器のトランジスタのコレクタから取り出す。
【００１６】
【作用】
コンパレータ回路を構成する差動増幅器の電流がコンパレータ動作に従い電流が切換ることから、差動増幅器の回路電流をベース接地型増幅器を用いて取り出すことにより、コンパレータ電流出力を得る。これにより、従来例のような電流スイッチ回路が不要になる。
【００１７】
【発明の実施の形態】
図１に本発明の一実施例のコンパレータ回路を示す。この実施例のコンパレータ回路１は、差動増幅器２とエミッタホロワ回路３を主要部として有し、図２の電流スイッチ回路20に相当する回路は存在しない。差動増幅器２は、負荷抵抗とトランジスタQ1、Q2と定電流I1とを含む点で図２の差動増幅器12と同じであるが、ベース電位を基準電圧とするベース接地型増幅器であるトランジスタQ3、Q4を備え、このトランジスタQ3、Q4のエミッタに負荷抵抗R5、R6が接続され、トランジスタQ3、Q4のコレクタからコンパレータ電流出力を取り出すようにしている。エミッタホロワ回路３は、図２のエミッタホロワ回路13と同様に、トランジスタQ5、Q6と、定電流源I2、I3とで構成され、差動増幅器２の出力を帰還抵抗R3、R4を介して差動増幅器２のQ1、Q2のベースに与える正帰還回路を構成すると共に、コンパレータ出力電圧を取り出すためのエミッタホロワ回路として機能する。また、コンパレータ回路入力電圧は、抵抗R1、R2を介して差動増幅器２におけるQ1、Q2の各ベースと抵抗R3、R4の接続点に与えられる。
【００１８】
次に本実施例のコンパレータ回路１の動作を説明する。なお、以下の動作説明では、トランジスタのｈFEはベース電流を無視できるほど高く、又、Q4のベース−エミッタ間電圧VBE(Q4)とQ3のベース−エミッタ間電圧VBE(Q3)は等しく、またQ5のベース−エミッタ間電圧VBE(Q5)とQ6のベース−エミッタ間電圧VBE(Q6)は等しいと近似している。
【００１９】
コンパレータ回路１の入力電圧を図１のようにv1、v2とし、Q1のベース電圧をv3、Q2のベース電圧をv4、Q6のエミッタ電圧（コンパレータ出力）をv5、Q5のエミッタ電圧（コンパレータ出力）をv6とする。初め、v1＞v2の入力条件でI1がQ1側に流れている状態を考える。この時、出力電圧はそれぞれ以下のようになる。v5＝Vr−VBE(Q4)−VBE(Q6)
ｖ６＝Vr−R5×I1−VBE(Q3)−VBE(Q5)
このため、コンパレータ出力電圧v5、v6の大小関係はv5＞v6である。
【００２０】
またv3、v4はv1、v2、v5、v6をR1、R2、R3、R4で抵抗分割し与えられるため、以下のようになる。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＞v2、v5＞v6であることから、R1=R2、R3=R4に設計すると、v3＞v4となり、I1はQ1側に流れ、コンパレータ出力電圧はv5＞v6の状態を安定的に継続する。
【００２１】
またこの時、電流出力はI1がQ1側に流れていることから、コンパレータ出力電流は、io1=I1、io2=0となり、io1＞io2の状態を安定的に継続する。
【００２２】
次にこの状態から、v2に対してv1を下げて行くと(v1＜v2)、v3とv4の差が小さくなりR3、R4の正帰還回路により、v3とv4の差がある条件となるところで、定電流I1はQ1からQ2に切換る。この切換るための条件は、正帰還ループを切り離した時のオープンループゲインが１となる条件であり、その条件からv3とv4との条件は次のようになる。
v3−v4＝ VT×ln((I1／2＋√A)／(I1／2−√A))
ここで、
A＝I1×(I1/4−VT／R)
Ｒ＝R1×R6／(R1＋R3)＋R2×R5／(R2＋R4)
ＶＴ＝K×T／q
Ｋ；ボルツマン定数、T；絶対温度、q；素電荷
【００２３】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ2側に流れ、各電圧は次のようになる。
v5＝Vr−I1×R6−VBE(Q4)−VBE(Q6)
ｖ６＝Vr−VBE(Q3)−VBE(Q5)
この結果、コンパレータ出力電圧の大小関係はv5＜v6となる。
【００２４】
また、v3、v4は前の状態と同じく以下の関係が成り立つ。
v3＝(R1×v5＋R3×v1)／(R1＋R3)
ｖ４＝(R2×v6＋R4×v2)／(R2＋R4)
ｖ１＜v2、v5＜v6であることからv3＜v4となり、I1はQ2側に流れ、コンパレータ出力電圧はv5＜v6の状態を安定的に継続する。
【００２５】
また、電流出力はI1がQ2側に流れていることから、コンパレータ出力電流は、io1=0、io2=i1となり、io1＜io2となる。
【００２６】
次にこの状態から、v2に対してv1を上げて行くと(v1＞v2）、v3とv4の差がある条件でコンパレータは反転する。その条件は、前記と同様にオープンループゲインが１となる時であり、
v3−v4＝−VT×ln((I1／2＋√A)／(I1／2−√A))
である。
【００２７】
v3とv4との差が上式となると正帰還回路により、一瞬にコンパレータ回路は反転し、定電流I1はQ1側に流れ、初めの状態に戻る。
【００２８】
【発明の効果】
以上説明したように本発明においては、差動増幅器の動作電流をコンパレータ回路の出力電流として取り出すため、従来必要であった電流スイッチ回路が不要となり、回路電流を少なくすることが可能となった。また、電流スイッチ回路を構成するトランジスタ及び定電流回路が不要となるため、素子数が少なくなり、IC化した場合のチップサイズを縮小することが可能になった。
【図面の簡単な説明】
【図１】本発明の実施例の回路図である。
【図２】従来例の回路図である。
【符号の説明】
1、11…コンパレータ回路
2、12…差動増幅器
3、13…エミッタホロワ回路
20…電流スイッチ回路
Claims (2)
- コンパレータ入力電圧を入力する差動増幅器と、該差動増幅器の出力を入力して前記差動増幅器に正帰還をかけると共にコンパレータ出力電圧を取り出すエミッタホロワ回路とを含み、前記差動増幅器の負荷抵抗を、ベースが基準電圧に接続されたベース接地型増幅器を構成するトランジスタのエミッタに接続し、前記負荷抵抗を流れる電流をコンパレータ電流出力として前記トランジスタのコレクタから取り出すように構成されたことを特徴とするコンパレータ回路。
- それぞれのエミッタを第１の定電流源に接続し、コレクタにはそれぞれ第５、第６の抵抗が接続されることにより差動増幅器を構成する第１、第２のトランジスタと、前記第５、第６の抵抗のもう一方の端子にそれぞれのエミッタを接続すると共にそれぞれの抵抗に流れる電流をそれぞれのコレクタから第１の電流出力、第２の電流出力として取り出すためにベースが基準電圧源に接続されたベース接地型増幅器を構成する第３、第４のトランジスタと、前記差動増幅器の出力を第１、第２の電圧出力として出力するホロワ回路として動作する第５、第６のトランジスタおよび第２、第３の定電流源とを備え、第１の入力端子と第１の電圧出力端子の間に直列接続された第１、第３の抵抗の互いに接続された接続点に前記第１のトランジスタのベースが接続され、第２の入力端子と第２の電圧出力端子の間に直列接続された第２、第４の抵抗の互いに接続された接続点に前記第２のトランジスタのベースが接続されていることを特徴とするコンパレータ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243270A JP3647828B2 (ja) | 2002-08-23 | 2002-08-23 | コンパレータ回路 |
| TW092121644A TWI241770B (en) | 2002-08-23 | 2003-08-07 | Comparator circuit |
| CNB031540805A CN1238966C (zh) | 2002-08-23 | 2003-08-15 | 比较器电路 |
| US10/645,661 US6803795B2 (en) | 2002-08-23 | 2003-08-22 | Comparator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243270A JP3647828B2 (ja) | 2002-08-23 | 2002-08-23 | コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088205A JP2004088205A (ja) | 2004-03-18 |
| JP3647828B2 true JP3647828B2 (ja) | 2005-05-18 |
Family
ID=31986223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002243270A Expired - Fee Related JP3647828B2 (ja) | 2002-08-23 | 2002-08-23 | コンパレータ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6803795B2 (ja) |
| JP (1) | JP3647828B2 (ja) |
| CN (1) | CN1238966C (ja) |
| TW (1) | TWI241770B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7206368B2 (en) * | 2002-10-30 | 2007-04-17 | Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. | Compensating jitter in differential data signals |
| EP1564617A1 (en) * | 2004-02-11 | 2005-08-17 | STMicroelectronics S.r.l. | A method of preventing cross-conductions and interactions between supply lines of a device and a circuit for limiting the voltage difference between two regulated output voltages |
| JP2006311419A (ja) * | 2005-05-02 | 2006-11-09 | Nec Electronics Corp | 信号出力回路 |
| KR100744028B1 (ko) * | 2005-09-29 | 2007-07-30 | 주식회사 하이닉스반도체 | 차동증폭장치 |
| JP5025171B2 (ja) | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
| US7382305B1 (en) * | 2007-02-26 | 2008-06-03 | Analog Devices, Inc. | Reference generators for enhanced signal converter accuracy |
| JP4803189B2 (ja) * | 2008-01-31 | 2011-10-26 | アイコム株式会社 | 差動増幅器 |
| US7868664B2 (en) * | 2009-01-16 | 2011-01-11 | Tektronix, Inc. | Generating a trigger from a differential signal |
| US8330633B2 (en) * | 2011-04-28 | 2012-12-11 | Linear Technology Corporation | Current steering circuit with feedback |
| US8476934B2 (en) * | 2011-07-21 | 2013-07-02 | National Semiconductor Corporation | Circuitry and method for differential signal detection with integrated reference voltage |
| CN105958983B (zh) * | 2016-04-25 | 2018-11-30 | 华中科技大学 | 一种适用于血氧饱和度检测的电压比较器 |
| JP7204695B2 (ja) * | 2020-02-26 | 2023-01-16 | キヤノン株式会社 | 比較器、ａｄ変換器、光電変換装置及び撮像システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418492A (en) * | 1993-10-01 | 1995-05-23 | Industrial Technology Research Institute | Fully differential non-op-amp-based positive feedback BJT biquad filter |
| GB2344902B (en) * | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
| JP3739224B2 (ja) | 1998-12-22 | 2006-01-25 | 株式会社ルネサステクノロジ | 差動増幅器 |
| JP4178702B2 (ja) | 1999-12-28 | 2008-11-12 | ソニー株式会社 | 差動増幅器、コンパレータ、及びａ／ｄコンバータ |
-
2002
- 2002-08-23 JP JP2002243270A patent/JP3647828B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-07 TW TW092121644A patent/TWI241770B/zh not_active IP Right Cessation
- 2003-08-15 CN CNB031540805A patent/CN1238966C/zh not_active Expired - Fee Related
- 2003-08-22 US US10/645,661 patent/US6803795B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1487666A (zh) | 2004-04-07 |
| TWI241770B (en) | 2005-10-11 |
| US6803795B2 (en) | 2004-10-12 |
| JP2004088205A (ja) | 2004-03-18 |
| CN1238966C (zh) | 2006-01-25 |
| US20040046592A1 (en) | 2004-03-11 |
| TW200415852A (en) | 2004-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647828B2 (ja) | コンパレータ回路 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US5132640A (en) | Differential current amplifier circuit | |
| EP0475507A1 (en) | Amplifier arrangement | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| EP0611105B1 (en) | Current source | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| EP0786858B1 (en) | An amplifier with a low offset | |
| JPH08139531A (ja) | 差動アンプ | |
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JP3862550B2 (ja) | エミッタフォロワ回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JP3100804B2 (ja) | アナログスイッチ | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP3983939B2 (ja) | 絶対値検波回路 | |
| JPH01164060A (ja) | 半導体装置 | |
| JPS6143018A (ja) | 信号切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3647828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |