JP4239227B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP4239227B2 JP4239227B2 JP28403797A JP28403797A JP4239227B2 JP 4239227 B2 JP4239227 B2 JP 4239227B2 JP 28403797 A JP28403797 A JP 28403797A JP 28403797 A JP28403797 A JP 28403797A JP 4239227 B2 JP4239227 B2 JP 4239227B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は定電圧回路に係り、特に、温度係数を０に設定した定電圧回路に関する。
【０００２】
【従来の技術】
図３に従来の一例の定電圧回路の回路構成図を示す。
図３の定電圧回路１０は、抵抗Ｒ１〜Ｒ３、トランジスタＱ１〜Ｑ６、定電流源１１、１２から構成され、定電流源１１と抵抗Ｒ１との接続点から出力定電圧Ｖz を出力する。
【０００３】
トランジスタＱ１は、コレクタとベースとが接続され、ベース−エミッタ間電圧ＶBE(Q1)を発生する。抵抗Ｒ１〜Ｒ３は、トランジスタＱ１と出力との間に直列に接続されており、トランジスタＱ１と出力との間の電圧を分圧する。
抵抗Ｒ２の両端の電圧がトランジスタＱ２〜Ｑ６、定電流源１２から構成される差動増幅回路により検出され、出力電圧が一定に制御される。
【０００４】
このとき、図３の定電圧回路１０で生成される定電圧Ｖz は、
【０００５】
【数１】
【０００６】
で表せる。
なお、式（１）において、ｋはボルツマン定数、ｑは電子の電荷量、ＮはトランジスタＱ１、Ｑ２のエミッタ面積比である。
また、定数αは、
【０００７】
【数２】
【０００８】
である。
定電圧Ｖz の温度係数は、（∂ＶBE／∂Ｔ）＝χ とおくと、
【０００９】
【数３】
【００１０】
で表される。
よって、温度係数を０とするためには、式（２）が０となればよいので、
【００１１】
【数４】
【００１２】
と表される。
よって、式（３）よりαを求めると、
【００１３】
【数５】
【００１４】
となる。
次に、式（４）を式（１）に代入すると、式（１）は、
Ｖz ＝−χ・Ｔ＋ＶBE(Q1) ・・・（５）
で表せる。
ここで、χは、略−１．８ｍＶ／℃と定数であることから、定電圧Ｖz は、ほぼＶBE(Q1)で決定されることになる。 ここで、定電圧Ｖz の値を変えるため、トランジスタＱ1 のベース−エミッタ間電圧ＶBE(Q1)を変化させることを考える。トランジスタＱ１のコレクタ電流をＩc1(Q1)、トランジスタＱ１のベース−エミッタ間の逆方向飽和電流をＩs とすると、
【００１５】
【数６】
【００１６】
で表される。よって、トランジスタＱ１のコレクタ電流Ｉc1を変化させることにより、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)が変化し、定電圧Ｖz を変化させることができる。
ここで、トランジスタＱ１のコレクタ電流をＩc1からＩc2に変更したとする。なお、このとき、Ｉc2＝γＩc1とする。
【００１７】
ここで、コレクタ電流Ｉc2で温度係数を０にするために、αを（α＋β）に変更する。このときの定電圧Ｖz は、式（１）から
【００１８】
【数７】
【００１９】
で表せる。このとき、式（７）は温度係数が０となるように設定されているので、
【００２０】
【数８】
【００２１】
で表せる。
ここで、既に（∂Ｖz ／∂Ｔ）は０に設定しているので、式（８）は、
βｌｎＮ＋ｌｎγ＝０ ・・・（９）
で表せる。
式（９）を式（７）に代入すると、式（７）は、
Ｖz ’＝Ｖz
と表せる。
【００２２】
よって、図３に示すような回路では、電流Ｉc1を変化させても、定電圧Ｖz は変化しないことがわかる。
以上のように、温度係数を０とする場合には、定電圧Ｖz は不純物濃度などのプロセス条件によって決定されてしまい、自由に設定することはできない。
そこで、温度係数０で定電圧Ｖz を自由に設定するには、他の要素を変更する必要がある。
【００２３】
図４に従来の他の一例の回路構成図を示す。同図中、図３と同一回路構成部分には同一符号を付し、その説明は省略する。
図４の定電圧回路２０では、出力定電圧Ｖz を上昇させるために、トランジスタＱ１のコレクタ−ベース間及びベース−エミッタ間に並列に抵抗Ｒ４、Ｒ５を設ける。
【００２４】
図４の定電圧回路２０で生成される定電圧Ｖz は、式（１）の右辺第２項のトランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)が抵抗Ｒ４、Ｒ５で分圧されるので、
【００２５】
【数９】
【００２６】
で表せる。
ここで、図４の回路の温度係数を０としようとすると、式（１０）を温度Ｔで微分した式が０となればよい。なお、このとき、（∂ＶBE(Q1)／∂Ｔ）＝χとすると、
【００２７】
【数１０】
【００２８】
で表せる。
式（１１）からαを求めると、
【００２９】
【数１１】
【００３０】
で表される。
式（１２）を式（１０）に代入すると、定電圧Ｖz は、
【００３１】
【数１２】
【００３２】
で表せる。
よって、抵抗Ｒ４、Ｒ５の設定を変えることにより出力定電圧Ｖz を自由に設定できる。
但し、この場合、Ｒ５＞（ＶBE(Q1)／Ｉ0 ）としなければ、トランジスタＱ１に電流が流れないことになる。なお、Ｉ0 はトランジスタＱ１と抵抗Ｒ５に供給される電流である。
【００３３】
ここで、Ｉ0 ＝１μＡ、ＶBE(Q1)＝０．７〔Ｖ〕とすると、
（ＶBE(Q1)／Ｉ0 ）＝（０．７／１μ）＝７００Ｋ〔Ω〕
となる。このため、抵抗Ｒ５はＲ５＞７００Ｋ〔Ω〕とする必要があり、非常に大きくする必要がある。このため、抵抗Ｒ５は、例えば、１ＭΩに設定する必要がある。
【００３４】
ここで、例えば、出力定電圧Ｖz を１．２４１〔Ｖ〕、すなわち、図３の定電圧回路１０に出力定電圧に比べて１ｍＶ上昇させる場合、χ＝−０．００１８、温度３００〔Ｋ〕、ＶBE(Q1)＝０．７〔Ｖ〕、抵抗Ｒ５＝１Ｍ〔Ω〕とすると、式（１３）から、
【００３５】
【数１３】
【００３６】
となればよい。よって、抵抗Ｒ４は、Ｒ４＝８１０Ωに設定すればよいことになる。
以上のように抵抗Ｒ４、Ｒ５を設定することにより、温度係数０で、出力定電圧Ｖz を自由に設定できる。
【００３７】
【発明が解決しようとする課題】
しかるに、従来の図３に示す定電圧回路１０では、温度係数を０とする場合には、定電圧Ｖz は不純物濃度などのプロセス条件によって決定されてしまい、自由に設定することはできない等の問題点があった。
また、従来の図４に示す定電圧回路２０では、温度係数０で出力定電圧Ｖz を抵抗Ｒ４、Ｒ５の設定により自由に設定できるが、抵抗Ｒ５をＲ５＞（ＶBE(Q1)／Ｉ0 ）の条件に設定する必要があるので、抵抗Ｒ５が大きなり、半導体チップとした場合に、抵抗Ｒ５の面積が大きくなり、小型化できない等の問題点があった。
【００３８】
本発明は上記の点に鑑みてなされたもので、温度係数０で出力定電圧を小さな抵抗により自由に設定できる定電圧回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明は、一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、電流を出力する電流源と、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、エミッタに前記電流源から出力電流を供給される第２トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、エミッタが前記第２トランジスタのエミッタに接続されるとともに、前記電流源から出力電流を供給される第３トランジスタと、コレクタ及びベースが前記第２トランジスタのコレクタに接続され、エミッタが接地される第４トランジスタと、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタ及びベースとに接続され、コレクタが前記第３トランジスタのコレクタに接続され、エミッタが接地される第５トランジスタと、ベースが前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点に接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第６トランジスタとを有する定電圧回路であって、前記第２トランジスタのコレクタと前記第４トランジスタのコレクタと前記第５トランジスタのベースとの接続点と前記第４トランジスタのベースとの間に電圧調整用抵抗を接続し、前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整するものである。
また、本発明は、一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、エミッタが前記入出力端子に接続される第２トランジスタと、エミッタが前記入出力端子に接続され、ベースにコレクタ及び前記第２トランジスタのベースが接続される第３トランジスタと、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、コレクタが前記第２トランジスタのコレクタに接続される第４トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、コレクタが前記第２トランジスタのベース、前記第３トランジスタのベース及びコレクタに接続され、エミッタが前記第４トランジスタのエミッタに接続される第５トランジスタと、前記第４トランジスタのエミッタと前記第５トランジスタのエミッタとの接続点から電流を引き込む第１電流源と、エミッタが前記入出力端子に接続され、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタとの接続点に接続される第６トランジスタと、ベースが前記第６トランジスタのコレクタに接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第７トランジスタと、前記第６トランジスタのコレクタと前記第７トランジスタのベースとの接続点から電流を引き込む第２電流源とを有する定電圧回路であって、前記第２トランジスタのベースと前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点と、前記第３トランジスタのベースとの間に電圧調整用抵抗を接続し、前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整するものである。
【００４０】
本発明によれば、電圧調整用抵抗として、差動増幅回路を構成するカレントミラー回路のベース抵抗を調整することにより、ＰＮ接合素子で発生される電圧を抵抗により制御する場合に比べて、１００分の１程度の抵抗で、制御が可能となり、また、温度係数もほぼ０とすることができる。
【００４２】
【発明の実施の形態】
図１に本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の定電圧回路３０は、トランジスタＱ４のベースと、トランジスタＱ４のコレクタとトランジスタＱ５のベースとの接続点との間に電圧設定用抵抗Ｒ６を挿入してなる。
【００４３】
トランジスタＱ４のベースと、トランジスタＱ４のコレクタとトランジスタＱ５のベースとの接続点との間に電圧設定用抵抗Ｒ６を挿入することによりトランジスタＱ５のベース−エミッタ間電圧ＶBE(Q5)は、トランジスタＱ４のベース−エミッタ間電圧をＶBE(Q4)、トランジスタＱ４のコレクタ電流をＩc(Q4) 、トランジスタＱ４の電流増幅率をｈFEとすると、
【００４４】
【数１４】
【００４５】
で表される。
このとき、ＮＰＮトランジスタのエミッタ−ベース電圧ＶBEは、ボルツマン定数をｋ、絶対温度をＴ、電子の電荷量をｑ、コレクタ電流をＩc 、逆飽和電流をＩs とすると、
【００４６】
【数１５】
【００４７】
で表せる。
よって、式（１４）は、
【００４８】
【数１６】
【００４９】
よって、
【００５０】
【数１７】
【００５１】
と表せる。
ここで、出力定電圧Ｖz は、トランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジスタＱ３のコレクタ電流をＩc(Q3) 、トランジスタＱ１のベース−エミッタ間電圧をＶBE(Q1)とすると、
【００５２】
【数１８】
【００５３】
で表せる。
また、トランジスタＱ４、Ｑ５、Ｑ６のベース電流ＩB(Q4) 、ＩB(Q5) 、ＩB(Q6) の誤差が無視できるとすると、トランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジスタＱ３のコレクタ電流をＩc(Q3) は、
Ｉc(Q2) ≒Ｉc(Q4) ・・・（１７）
Ｉc(Q3) ≒Ｉc(Q5) ・・・（１８）
となる。
【００５４】
式（１７）、（１８）及び式（１５）を式（１６）に代入すると、式（１６）は、
【００５５】
【数１９】
【００５６】
で表せる。
ここで、式（１９）の〔（Ｉc(Q4) ×Ｒ６）／ｈFE〕＝ｙとおく。ｙの温度に対する変化（∂ｙ／∂Ｔ）は、トランジスタＱ４のコレクタ電流Ｉc(Q4) の温度変動が無視できるものとし、ベース抵抗Ｒ６の温度係数を約１５００ｐｐｍ／℃、電流増幅率ｈFEの温度係数を約４０００ｐｐｍ／℃とすると、
【００５７】
【数２０】
【００５８】
で表される。
よって、式（１９）を温度により微分し、式（２０）を代入するとともに、（∂ＶBE(Q1)／∂Ｔ）＝χとおき、温度係数を０に設定すると、
【００５９】
【数２１】
【００６０】
で表せる。
よって、式（２１）からαを求めると、
【００６１】
【数２２】
【００６２】
となる。
式（２２）を式（１９）に代入し、出力定電圧Ｖz を求めると、
【００６３】
【数２３】
【００６４】
となる。
ここで、図３に示す定電圧回路１０の出力定電圧を１ｍＶアップさせ、１．２４１〔Ｖ〕にする場合について考察する。
まず、トランジスタＱ４のコレクタ電流Ｉc(Q4) ＝１μＡ、エミッタ面積比Ｎ＝６、電流増幅率ｈFE＝１００、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)の温度係数χ＝−１．８ｍＶ／℃、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)＝０．７Ｖとすると、式（２３）は、
【００６５】
【数２４】
【００６６】
で表される。式（２４）から抵抗Ｒ６は、４．９ｋ〔Ω〕となる。したがって、本実施例によれば、図４に示す定電圧回路２０の抵抗Ｒ５の１Ｍ〔Ω〕の１／２００程度の抵抗値で、図３に示す定電圧回路１０の出力定電圧Ｖz より１ｍ〔Ｖ〕アップの電圧を実現できる。
【００６７】
なお、本実施例では、差動増幅回路の入力トランジスタをＮ：１のＰＮＰトランジスタＱ４、Ｑ５により構成したが、差動増幅回路の入力トランジスタをＮＰＮトランジスタ構成することもできる。
図２に本発明の一実施例の変形例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００６８】
本変形例の定電圧回路４０は、差動増幅回路の入力トランジスタを１：ＮのＮＰＮトランジスタＱ11、Ｑ12により構成した。これにより、カレントミラー回路を構成するトランジスタはＰＮＰトランジスタＱ13、Ｑ14となり、出力定電圧側に接続され、定電流源１２が接地側に接続される。さらに、差動増幅回路の出力回路にＰＮＰトランジスタＱ15、定電流源４１からなる反転回路が接続され、出力トランジスタＱ６が制御される。
【００６９】
なお、調整用抵抗Ｒ６は、カレントミラー回路を構成するＰＮＰトランジスタＱ12のベースと、トランジスタＱ12のコレクタとトランジスタＱ11のベースとの接続点との間の接続される。
本変形例によっても、図１の回路と同様な作用効果を奏する。
なお、本実施例では、差動増幅回路のカレントミラー回路のベース抵抗を制御することにより出力定電圧を制御したが、これに限られることはなく、トランジスタＱ１のベース−エミッタ間電圧ではなく、差動増幅回路の駆動電流を制御するできればよい。
【００７０】
【発明の効果】
上述の如く、本発明によれば、電圧調整用抵抗として、差動増幅回路を構成するカレントミラー回路のベース抵抗を調整することにより、ＰＮ接合素子で発生される電圧を抵抗により制御する場合に比べて、１００分の１程度の抵抗で、制御が可能となり、また、温度係数もほぼ０とすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の変形例の回路構成図である。
【図３】従来の一例の回路構成図である。
【図４】従来の他の一例の回路構成図である。
【符号の説明】
３０、４０ 定電圧回路
Ｑ１〜Ｑ６ トランジスタ
Ｒ１〜Ｒ３ 抵抗
Ｒ６ 調整用抵抗
【発明の属する技術分野】
本発明は定電圧回路に係り、特に、温度係数を０に設定した定電圧回路に関する。
【０００２】
【従来の技術】
図３に従来の一例の定電圧回路の回路構成図を示す。
図３の定電圧回路１０は、抵抗Ｒ１〜Ｒ３、トランジスタＱ１〜Ｑ６、定電流源１１、１２から構成され、定電流源１１と抵抗Ｒ１との接続点から出力定電圧Ｖz を出力する。
【０００３】
トランジスタＱ１は、コレクタとベースとが接続され、ベース−エミッタ間電圧ＶBE(Q1)を発生する。抵抗Ｒ１〜Ｒ３は、トランジスタＱ１と出力との間に直列に接続されており、トランジスタＱ１と出力との間の電圧を分圧する。
抵抗Ｒ２の両端の電圧がトランジスタＱ２〜Ｑ６、定電流源１２から構成される差動増幅回路により検出され、出力電圧が一定に制御される。
【０００４】
このとき、図３の定電圧回路１０で生成される定電圧Ｖz は、
【０００５】
【数１】
で表せる。
なお、式（１）において、ｋはボルツマン定数、ｑは電子の電荷量、ＮはトランジスタＱ１、Ｑ２のエミッタ面積比である。
また、定数αは、
【０００７】
【数２】
である。
定電圧Ｖz の温度係数は、（∂ＶBE／∂Ｔ）＝χ とおくと、
【０００９】
【数３】
で表される。
よって、温度係数を０とするためには、式（２）が０となればよいので、
【００１１】
【数４】
と表される。
よって、式（３）よりαを求めると、
【００１３】
【数５】
となる。
次に、式（４）を式（１）に代入すると、式（１）は、
Ｖz ＝−χ・Ｔ＋ＶBE(Q1) ・・・（５）
で表せる。
ここで、χは、略−１．８ｍＶ／℃と定数であることから、定電圧Ｖz は、ほぼＶBE(Q1)で決定されることになる。 ここで、定電圧Ｖz の値を変えるため、トランジスタＱ1 のベース−エミッタ間電圧ＶBE(Q1)を変化させることを考える。トランジスタＱ１のコレクタ電流をＩc1(Q1)、トランジスタＱ１のベース−エミッタ間の逆方向飽和電流をＩs とすると、
【００１５】
【数６】
で表される。よって、トランジスタＱ１のコレクタ電流Ｉc1を変化させることにより、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)が変化し、定電圧Ｖz を変化させることができる。
ここで、トランジスタＱ１のコレクタ電流をＩc1からＩc2に変更したとする。なお、このとき、Ｉc2＝γＩc1とする。
【００１７】
ここで、コレクタ電流Ｉc2で温度係数を０にするために、αを（α＋β）に変更する。このときの定電圧Ｖz は、式（１）から
【００１８】
【数７】
で表せる。このとき、式（７）は温度係数が０となるように設定されているので、
【００２０】
【数８】
で表せる。
ここで、既に（∂Ｖz ／∂Ｔ）は０に設定しているので、式（８）は、
βｌｎＮ＋ｌｎγ＝０ ・・・（９）
で表せる。
式（９）を式（７）に代入すると、式（７）は、
Ｖz ’＝Ｖz
と表せる。
【００２２】
よって、図３に示すような回路では、電流Ｉc1を変化させても、定電圧Ｖz は変化しないことがわかる。
以上のように、温度係数を０とする場合には、定電圧Ｖz は不純物濃度などのプロセス条件によって決定されてしまい、自由に設定することはできない。
そこで、温度係数０で定電圧Ｖz を自由に設定するには、他の要素を変更する必要がある。
【００２３】
図４に従来の他の一例の回路構成図を示す。同図中、図３と同一回路構成部分には同一符号を付し、その説明は省略する。
図４の定電圧回路２０では、出力定電圧Ｖz を上昇させるために、トランジスタＱ１のコレクタ−ベース間及びベース−エミッタ間に並列に抵抗Ｒ４、Ｒ５を設ける。
【００２４】
図４の定電圧回路２０で生成される定電圧Ｖz は、式（１）の右辺第２項のトランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)が抵抗Ｒ４、Ｒ５で分圧されるので、
【００２５】
【数９】
で表せる。
ここで、図４の回路の温度係数を０としようとすると、式（１０）を温度Ｔで微分した式が０となればよい。なお、このとき、（∂ＶBE(Q1)／∂Ｔ）＝χとすると、
【００２７】
【数１０】
で表せる。
式（１１）からαを求めると、
【００２９】
【数１１】
で表される。
式（１２）を式（１０）に代入すると、定電圧Ｖz は、
【００３１】
【数１２】
で表せる。
よって、抵抗Ｒ４、Ｒ５の設定を変えることにより出力定電圧Ｖz を自由に設定できる。
但し、この場合、Ｒ５＞（ＶBE(Q1)／Ｉ0 ）としなければ、トランジスタＱ１に電流が流れないことになる。なお、Ｉ0 はトランジスタＱ１と抵抗Ｒ５に供給される電流である。
【００３３】
ここで、Ｉ0 ＝１μＡ、ＶBE(Q1)＝０．７〔Ｖ〕とすると、
（ＶBE(Q1)／Ｉ0 ）＝（０．７／１μ）＝７００Ｋ〔Ω〕
となる。このため、抵抗Ｒ５はＲ５＞７００Ｋ〔Ω〕とする必要があり、非常に大きくする必要がある。このため、抵抗Ｒ５は、例えば、１ＭΩに設定する必要がある。
【００３４】
ここで、例えば、出力定電圧Ｖz を１．２４１〔Ｖ〕、すなわち、図３の定電圧回路１０に出力定電圧に比べて１ｍＶ上昇させる場合、χ＝−０．００１８、温度３００〔Ｋ〕、ＶBE(Q1)＝０．７〔Ｖ〕、抵抗Ｒ５＝１Ｍ〔Ω〕とすると、式（１３）から、
【００３５】
【数１３】
となればよい。よって、抵抗Ｒ４は、Ｒ４＝８１０Ωに設定すればよいことになる。
以上のように抵抗Ｒ４、Ｒ５を設定することにより、温度係数０で、出力定電圧Ｖz を自由に設定できる。
【００３７】
【発明が解決しようとする課題】
しかるに、従来の図３に示す定電圧回路１０では、温度係数を０とする場合には、定電圧Ｖz は不純物濃度などのプロセス条件によって決定されてしまい、自由に設定することはできない等の問題点があった。
また、従来の図４に示す定電圧回路２０では、温度係数０で出力定電圧Ｖz を抵抗Ｒ４、Ｒ５の設定により自由に設定できるが、抵抗Ｒ５をＲ５＞（ＶBE(Q1)／Ｉ0 ）の条件に設定する必要があるので、抵抗Ｒ５が大きなり、半導体チップとした場合に、抵抗Ｒ５の面積が大きくなり、小型化できない等の問題点があった。
【００３８】
本発明は上記の点に鑑みてなされたもので、温度係数０で出力定電圧を小さな抵抗により自由に設定できる定電圧回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明は、一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、電流を出力する電流源と、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、エミッタに前記電流源から出力電流を供給される第２トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、エミッタが前記第２トランジスタのエミッタに接続されるとともに、前記電流源から出力電流を供給される第３トランジスタと、コレクタ及びベースが前記第２トランジスタのコレクタに接続され、エミッタが接地される第４トランジスタと、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタ及びベースとに接続され、コレクタが前記第３トランジスタのコレクタに接続され、エミッタが接地される第５トランジスタと、ベースが前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点に接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第６トランジスタとを有する定電圧回路であって、前記第２トランジスタのコレクタと前記第４トランジスタのコレクタと前記第５トランジスタのベースとの接続点と前記第４トランジスタのベースとの間に電圧調整用抵抗を接続し、前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整するものである。
また、本発明は、一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、エミッタが前記入出力端子に接続される第２トランジスタと、エミッタが前記入出力端子に接続され、ベースにコレクタ及び前記第２トランジスタのベースが接続される第３トランジスタと、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、コレクタが前記第２トランジスタのコレクタに接続される第４トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、コレクタが前記第２トランジスタのベース、前記第３トランジスタのベース及びコレクタに接続され、エミッタが前記第４トランジスタのエミッタに接続される第５トランジスタと、前記第４トランジスタのエミッタと前記第５トランジスタのエミッタとの接続点から電流を引き込む第１電流源と、エミッタが前記入出力端子に接続され、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタとの接続点に接続される第６トランジスタと、ベースが前記第６トランジスタのコレクタに接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第７トランジスタと、前記第６トランジスタのコレクタと前記第７トランジスタのベースとの接続点から電流を引き込む第２電流源とを有する定電圧回路であって、前記第２トランジスタのベースと前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点と、前記第３トランジスタのベースとの間に電圧調整用抵抗を接続し、前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整するものである。
【００４０】
本発明によれば、電圧調整用抵抗として、差動増幅回路を構成するカレントミラー回路のベース抵抗を調整することにより、ＰＮ接合素子で発生される電圧を抵抗により制御する場合に比べて、１００分の１程度の抵抗で、制御が可能となり、また、温度係数もほぼ０とすることができる。
【００４２】
【発明の実施の形態】
図１に本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
本実施例の定電圧回路３０は、トランジスタＱ４のベースと、トランジスタＱ４のコレクタとトランジスタＱ５のベースとの接続点との間に電圧設定用抵抗Ｒ６を挿入してなる。
【００４３】
トランジスタＱ４のベースと、トランジスタＱ４のコレクタとトランジスタＱ５のベースとの接続点との間に電圧設定用抵抗Ｒ６を挿入することによりトランジスタＱ５のベース−エミッタ間電圧ＶBE(Q5)は、トランジスタＱ４のベース−エミッタ間電圧をＶBE(Q4)、トランジスタＱ４のコレクタ電流をＩc(Q4) 、トランジスタＱ４の電流増幅率をｈFEとすると、
【００４４】
【数１４】
で表される。
このとき、ＮＰＮトランジスタのエミッタ−ベース電圧ＶBEは、ボルツマン定数をｋ、絶対温度をＴ、電子の電荷量をｑ、コレクタ電流をＩc 、逆飽和電流をＩs とすると、
【００４６】
【数１５】
で表せる。
よって、式（１４）は、
【００４８】
【数１６】
よって、
【００５０】
【数１７】
と表せる。
ここで、出力定電圧Ｖz は、トランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジスタＱ３のコレクタ電流をＩc(Q3) 、トランジスタＱ１のベース−エミッタ間電圧をＶBE(Q1)とすると、
【００５２】
【数１８】
で表せる。
また、トランジスタＱ４、Ｑ５、Ｑ６のベース電流ＩB(Q4) 、ＩB(Q5) 、ＩB(Q6) の誤差が無視できるとすると、トランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジスタＱ３のコレクタ電流をＩc(Q3) は、
Ｉc(Q2) ≒Ｉc(Q4) ・・・（１７）
Ｉc(Q3) ≒Ｉc(Q5) ・・・（１８）
となる。
【００５４】
式（１７）、（１８）及び式（１５）を式（１６）に代入すると、式（１６）は、
【００５５】
【数１９】
で表せる。
ここで、式（１９）の〔（Ｉc(Q4) ×Ｒ６）／ｈFE〕＝ｙとおく。ｙの温度に対する変化（∂ｙ／∂Ｔ）は、トランジスタＱ４のコレクタ電流Ｉc(Q4) の温度変動が無視できるものとし、ベース抵抗Ｒ６の温度係数を約１５００ｐｐｍ／℃、電流増幅率ｈFEの温度係数を約４０００ｐｐｍ／℃とすると、
【００５７】
【数２０】
で表される。
よって、式（１９）を温度により微分し、式（２０）を代入するとともに、（∂ＶBE(Q1)／∂Ｔ）＝χとおき、温度係数を０に設定すると、
【００５９】
【数２１】
で表せる。
よって、式（２１）からαを求めると、
【００６１】
【数２２】
となる。
式（２２）を式（１９）に代入し、出力定電圧Ｖz を求めると、
【００６３】
【数２３】
となる。
ここで、図３に示す定電圧回路１０の出力定電圧を１ｍＶアップさせ、１．２４１〔Ｖ〕にする場合について考察する。
まず、トランジスタＱ４のコレクタ電流Ｉc(Q4) ＝１μＡ、エミッタ面積比Ｎ＝６、電流増幅率ｈFE＝１００、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)の温度係数χ＝−１．８ｍＶ／℃、トランジスタＱ１のベース−エミッタ間電圧ＶBE(Q1)＝０．７Ｖとすると、式（２３）は、
【００６５】
【数２４】
で表される。式（２４）から抵抗Ｒ６は、４．９ｋ〔Ω〕となる。したがって、本実施例によれば、図４に示す定電圧回路２０の抵抗Ｒ５の１Ｍ〔Ω〕の１／２００程度の抵抗値で、図３に示す定電圧回路１０の出力定電圧Ｖz より１ｍ〔Ｖ〕アップの電圧を実現できる。
【００６７】
なお、本実施例では、差動増幅回路の入力トランジスタをＮ：１のＰＮＰトランジスタＱ４、Ｑ５により構成したが、差動増幅回路の入力トランジスタをＮＰＮトランジスタ構成することもできる。
図２に本発明の一実施例の変形例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００６８】
本変形例の定電圧回路４０は、差動増幅回路の入力トランジスタを１：ＮのＮＰＮトランジスタＱ11、Ｑ12により構成した。これにより、カレントミラー回路を構成するトランジスタはＰＮＰトランジスタＱ13、Ｑ14となり、出力定電圧側に接続され、定電流源１２が接地側に接続される。さらに、差動増幅回路の出力回路にＰＮＰトランジスタＱ15、定電流源４１からなる反転回路が接続され、出力トランジスタＱ６が制御される。
【００６９】
なお、調整用抵抗Ｒ６は、カレントミラー回路を構成するＰＮＰトランジスタＱ12のベースと、トランジスタＱ12のコレクタとトランジスタＱ11のベースとの接続点との間の接続される。
本変形例によっても、図１の回路と同様な作用効果を奏する。
なお、本実施例では、差動増幅回路のカレントミラー回路のベース抵抗を制御することにより出力定電圧を制御したが、これに限られることはなく、トランジスタＱ１のベース−エミッタ間電圧ではなく、差動増幅回路の駆動電流を制御するできればよい。
【００７０】
【発明の効果】
上述の如く、本発明によれば、電圧調整用抵抗として、差動増幅回路を構成するカレントミラー回路のベース抵抗を調整することにより、ＰＮ接合素子で発生される電圧を抵抗により制御する場合に比べて、１００分の１程度の抵抗で、制御が可能となり、また、温度係数もほぼ０とすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の変形例の回路構成図である。
【図３】従来の一例の回路構成図である。
【図４】従来の他の一例の回路構成図である。
【符号の説明】
３０、４０ 定電圧回路
Ｑ１〜Ｑ６ トランジスタ
Ｒ１〜Ｒ３ 抵抗
Ｒ６ 調整用抵抗
Claims (2)
- 一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、電流を出力する電流源と、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、エミッタに前記電流源から出力電流を供給される第２トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、エミッタが前記第２トランジスタのエミッタに接続されるとともに、前記電流源から出力電流を供給される第３トランジスタと、コレクタ及びベースが前記第２トランジスタのコレクタに接続され、エミッタが接地される第４トランジスタと、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタ及びベースとに接続され、コレクタが前記第３トランジスタのコレクタに接続され、エミッタが接地される第５トランジスタと、ベースが前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点に接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第６トランジスタとを有する定電圧回路であって、
前記第２トランジスタのコレクタと前記第４トランジスタのコレクタと前記第５トランジスタのベースとの接続点と前記第４トランジスタのベースとの間に電圧調整用抵抗を接続し、
前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整する定電圧回路。 - 一端に入出力端子が接続される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗と、前記第２抵抗の他端に一端が接続される第３抵抗と、前記第３抵抗の他端にコレクタ及びベースが接続され、エミッタが接地される第１トランジスタと、エミッタが前記入出力端子に接続される第２トランジスタと、エミッタが前記入出力端子に接続され、ベースにコレクタ及び前記第２トランジスタのベースが接続される第３トランジスタと、ベースが前記第１抵抗と前記第２抵抗との接続点に接続され、コレクタが前記第２トランジスタのコレクタに接続される第４トランジスタと、ベースが前記第２抵抗と前記第３抵抗との接続点に接続され、コレクタが前記第２トランジスタのベース、前記第３トランジスタのベース及びコレクタに接続され、エミッタが前記第４トランジスタのエミッタに接続される第５トランジスタと、前記第４トランジスタのエミッタと前記第５トランジスタのエミッタとの接続点から電流を引き込む第１電流源と、エミッタが前記入出力端子に接続され、ベースが前記第２トランジスタのコレクタと前記第４トランジスタのコレクタとの接続点に接続される第６トランジスタと、ベースが前記第６トランジスタのコレクタに接続され、コレクタが前記入出力端子に接続され、エミッタが接地される第７トランジスタと、前記第６トランジスタのコレクタと前記第７トランジスタのベースとの接続点から電流を引き込む第２電流源とを有する定電圧回路であって、
前記第２トランジスタのベースと前記第３トランジスタのコレクタと前記第５トランジスタのコレクタとの接続点と、前記第３トランジスタのベースとの間に電圧調整用抵抗を接続し、
前記電圧調整用抵抗により前記入出力端子から出力される出力電圧を調整する定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28403797A JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28403797A JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122049A JPH11122049A (ja) | 1999-04-30 |
| JP4239227B2 true JP4239227B2 (ja) | 2009-03-18 |
Family
ID=17673490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28403797A Expired - Lifetime JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4239227B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053694B2 (en) * | 2004-08-20 | 2006-05-30 | Asahi Kasei Microsystems Co., Ltd. | Band-gap circuit with high power supply rejection ratio |
| JP2007304860A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 電流補償回路 |
-
1997
- 1997-10-16 JP JP28403797A patent/JP4239227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11122049A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| KR940007974B1 (ko) | 전자회로 | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPH082010B2 (ja) | 電流伝達回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPS62196714A (ja) | 定電流供給回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2710473B2 (ja) | 定電流回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0115224Y2 (ja) | ||
| JPH077893B2 (ja) | 中間周波増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH05108182A (ja) | 電流ミラー回路 | |
| JPH04366737A (ja) | 温度センサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |