JPH11122049A - 定電圧回路の出力電圧調整方法 - Google Patents
定電圧回路の出力電圧調整方法Info
- Publication number
- JPH11122049A JPH11122049A JP9284037A JP28403797A JPH11122049A JP H11122049 A JPH11122049 A JP H11122049A JP 9284037 A JP9284037 A JP 9284037A JP 28403797 A JP28403797 A JP 28403797A JP H11122049 A JPH11122049 A JP H11122049A
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- voltage
- circuit
- output
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 温度係数を０にした定電圧回路の出力電圧調
整方法に関し、温度係数０で出力定電圧を小さな抵抗に
より自由に設定できる定電圧回路の出力電圧調整方法を
提供することを目的とする。 【解決手段】 ＰＮ接合に電流が供給され、定電圧を発
生するＰＮ接合素子Ｑ１と、ＰＮ接合素子Ｑ１と出力定
電圧Ｖz との間に直列に接続され、ＰＮ接合素子に供給
される電流に応じた電圧を発生する抵抗回路Ｒ１〜Ｒ３
と、抵抗回路Ｒ１〜Ｒ３に発生される電圧に応じて出力
定電圧からＰＮ接合素子に供給される電流を制御する差
動増幅回路Ｑ２、Ｑ３とを有する定電圧回路の出力電圧
を制御する定電圧回路において、差動増幅回路を構成す
るカレントミラー回路Ｑ４、Ｑ５のベース抵抗Ｒ６を制
御することにより出力定電圧を制御する。
整方法に関し、温度係数０で出力定電圧を小さな抵抗に
より自由に設定できる定電圧回路の出力電圧調整方法を
提供することを目的とする。 【解決手段】 ＰＮ接合に電流が供給され、定電圧を発
生するＰＮ接合素子Ｑ１と、ＰＮ接合素子Ｑ１と出力定
電圧Ｖz との間に直列に接続され、ＰＮ接合素子に供給
される電流に応じた電圧を発生する抵抗回路Ｒ１〜Ｒ３
と、抵抗回路Ｒ１〜Ｒ３に発生される電圧に応じて出力
定電圧からＰＮ接合素子に供給される電流を制御する差
動増幅回路Ｑ２、Ｑ３とを有する定電圧回路の出力電圧
を制御する定電圧回路において、差動増幅回路を構成す
るカレントミラー回路Ｑ４、Ｑ５のベース抵抗Ｒ６を制
御することにより出力定電圧を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は定電圧回路の出力電
圧調整方法に係り、特に、温度係数を０に設定した定電
圧回路の出力電圧調整方法に関する。
圧調整方法に係り、特に、温度係数を０に設定した定電
圧回路の出力電圧調整方法に関する。
【０００２】
【従来の技術】図３に従来の一例の定電圧回路の回路構
成図を示す。図３の定電圧回路１０は、抵抗Ｒ１〜Ｒ
３、トランジスタＱ１〜Ｑ６、定電流源１１、１２から
構成され、定電流源１１と抵抗Ｒ１との接続点から出力
定電圧Ｖz を出力する。
成図を示す。図３の定電圧回路１０は、抵抗Ｒ１〜Ｒ
３、トランジスタＱ１〜Ｑ６、定電流源１１、１２から
構成され、定電流源１１と抵抗Ｒ１との接続点から出力
定電圧Ｖz を出力する。
【０００３】トランジスタＱ１は、コレクタとベースと
が接続され、ベース−エミッタ間電圧ＶBE(Q1)を発生す
る。抵抗Ｒ１〜Ｒ３は、トランジスタＱ１と出力との間
に直列に接続されており、トランジスタＱ１と出力との
間の電圧を分圧する。抵抗Ｒ２の両端の電圧がトランジ
スタＱ２〜Ｑ６、定電流源１２から構成される差動増幅
回路により検出され、出力電圧が一定に制御される。
が接続され、ベース−エミッタ間電圧ＶBE(Q1)を発生す
る。抵抗Ｒ１〜Ｒ３は、トランジスタＱ１と出力との間
に直列に接続されており、トランジスタＱ１と出力との
間の電圧を分圧する。抵抗Ｒ２の両端の電圧がトランジ
スタＱ２〜Ｑ６、定電流源１２から構成される差動増幅
回路により検出され、出力電圧が一定に制御される。
【０００４】このとき、図３の定電圧回路１０で生成さ
れる定電圧Ｖz は、
れる定電圧Ｖz は、
【０００５】
【数１】
【０００６】で表せる。なお、式（１）において、ｋは
ボルツマン定数、ｑは電子の電荷量、Ｎはトランジスタ
Ｑ１、Ｑ２のエミッタ面積比である。また、定数αは、
ボルツマン定数、ｑは電子の電荷量、Ｎはトランジスタ
Ｑ１、Ｑ２のエミッタ面積比である。また、定数αは、
【０００７】
【数２】
【０００８】である。定電圧Ｖz の温度係数は、（∂Ｖ
BE／∂Ｔ）＝χ とおくと、
BE／∂Ｔ）＝χ とおくと、
【０００９】
【数３】
【００１０】で表される。よって、温度係数を０とする
ためには、式（２）が０となればよいので、
ためには、式（２）が０となればよいので、
【００１１】
【数４】
【００１２】と表される。よって、式（３）よりαを求
めると、
めると、
【００１３】
【数５】
【００１４】となる。次に、式（４）を式（１）に代入
すると、式（１）は、 Ｖz ＝−χ・Ｔ＋ＶBE(Q1) ・・・（５） で表せる。ここで、χは、略−１．８ｍＶ／℃と定数で
あることから、定電圧Ｖz は、ほぼＶBE(Q1)で決定され
ることになる。 ここで、定電圧Ｖz の値を変えるた
め、トランジスタＱ1 のベース−エミッタ間電圧ＶBE(Q
1)を変化させることを考える。トランジスタＱ１のコレ
クタ電流をＩc1(Q1)、トランジスタＱ１のベース−エミ
ッタ間の逆方向飽和電流をＩs とすると、
すると、式（１）は、 Ｖz ＝−χ・Ｔ＋ＶBE(Q1) ・・・（５） で表せる。ここで、χは、略−１．８ｍＶ／℃と定数で
あることから、定電圧Ｖz は、ほぼＶBE(Q1)で決定され
ることになる。 ここで、定電圧Ｖz の値を変えるた
め、トランジスタＱ1 のベース−エミッタ間電圧ＶBE(Q
1)を変化させることを考える。トランジスタＱ１のコレ
クタ電流をＩc1(Q1)、トランジスタＱ１のベース−エミ
ッタ間の逆方向飽和電流をＩs とすると、
【００１５】
【数６】
【００１６】で表される。よって、トランジスタＱ１の
コレクタ電流Ｉc1を変化させることにより、トランジス
タＱ１のベース−エミッタ間電圧ＶBE(Q1)が変化し、定
電圧Ｖz を変化させることができる。ここで、トランジ
スタＱ１のコレクタ電流をＩc1からＩc2に変更したとす
る。なお、このとき、Ｉc2＝γＩc1とする。
コレクタ電流Ｉc1を変化させることにより、トランジス
タＱ１のベース−エミッタ間電圧ＶBE(Q1)が変化し、定
電圧Ｖz を変化させることができる。ここで、トランジ
スタＱ１のコレクタ電流をＩc1からＩc2に変更したとす
る。なお、このとき、Ｉc2＝γＩc1とする。
【００１７】ここで、コレクタ電流Ｉc2で温度係数を０
にするために、αを（α＋β）に変更する。このときの
定電圧Ｖz は、式（１）から
にするために、αを（α＋β）に変更する。このときの
定電圧Ｖz は、式（１）から
【００１８】
【数７】
【００１９】で表せる。このとき、式（７）は温度係数
が０となるように設定されているので、
が０となるように設定されているので、
【００２０】
【数８】
【００２１】で表せる。ここで、既に（∂Ｖz ／∂Ｔ）
は０に設定しているので、式（８）は、 βｌｎＮ＋ｌｎγ＝０ ・・・（９） で表せる。式（９）を式（７）に代入すると、式（７）
は、 Ｖz ’＝Ｖz と表せる。
は０に設定しているので、式（８）は、 βｌｎＮ＋ｌｎγ＝０ ・・・（９） で表せる。式（９）を式（７）に代入すると、式（７）
は、 Ｖz ’＝Ｖz と表せる。
【００２２】よって、図３に示すような回路では、電流
Ｉc1を変化させても、定電圧Ｖz は変化しないことがわ
かる。以上のように、温度係数を０とする場合には、定
電圧Ｖz は不純物濃度などのプロセス条件によって決定
されてしまい、自由に設定することはできない。そこ
で、温度係数０で定電圧Ｖz を自由に設定するには、他
の要素を変更する必要がある。
Ｉc1を変化させても、定電圧Ｖz は変化しないことがわ
かる。以上のように、温度係数を０とする場合には、定
電圧Ｖz は不純物濃度などのプロセス条件によって決定
されてしまい、自由に設定することはできない。そこ
で、温度係数０で定電圧Ｖz を自由に設定するには、他
の要素を変更する必要がある。
【００２３】図４に従来の他の一例の回路構成図を示
す。同図中、図３と同一回路構成部分には同一符号を付
し、その説明は省略する。図４の定電圧回路２０では、
出力定電圧Ｖz を上昇させるために、トランジスタＱ１
のコレクタ−ベース間及びベース−エミッタ間に並列に
抵抗Ｒ４、Ｒ５を設ける。
す。同図中、図３と同一回路構成部分には同一符号を付
し、その説明は省略する。図４の定電圧回路２０では、
出力定電圧Ｖz を上昇させるために、トランジスタＱ１
のコレクタ−ベース間及びベース−エミッタ間に並列に
抵抗Ｒ４、Ｒ５を設ける。
【００２４】図４の定電圧回路２０で生成される定電圧
Ｖz は、式（１）の右辺第２項のトランジスタＱ１のベ
ース−エミッタ間電圧ＶBE(Q1)が抵抗Ｒ４、Ｒ５で分圧
されるので、
Ｖz は、式（１）の右辺第２項のトランジスタＱ１のベ
ース−エミッタ間電圧ＶBE(Q1)が抵抗Ｒ４、Ｒ５で分圧
されるので、
【００２５】
【数９】
【００２６】で表せる。ここで、図４の回路の温度係数
を０としようとすると、式（１０）を温度Ｔで微分した
式が０となればよい。なお、このとき、（∂ＶBE(Q1)／
∂Ｔ）＝χとすると、
を０としようとすると、式（１０）を温度Ｔで微分した
式が０となればよい。なお、このとき、（∂ＶBE(Q1)／
∂Ｔ）＝χとすると、
【００２７】
【数１０】
【００２８】で表せる。式（１１）からαを求めると、
【００２９】
【数１１】
【００３０】で表される。式（１２）を式（１０）に代
入すると、定電圧Ｖz は、
入すると、定電圧Ｖz は、
【００３１】
【数１２】
【００３２】で表せる。よって、抵抗Ｒ４、Ｒ５の設定
を変えることにより出力定電圧Ｖz を自由に設定でき
る。但し、この場合、Ｒ５＞（ＶBE(Q1)／Ｉ0 ）としな
ければ、トランジスタＱ１に電流が流れないことにな
る。なお、Ｉ0 はトランジスタＱ１と抵抗Ｒ５に供給さ
れる電流である。
を変えることにより出力定電圧Ｖz を自由に設定でき
る。但し、この場合、Ｒ５＞（ＶBE(Q1)／Ｉ0 ）としな
ければ、トランジスタＱ１に電流が流れないことにな
る。なお、Ｉ0 はトランジスタＱ１と抵抗Ｒ５に供給さ
れる電流である。
【００３３】ここで、Ｉ0 ＝１μＡ、ＶBE(Q1)＝０．７
〔Ｖ〕とすると、 （ＶBE(Q1)／Ｉ0 ）＝（０．７／１μ）＝７００Ｋ〔Ω〕 となる。このため、抵抗Ｒ５はＲ５＞７００Ｋ〔Ω〕と
する必要があり、非常に大きくする必要がある。このた
め、抵抗Ｒ５は、例えば、１ＭΩに設定する必要があ
る。
〔Ｖ〕とすると、 （ＶBE(Q1)／Ｉ0 ）＝（０．７／１μ）＝７００Ｋ〔Ω〕 となる。このため、抵抗Ｒ５はＲ５＞７００Ｋ〔Ω〕と
する必要があり、非常に大きくする必要がある。このた
め、抵抗Ｒ５は、例えば、１ＭΩに設定する必要があ
る。
【００３４】ここで、例えば、出力定電圧Ｖz を１．２
４１〔Ｖ〕、すなわち、図３の定電圧回路１０に出力定
電圧に比べて１ｍＶ上昇させる場合、χ＝−０．００１
８、温度３００〔Ｋ〕、ＶBE(Q1)＝０．７〔Ｖ〕、抵抗
Ｒ５＝１Ｍ〔Ω〕とすると、式（１３）から、
４１〔Ｖ〕、すなわち、図３の定電圧回路１０に出力定
電圧に比べて１ｍＶ上昇させる場合、χ＝−０．００１
８、温度３００〔Ｋ〕、ＶBE(Q1)＝０．７〔Ｖ〕、抵抗
Ｒ５＝１Ｍ〔Ω〕とすると、式（１３）から、
【００３５】
【数１３】
【００３６】となればよい。よって、抵抗Ｒ４は、Ｒ４
＝８１０Ωに設定すればよいことになる。以上のように
抵抗Ｒ４、Ｒ５を設定することにより、温度係数０で、
出力定電圧Ｖz を自由に設定できる。
＝８１０Ωに設定すればよいことになる。以上のように
抵抗Ｒ４、Ｒ５を設定することにより、温度係数０で、
出力定電圧Ｖz を自由に設定できる。
【００３７】
【発明が解決しようとする課題】しかるに、従来の図３
に示す定電圧回路１０では、温度係数を０とする場合に
は、定電圧Ｖz は不純物濃度などのプロセス条件によっ
て決定されてしまい、自由に設定することはできない等
の問題点があった。また、従来の図４に示す定電圧回路
２０では、温度係数０で出力定電圧Ｖz を抵抗Ｒ４、Ｒ
５の設定により自由に設定できるが、抵抗Ｒ５をＲ５＞
（ＶBE(Q1)／Ｉ0 ）の条件に設定する必要があるので、
抵抗Ｒ５が大きなり、半導体チップとした場合に、抵抗
Ｒ５の面積が大きくなり、小型化できない等の問題点が
あった。
に示す定電圧回路１０では、温度係数を０とする場合に
は、定電圧Ｖz は不純物濃度などのプロセス条件によっ
て決定されてしまい、自由に設定することはできない等
の問題点があった。また、従来の図４に示す定電圧回路
２０では、温度係数０で出力定電圧Ｖz を抵抗Ｒ４、Ｒ
５の設定により自由に設定できるが、抵抗Ｒ５をＲ５＞
（ＶBE(Q1)／Ｉ0 ）の条件に設定する必要があるので、
抵抗Ｒ５が大きなり、半導体チップとした場合に、抵抗
Ｒ５の面積が大きくなり、小型化できない等の問題点が
あった。
【００３８】本発明は上記の点に鑑みてなされたもの
で、温度係数０で出力定電圧を小さな抵抗により自由に
設定できる定電圧回路の出力電圧調整方法を提供するこ
とを目的とする。
で、温度係数０で出力定電圧を小さな抵抗により自由に
設定できる定電圧回路の出力電圧調整方法を提供するこ
とを目的とする。
【００３９】
【課題を解決するための手段】本発明の請求項１は、Ｐ
Ｎ接合に電流が供給され、定電圧を発生するＰＮ接合素
子と、該ＰＮ接合素子と出力定電圧との間に直列に接続
され、該ＰＮ接合素子に供給される電流に応じた電圧を
発生する抵抗回路と、該抵抗回路に発生される電圧に応
じて前記出力定電圧から前記ＰＮ接合素子に供給される
電流を制御する差動増幅回路とを有する定電圧回路の出
力電圧を制御する定電圧回路の出力電圧調整方法におい
て、前記差動増幅回路の駆動電流を制御することにより
出力電圧を制御することを特徴とする。
Ｎ接合に電流が供給され、定電圧を発生するＰＮ接合素
子と、該ＰＮ接合素子と出力定電圧との間に直列に接続
され、該ＰＮ接合素子に供給される電流に応じた電圧を
発生する抵抗回路と、該抵抗回路に発生される電圧に応
じて前記出力定電圧から前記ＰＮ接合素子に供給される
電流を制御する差動増幅回路とを有する定電圧回路の出
力電圧を制御する定電圧回路の出力電圧調整方法におい
て、前記差動増幅回路の駆動電流を制御することにより
出力電圧を制御することを特徴とする。
【００４０】請求項１によれば、差動増幅回路の駆動電
流を制御することにより、出力電圧を制御することによ
り、出力電圧を設定しているＰＮ接合素子で発生される
電圧を調整する必要がないので、調整を行う際に、小さ
な抵抗で調整が可能となる。請求項２は、前記差動増幅
回路が前記抵抗回路の電圧を差動入力する入力トランジ
スタに電流を供給するカレントミラー回路とを有し、前
記カレントミラー回路のベース抵抗を制御することによ
り前記出力電圧を制御することを特徴とする。
流を制御することにより、出力電圧を制御することによ
り、出力電圧を設定しているＰＮ接合素子で発生される
電圧を調整する必要がないので、調整を行う際に、小さ
な抵抗で調整が可能となる。請求項２は、前記差動増幅
回路が前記抵抗回路の電圧を差動入力する入力トランジ
スタに電流を供給するカレントミラー回路とを有し、前
記カレントミラー回路のベース抵抗を制御することによ
り前記出力電圧を制御することを特徴とする。
【００４１】請求項２によれば、差動増幅回路を構成す
るカレントミラー回路のベース抵抗を制御することによ
り、ＰＮ接合素子で発生される電圧を抵抗により制御す
る場合に比べて、１００分の１程度の抵抗で、制御が可
能となる。
るカレントミラー回路のベース抵抗を制御することによ
り、ＰＮ接合素子で発生される電圧を抵抗により制御す
る場合に比べて、１００分の１程度の抵抗で、制御が可
能となる。
【００４２】
【発明の実施の形態】図１に本発明の一実施例の回路構
成図を示す。同図中、図３と同一構成部分には同一符号
を付し、その説明は省略する。本実施例の定電圧回路３
０は、トランジスタＱ４のベースと、トランジスタＱ４
のコレクタとトランジスタＱ５のベースとの接続点との
間に電圧設定用抵抗Ｒ６を挿入してなる。
成図を示す。同図中、図３と同一構成部分には同一符号
を付し、その説明は省略する。本実施例の定電圧回路３
０は、トランジスタＱ４のベースと、トランジスタＱ４
のコレクタとトランジスタＱ５のベースとの接続点との
間に電圧設定用抵抗Ｒ６を挿入してなる。
【００４３】トランジスタＱ４のベースと、トランジス
タＱ４のコレクタとトランジスタＱ５のベースとの接続
点との間に電圧設定用抵抗Ｒ６を挿入することによりト
ランジスタＱ５のベース−エミッタ間電圧ＶBE(Q5)は、
トランジスタＱ４のベース−エミッタ間電圧をＶBE(Q
4)、トランジスタＱ４のコレクタ電流をＩc(Q4) 、トラ
ンジスタＱ４の電流増幅率をｈFEとすると、
タＱ４のコレクタとトランジスタＱ５のベースとの接続
点との間に電圧設定用抵抗Ｒ６を挿入することによりト
ランジスタＱ５のベース−エミッタ間電圧ＶBE(Q5)は、
トランジスタＱ４のベース−エミッタ間電圧をＶBE(Q
4)、トランジスタＱ４のコレクタ電流をＩc(Q4) 、トラ
ンジスタＱ４の電流増幅率をｈFEとすると、
【００４４】
【数１４】
【００４５】で表される。このとき、ＮＰＮトランジス
タのエミッタ−ベース電圧ＶBEは、ボルツマン定数を
ｋ、絶対温度をＴ、電子の電荷量をｑ、コレクタ電流を
Ｉc 、逆飽和電流をＩs とすると、
タのエミッタ−ベース電圧ＶBEは、ボルツマン定数を
ｋ、絶対温度をＴ、電子の電荷量をｑ、コレクタ電流を
Ｉc 、逆飽和電流をＩs とすると、
【００４６】
【数１５】
【００４７】で表せる。よって、式（１４）は、
【００４８】
【数１６】
【００４９】よって、
【００５０】
【数１７】
【００５１】と表せる。ここで、出力定電圧Ｖz は、ト
ランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジス
タＱ３のコレクタ電流をＩc(Q3) 、トランジスタＱ１の
ベース−エミッタ間電圧をＶBE(Q1)とすると、
ランジスタＱ２のコレクタ電流をＩc(Q2) 、トランジス
タＱ３のコレクタ電流をＩc(Q3) 、トランジスタＱ１の
ベース−エミッタ間電圧をＶBE(Q1)とすると、
【００５２】
【数１８】
【００５３】で表せる。また、トランジスタＱ４、Ｑ
５、Ｑ６のベース電流ＩB(Q4) 、ＩB(Q5) 、ＩB(Q6) の
誤差が無視できるとすると、トランジスタＱ２のコレク
タ電流をＩc(Q2)、トランジスタＱ３のコレクタ電流を
Ｉc(Q3) は、 Ｉc(Q2) ≒Ｉc(Q4) ・・・（１７） Ｉc(Q3) ≒Ｉc(Q5) ・・・（１８） となる。
５、Ｑ６のベース電流ＩB(Q4) 、ＩB(Q5) 、ＩB(Q6) の
誤差が無視できるとすると、トランジスタＱ２のコレク
タ電流をＩc(Q2)、トランジスタＱ３のコレクタ電流を
Ｉc(Q3) は、 Ｉc(Q2) ≒Ｉc(Q4) ・・・（１７） Ｉc(Q3) ≒Ｉc(Q5) ・・・（１８） となる。
【００５４】式（１７）、（１８）及び式（１５）を式
（１６）に代入すると、式（１６）は、
（１６）に代入すると、式（１６）は、
【００５５】
【数１９】
【００５６】で表せる。ここで、式（１９）の〔（Ｉc
(Q4) ×Ｒ６）／ｈFE〕＝ｙとおく。ｙの温度に対する
変化（∂ｙ／∂Ｔ）は、トランジスタＱ４のコレクタ電
流Ｉc(Q4) の温度変動が無視できるものとし、ベース抵
抗Ｒ６の温度係数を約１５００ｐｐｍ／℃、電流増幅率
ｈFEの温度係数を約４０００ｐｐｍ／℃とすると、
(Q4) ×Ｒ６）／ｈFE〕＝ｙとおく。ｙの温度に対する
変化（∂ｙ／∂Ｔ）は、トランジスタＱ４のコレクタ電
流Ｉc(Q4) の温度変動が無視できるものとし、ベース抵
抗Ｒ６の温度係数を約１５００ｐｐｍ／℃、電流増幅率
ｈFEの温度係数を約４０００ｐｐｍ／℃とすると、
【００５７】
【数２０】
【００５８】で表される。よって、式（１９）を温度に
より微分し、式（２０）を代入するとともに、（∂ＶBE
(Q1)／∂Ｔ）＝χとおき、温度係数を０に設定すると、
より微分し、式（２０）を代入するとともに、（∂ＶBE
(Q1)／∂Ｔ）＝χとおき、温度係数を０に設定すると、
【００５９】
【数２１】
【００６０】で表せる。よって、式（２１）からαを求
めると、
めると、
【００６１】
【数２２】
【００６２】となる。式（２２）を式（１９）に代入
し、出力定電圧Ｖz を求めると、
し、出力定電圧Ｖz を求めると、
【００６３】
【数２３】
【００６４】となる。ここで、図３に示す定電圧回路１
０の出力定電圧を１ｍＶアップさせ、１．２４１〔Ｖ〕
にする場合について考察する。まず、トランジスタＱ４
のコレクタ電流Ｉc(Q4) ＝１μＡ、エミッタ面積比Ｎ＝
６、電流増幅率ｈFE＝１００、トランジスタＱ１のベー
ス−エミッタ間電圧ＶBE(Q1)の温度係数χ＝−１．８ｍ
Ｖ／℃、トランジスタＱ１のベース−エミッタ間電圧Ｖ
BE(Q1)＝０．７Ｖとすると、式（２３）は、
０の出力定電圧を１ｍＶアップさせ、１．２４１〔Ｖ〕
にする場合について考察する。まず、トランジスタＱ４
のコレクタ電流Ｉc(Q4) ＝１μＡ、エミッタ面積比Ｎ＝
６、電流増幅率ｈFE＝１００、トランジスタＱ１のベー
ス−エミッタ間電圧ＶBE(Q1)の温度係数χ＝−１．８ｍ
Ｖ／℃、トランジスタＱ１のベース−エミッタ間電圧Ｖ
BE(Q1)＝０．７Ｖとすると、式（２３）は、
【００６５】
【数２４】
【００６６】で表される。式（２４）から抵抗Ｒ６は、
８．１Ｋ〔Ω〕となる。したがって、本実施例によれ
ば、図４に示す定電圧回路２０の抵抗Ｒ５の１Ｍ〔Ω〕
の１／１２０程度の抵抗値で、図３に示す定電圧回路１
０の出力定電圧Ｖz より１ｍ〔Ｖ〕アップの電圧を実現
できる。
８．１Ｋ〔Ω〕となる。したがって、本実施例によれ
ば、図４に示す定電圧回路２０の抵抗Ｒ５の１Ｍ〔Ω〕
の１／１２０程度の抵抗値で、図３に示す定電圧回路１
０の出力定電圧Ｖz より１ｍ〔Ｖ〕アップの電圧を実現
できる。
【００６７】なお、本実施例では、差動増幅回路の入力
トランジスタをＮ：１のＰＮＰトランジスタＱ４、Ｑ５
により構成したが、差動増幅回路の入力トランジスタを
ＮＰＮトランジスタ構成することもできる。図２に本発
明の一実施例の変形例の回路構成図を示す。同図中、図
１と同一構成部分には同一符号を付し、その説明は省略
する。
トランジスタをＮ：１のＰＮＰトランジスタＱ４、Ｑ５
により構成したが、差動増幅回路の入力トランジスタを
ＮＰＮトランジスタ構成することもできる。図２に本発
明の一実施例の変形例の回路構成図を示す。同図中、図
１と同一構成部分には同一符号を付し、その説明は省略
する。
【００６８】本変形例の定電圧回路４０は、差動増幅回
路の入力トランジスタを１：ＮのＮＰＮトランジスタＱ
11、Ｑ12により構成した。これにより、カレントミラー
回路を構成するトランジスタはＰＮＰトランジスタＱ1
3、Ｑ14となり、出力定電圧側に接続され、定電流源１
２が接地側に接続される。さらに、差動増幅回路の出力
回路にＰＮＰトランジスタＱ15、定電流源４１からなる
反転回路が接続され、出力トランジスタＱ６が制御され
る。
路の入力トランジスタを１：ＮのＮＰＮトランジスタＱ
11、Ｑ12により構成した。これにより、カレントミラー
回路を構成するトランジスタはＰＮＰトランジスタＱ1
3、Ｑ14となり、出力定電圧側に接続され、定電流源１
２が接地側に接続される。さらに、差動増幅回路の出力
回路にＰＮＰトランジスタＱ15、定電流源４１からなる
反転回路が接続され、出力トランジスタＱ６が制御され
る。
【００６９】なお、調整用抵抗Ｒ６は、カレントミラー
回路を構成するＰＮＰトランジスタＱ12のベースと、ト
ランジスタＱ12のコレクタとトランジスタＱ11のベース
との接続点との間の接続される。本変形例によっても、
図１の回路と同様な作用効果を奏する。なお、本実施例
では、差動増幅回路のカレントミラー回路のベース抵抗
を制御することにより出力定電圧を制御したが、これに
限られることはなく、トランジスタＱ１のベース−エミ
ッタ間電圧ではなく、差動増幅回路の駆動電流を制御す
るできればよい。
回路を構成するＰＮＰトランジスタＱ12のベースと、ト
ランジスタＱ12のコレクタとトランジスタＱ11のベース
との接続点との間の接続される。本変形例によっても、
図１の回路と同様な作用効果を奏する。なお、本実施例
では、差動増幅回路のカレントミラー回路のベース抵抗
を制御することにより出力定電圧を制御したが、これに
限られることはなく、トランジスタＱ１のベース−エミ
ッタ間電圧ではなく、差動増幅回路の駆動電流を制御す
るできればよい。
【００７０】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、差動増幅回路の駆動電流を制御することにより、出
力電圧を制御することにより、出力電圧を設定している
ＰＮ接合素子で発生される電圧を調整する必要がないの
で、調整を行う際に、小さな抵抗で調整が可能となり、
ＩＣ化した際に小型化可能となる等の特長を有する。
ば、差動増幅回路の駆動電流を制御することにより、出
力電圧を制御することにより、出力電圧を設定している
ＰＮ接合素子で発生される電圧を調整する必要がないの
で、調整を行う際に、小さな抵抗で調整が可能となり、
ＩＣ化した際に小型化可能となる等の特長を有する。
【００７１】請求項２によれば、差動増幅回路を構成す
るカレントミラー回路のベース抵抗を制御することによ
り、ＰＮ接合素子で発生される電圧を抵抗により制御す
る場合に比べて１００分の１程度の抵抗で、制御が可能
となり、ＩＣ化した際に小型化可能となる等の特長を有
する。
るカレントミラー回路のベース抵抗を制御することによ
り、ＰＮ接合素子で発生される電圧を抵抗により制御す
る場合に比べて１００分の１程度の抵抗で、制御が可能
となり、ＩＣ化した際に小型化可能となる等の特長を有
する。
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の変形例の回路構成図であ
る。
る。
【図３】従来の一例の回路構成図である。
【図４】従来の他の一例の回路構成図である。
３０、４０ 定電圧回路 Ｑ１〜Ｑ６ トランジスタ Ｒ１〜Ｒ３ 抵抗 Ｒ６ 調整用抵抗
Claims (2)
- 【請求項１】 ＰＮ接合に電流が供給され、定電圧を発
生するＰＮ接合素子と、該ＰＮ接合素子と出力定電圧と
の間に直列に接続され、該ＰＮ接合素子に供給される電
流に応じた電圧を発生する抵抗回路と、該抵抗回路に発
生される電圧に応じて前記出力定電圧から前記ＰＮ接合
素子に供給される電流を制御する差動増幅回路とを有す
る定電圧回路の出力電圧を制御する定電圧回路の出力電
圧調整方法において、 前記差動増幅回路の駆動電流を制御することにより出力
電圧を制御することを特徴とする定電圧回路の出力電圧
調整方法。 - 【請求項２】 前記差動増幅回路は、定電流源と、入力
トランジスタと、カレントミラー回路とを有し、 前記カレントミラー回路のベース抵抗を制御することに
より前記出力電圧を制御することを特徴とする請求項１
記載の定電圧回路の出力電圧調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28403797A JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28403797A JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122049A true JPH11122049A (ja) | 1999-04-30 |
| JP4239227B2 JP4239227B2 (ja) | 2009-03-18 |
Family
ID=17673490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28403797A Expired - Lifetime JP4239227B2 (ja) | 1997-10-16 | 1997-10-16 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4239227B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059315A (ja) * | 2004-08-20 | 2006-03-02 | Asahi Kasei Microsystems Kk | バンドギャップ回路 |
| JP2007304860A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 電流補償回路 |
-
1997
- 1997-10-16 JP JP28403797A patent/JP4239227B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059315A (ja) * | 2004-08-20 | 2006-03-02 | Asahi Kasei Microsystems Kk | バンドギャップ回路 |
| JP2007304860A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 電流補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4239227B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| US4590419A (en) | Circuit for generating a temperature-stabilized reference voltage | |
| JP4239227B2 (ja) | 定電圧回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP4647130B2 (ja) | 基準電圧発生回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPS62196714A (ja) | 定電流供給回路 | |
| JPH04334105A (ja) | 電流源回路 | |
| JPH03117015A (ja) | エミッタ結合マルチバイブレータ回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH04245313A (ja) | 定電圧回路 | |
| JP3317847B2 (ja) | チャージポンプ回路 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH04117710A (ja) | 利得可変増幅器 | |
| JPH09128078A (ja) | 半導体集積回路装置 | |
| JPH077893B2 (ja) | 中間周波増幅器 | |
| JPH0716210U (ja) | 基準電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |