JPH07101825B2 - 利得安定化差動増幅器 - Google Patents
利得安定化差動増幅器Info
- Publication number
- JPH07101825B2 JPH07101825B2 JP63003405A JP340588A JPH07101825B2 JP H07101825 B2 JPH07101825 B2 JP H07101825B2 JP 63003405 A JP63003405 A JP 63003405A JP 340588 A JP340588 A JP 340588A JP H07101825 B2 JPH07101825 B2 JP H07101825B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- gain
- current source
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔概要〕 利得安定化差動増幅器に関し、 高利得で利得の安定な差動増幅器の提供を目的とし、 同じ値の負荷抵抗を夫々コレクタ側に有し、夫々のエミ
ッタは接続されて第１の電流源に接続され差動対を構成
している第1,第２のトランジスタの、夫々のベースを入
力とし、夫々のコレクタを出力とする差動増幅器におい
て、 コレクタ側に第１の抵抗を有し、且つエミッタ側は第２
の抵抗を介して第２の電流源に接続されている第３のト
ランジスタ及び、エミッタ側は第３の抵抗を介して該第
２の電流源に接続されている第４のトランジスタを設
け、且つ該第１の電流源と該第２の電流源とは電流を制
御する制御線で接続してカレントミラー回路とし、 且つ該第3,第４のトランジスタ夫々のエミッタを入力と
し該制御線を出力とする差動アンプを設けた構成とす
る。
ッタは接続されて第１の電流源に接続され差動対を構成
している第1,第２のトランジスタの、夫々のベースを入
力とし、夫々のコレクタを出力とする差動増幅器におい
て、 コレクタ側に第１の抵抗を有し、且つエミッタ側は第２
の抵抗を介して第２の電流源に接続されている第３のト
ランジスタ及び、エミッタ側は第３の抵抗を介して該第
２の電流源に接続されている第４のトランジスタを設
け、且つ該第１の電流源と該第２の電流源とは電流を制
御する制御線で接続してカレントミラー回路とし、 且つ該第3,第４のトランジスタ夫々のエミッタを入力と
し該制御線を出力とする差動アンプを設けた構成とす
る。
本発明は、電子機器，通信機器等に使用されるIC化に適
した利得安定化差動増幅器に関する。
した利得安定化差動増幅器に関する。
差動増幅器をIC化すると小形になる為利得が温度に敏感
になり又トランジスタ各部の特性のばらつきで利得にば
らつきが生ずる。
になり又トランジスタ各部の特性のばらつきで利得にば
らつきが生ずる。
この為利得の安定な差動増幅器とする必要があるが、高
利得であることが望ましい。
利得であることが望ましい。
以下従来例を図を用いて説明する。
第３図は従来例の差動増幅器の回路図である。
図中Q1,Q2,Q7,Q8はNPNトランジスタ、RC1′,RC2′は値
の等しい負荷抵抗、Re1,Re2は値の等しい帰還抵抗、R6
〜R8は抵抗を示し、差動増幅器としては、トランジスタ
Q1,Q2のベースを入力としコレクタを出力としている。
の等しい負荷抵抗、Re1,Re2は値の等しい帰還抵抗、R6
〜R8は抵抗を示し、差動増幅器としては、トランジスタ
Q1,Q2のベースを入力としコレクタを出力としている。
尚トランジスタQ7,抵抗R7で電流源を構成し、又抵抗R6,
トランジスタQ7と同特性のトランジスタQ8,抵抗７と同
一値の抵抗R8を直列にして電源電圧間に挿入し、トラン
ジスタQ8とQ7のベースを電流制御線で接続し、トランジ
スタQ8に流れる電流と電流源の電流I0とが等しいカレン
トミラー回路を作り、電流源の電流I0を温度変化に対し
て安定にしている。
トランジスタQ7と同特性のトランジスタQ8,抵抗７と同
一値の抵抗R8を直列にして電源電圧間に挿入し、トラン
ジスタQ8とQ7のベースを電流制御線で接続し、トランジ
スタQ8に流れる電流と電流源の電流I0とが等しいカレン
トミラー回路を作り、電流源の電流I0を温度変化に対し
て安定にしている。
この差動増幅器としては、エミッタ側に帰還抵抗Re1,Re
2を設け負帰還をかけ利得の安定化を計っている。
2を設け負帰還をかけ利得の安定化を計っている。
しかしながら、負帰還をかけている為、利得変動は小さ
くなるも利得が低下する問題点がある。
くなるも利得が低下する問題点がある。
本発明は、高利得で利得の安定な差動増幅器の提供を目
的としている。
的としている。
第１図は本発明の原理回路図である。
第１図に示す如く、同じ値の負荷抵抗RC1,RC2を夫々コ
レクタ側に有し、夫々のエミッタに接続されて第１の電
流源１に接続され差動対を構成している第1,第２のトラ
ンジスタQ1,Q2の、夫々のベースを入力とし、夫々のコ
レクタを出力とする差動増幅器において、 コレクタ側に第１の抵抗R3を有し、且つエミッタ側は第
２の抵抗R2を介して第２の電流源２に接続されている第
３のトランジスタQ3及び、エミッタ側は第３の抵抗R1を
介して該第２の電流源２に接続されている第４のトラン
ジスタQ4を設ける。
レクタ側に有し、夫々のエミッタに接続されて第１の電
流源１に接続され差動対を構成している第1,第２のトラ
ンジスタQ1,Q2の、夫々のベースを入力とし、夫々のコ
レクタを出力とする差動増幅器において、 コレクタ側に第１の抵抗R3を有し、且つエミッタ側は第
２の抵抗R2を介して第２の電流源２に接続されている第
３のトランジスタQ3及び、エミッタ側は第３の抵抗R1を
介して該第２の電流源２に接続されている第４のトラン
ジスタQ4を設ける。
そして、該第１の電流源１と該第２の電流源２とは電流
を制御する制御線４で接続してカレントミラー回路とす
る。
を制御する制御線４で接続してカレントミラー回路とす
る。
尚且つ、該第3,第４のトランジスタQ3,Q4夫々のエミッ
タを入力とし該制御線４を出力とする差動アンプ３を設
けた構成とする。
タを入力とし該制御線４を出力とする差動アンプ３を設
けた構成とする。
差動対の利得Gvは次式（１）で与えられる。
Gv＝（α・RC/h）（I0/2）＝（RC/h）（I0/2） ・・・
（１） 但し、RCはコレクタ抵抗（負荷抵抗）、パラメータｈ＝
ｋ・T/q、ｋはボルツマン定数、ｑは電子の電荷、Ｔは
絶対温度、I0は電流源の電流、αは電流増倍率で通常は
略１である。
（１） 但し、RCはコレクタ抵抗（負荷抵抗）、パラメータｈ＝
ｋ・T/q、ｋはボルツマン定数、ｑは電子の電荷、Ｔは
絶対温度、I0は電流源の電流、αは電流増倍率で通常は
略１である。
電流源の電流I0を次式（２）で表すようにすれば、
（１）式は（３）式で表される。
（１）式は（３）式で表される。
I0＝Ｋ・h/RI ・・・（２） Gv＝（RC/h）×〔（Ｋ・ｈ）／（２・RI）〕＝（Ｋ・R
C）／（２・RI） ・・・（３） （３）式では利得は抵抗比で表されるので安定となる。
C）／（２・RI） ・・・（３） （３）式では利得は抵抗比で表されるので安定となる。
つまり、（２）式を満足する電流源を設ければよいこと
になる。
になる。
第１図で、差動アンプ３の利得を無限大とすると、差動
アンプ3,電流源2,電流源２の電流を制御する制御線4,ト
ランジスタQ3,Q4よりなるループは、第１図のａ点とｂ
点が同電位にあると安定する。
アンプ3,電流源2,電流源２の電流を制御する制御線4,ト
ランジスタQ3,Q4よりなるループは、第１図のａ点とｂ
点が同電位にあると安定する。
従って、I1／I2＝R2/R1・・・（４）となり、I2・R3＋V
be3＝Vbe4となる。
be3＝Vbe4となる。
但し、Vbe3，Vbe4はトランジスタQ3,Q4のベースエミッ
タ電圧、I1，I2はトランジスタQ4,Q3を流れる電流であ
る。
タ電圧、I1，I2はトランジスタQ4,Q3を流れる電流であ
る。
よつて、電流I2は次式（５）となる。
I2＝（Vbe4−Vbe3）/R3＝〔（ｈ・lnI1／Is1）−（ｈ・
lnI2／Is2）〕/R3＝（h/R3）×lnR2/R1 ・・・（５） 但し、Is1，Is2はトランジスタQ4,Q3の逆飽和電流であ
る。
lnI2／Is2）〕/R3＝（h/R3）×lnR2/R1 ・・・（５） 但し、Is1，Is2はトランジスタQ4,Q3の逆飽和電流であ
る。
又電流源１と電流源２とはカレントミラー回路となって
いるので、 I0＝I1＋I2＝（h/R3）〔（R2/R1）＋１〕×lnR2/R1＝Ｋ
（h/R3） ・・・（６）となる。
いるので、 I0＝I1＋I2＝（h/R3）〔（R2/R1）＋１〕×lnR2/R1＝Ｋ
（h/R3） ・・・（６）となる。
（６）式は（２）式を満足するので、このトランジスタ
Q3,Q4,差動アンプ3,電流源２を含む回路を用いれば利得
の安定な差動増幅器が得られることになる。
Q3,Q4,差動アンプ3,電流源２を含む回路を用いれば利得
の安定な差動増幅器が得られることになる。
この場合の電流I0を電流源の電流とする差動対の利得An
は（１）式を基に次式（７）の如く、抵抗比で定まり利
得は安定する。
は（１）式を基に次式（７）の如く、抵抗比で定まり利
得は安定する。
An＝（RC/h）（I0/2）＝（K/2）（RC/R3）・・・（７） 但し、RC＝RC1＝RC2である。
このトランジスタQ1,Q2を用いた差動対は負帰還の帰還
抵抗を用いず利得は安定であるので、この差動対を用い
た差動増幅器は高利得にすることが出来る。
抵抗を用いず利得は安定であるので、この差動対を用い
た差動増幅器は高利得にすることが出来る。
以下本発明の１実施例に付き図に従って説明する。
第２図は本発明の実施例の回路図である。
図中1,2,4,5は電流源、６は電流源4,5の電流を安定化す
る為の電流源制御回路、３は差動アンプ、Q1〜Q12,Q14,
Q16,Q18〜Q20,Q22,Q23はNPNトランジスタ、Q13,Q15,Q1
7,Q21はPNPトランジスタ、Ｃはコンデンサ、RC1,RC2は
同じ値の負荷抵抗、R1〜R11は抵抗を示し、R4＝R5であ
る。
る為の電流源制御回路、３は差動アンプ、Q1〜Q12,Q14,
Q16,Q18〜Q20,Q22,Q23はNPNトランジスタ、Q13,Q15,Q1
7,Q21はPNPトランジスタ、Ｃはコンデンサ、RC1,RC2は
同じ値の負荷抵抗、R1〜R11は抵抗を示し、R4＝R5であ
る。
トランジスタQ1,Q2の差動対及び電流源１を用いた差動
増幅器及び、トランジスタQ3,Q4及び電流源２を用いた
回路は第１図と同じで動作も同じであるので説明は省略
するが、電流源１のトランジスタQ5,抵抗R5は夫々、電
流源２のトランジスタQ6と同特性で抵抗R4と同じ値であ
り、電流源１と電流源２はカレントミラー回路となって
いる。
増幅器及び、トランジスタQ3,Q4及び電流源２を用いた
回路は第１図と同じで動作も同じであるので説明は省略
するが、電流源１のトランジスタQ5,抵抗R5は夫々、電
流源２のトランジスタQ6と同特性で抵抗R4と同じ値であ
り、電流源１と電流源２はカレントミラー回路となって
いる。
差動アンプ３は利得の大きいアンプで、トランジスタQ1
3,Q14,Q15,Q16,Q17,Q18,Q21,Q22は夫々ダーリントン接
続となっており電流増幅率を非常に大きくしてあり、又
トランジスタQ15〜Q18を用いて差動対を構成し利得を更
に大きくしている。
3,Q14,Q15,Q16,Q17,Q18,Q21,Q22は夫々ダーリントン接
続となっており電流増幅率を非常に大きくしてあり、又
トランジスタQ15〜Q18を用いて差動対を構成し利得を更
に大きくしている。
この差動アンプ３は、トランジスタQ7,Q8,Q10,Q11より
なる同じ回路のトランジスタQ7,Q10のベースを入力と
し、トランジスタQ8,Q11NOエミッタより、前記のダーリ
ントン接続の差動対に入力し、大きく増幅されて、トラ
ンジスタQ20のコレクタより制御線４に対して出力する
ようになっている。
なる同じ回路のトランジスタQ7,Q10のベースを入力と
し、トランジスタQ8,Q11NOエミッタより、前記のダーリ
ントン接続の差動対に入力し、大きく増幅されて、トラ
ンジスタQ20のコレクタより制御線４に対して出力する
ようになっている。
そこで、差動アンプ３は、第２図の，点の電位差を
検出し、この電位差が０になるように動作する。
検出し、この電位差が０になるように動作する。
つまり、よりの電位が高ければ、電流源２のトラン
ジスタQ6のコレクタ電流を増加し、抵抗R3による電圧降
下を増加し、の電位を下げ、逆によりの電位が低
ければ、トランジスタQ6のコレクタ電流を減じ、の電
位を高くするように働く。
ジスタQ6のコレクタ電流を増加し、抵抗R3による電圧降
下を増加し、の電位を下げ、逆によりの電位が低
ければ、トランジスタQ6のコレクタ電流を減じ、の電
位を高くするように働く。
このようにしてと点の電位差が略０の所で回路は安
定する。
定する。
コンデンサＣは上記の動作を安定にさせる為のものであ
る。
る。
の２点の電位が等しければ、先に説明した（４）
式，（５）式が成立し、トランジスタQ6とQ5のコレクタ
電流は（２）式と同等となり、トランジスタQ1,Q2,抵抗
RC1,RC2及び電流源１で構成されている差動増幅器の利
得は（７）式に示す通りになる。
式，（５）式が成立し、トランジスタQ6とQ5のコレクタ
電流は（２）式と同等となり、トランジスタQ1,Q2,抵抗
RC1,RC2及び電流源１で構成されている差動増幅器の利
得は（７）式に示す通りになる。
即ち、利得は抵抗比で定められ、電源変動，温度変動，
トランジスタの特性のばらつきに無関係となるので、負
帰還をかけなくてもよく高利得とすることが出来る。
トランジスタの特性のばらつきに無関係となるので、負
帰還をかけなくてもよく高利得とすることが出来る。
従来例の回路を４段用い利得を40dBとし、周囲温度を０
度〜85度迄変化すると、40dB±2dBの利得変動があつた
が、本発明の回路を３段用い利得を40dBとし、周囲温度
を上記と同じく変動したら、40dB±0.05dB程度の変動と
なった。
度〜85度迄変化すると、40dB±2dBの利得変動があつた
が、本発明の回路を３段用い利得を40dBとし、周囲温度
を上記と同じく変動したら、40dB±0.05dB程度の変動と
なった。
変動幅を従来の2dBにすれば、更に高利得とすることが
出来る。
出来る。
以上詳細に説明せる如く本発明によれば、高利得で利得
が安定な差動増幅器を得られる効果がある。
が安定な差動増幅器を得られる効果がある。
第１図は本発明の原理回路図、 第２図は本発明の実施例の回路図、 第３図は従来例の差動増幅器の回路図である。 図において、 1,2,4,5は電流源、３は差動アンプ、６は電流源制御回
路、Q1〜Q23はトランジスタ、R1〜R11は抵抗、RC1,RC2,
RC1′,RC2′は負荷抵抗、Re1,Re2は帰還抵抗、Ｃはコン
デンサを示す。
路、Q1〜Q23はトランジスタ、R1〜R11は抵抗、RC1,RC2,
RC1′,RC2′は負荷抵抗、Re1,Re2は帰還抵抗、Ｃはコン
デンサを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 国井 昌樹 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (56)参考文献 特開 昭61−147610（ＪＰ，Ａ) 特開 昭62−173807（ＪＰ，Ａ)
Claims (1)
- 【請求項１】同じ値の負荷抵抗（RC1,RC2）を夫々コレ
クタ側に有し、夫々のエミッタは接続されて第１の電流
源（１）に接続され差動対を構成している第1,第２のト
ランジスタ（Q1,Q2）の、夫々のベースを入力とし、夫
々のコレクタを出力とする差動増幅器において、 コレクタ側に第１の抵抗（R3）を有し、且つエミッタ側
は第２の抵抗（R2）を介して第２の電流源（２）に接続
されている第３のトランジスタ（Q3）及び、エミッタ側
は第３の抵抗（R1）を介して該第２の電流源（２）に接
続されている第４のトランジスタ（Q4）を設け、且つ該
第１の電流源（１）と該第２の電流源（２）とは電流を
制御する制御線（４）で接続してカレントミラー回路と
し、 且つ該第3,第４のトランジスタ（Q3,Q4）夫々のエミッ
タを入力とし該制御線（４）を出力とする差動アンプ
（３）を設けたことを特徴とする利得安定化差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003405A JPH07101825B2 (ja) | 1988-01-11 | 1988-01-11 | 利得安定化差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003405A JPH07101825B2 (ja) | 1988-01-11 | 1988-01-11 | 利得安定化差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01179507A JPH01179507A (ja) | 1989-07-17 |
| JPH07101825B2 true JPH07101825B2 (ja) | 1995-11-01 |
Family
ID=11556474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63003405A Expired - Fee Related JPH07101825B2 (ja) | 1988-01-11 | 1988-01-11 | 利得安定化差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101825B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184688A (ja) * | 2006-01-04 | 2007-07-19 | Fujitsu Ltd | バイアス回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2954866B1 (fr) * | 2009-12-28 | 2012-01-20 | St Microelectronics Sa | Circuit de polarisation pour amplificateur differentiel |
-
1988
- 1988-01-11 JP JP63003405A patent/JPH07101825B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184688A (ja) * | 2006-01-04 | 2007-07-19 | Fujitsu Ltd | バイアス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01179507A (ja) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058935B2 (ja) | 基準電流発生回路 | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| US3649926A (en) | Bias circuitry for a differential circuit utilizing complementary transistors | |
| EP0142081B1 (en) | Signal processing circuit | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JP2694767B2 (ja) | 積分器 | |
| JPH0462608B2 (ja) | ||
| JPS5941622Y2 (ja) | トランジスタ増幅器 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2806684B2 (ja) | 電圧制御型利得可変増幅回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH0363847B2 (ja) | ||
| JPH01177208A (ja) | 利得安定化差動増幅器 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH0486907A (ja) | 定電流回路 | |
| JPS6027210B2 (ja) | ３段直結増幅回路 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPS634706A (ja) | 電流差動回路 | |
| JPS5925484B2 (ja) | 電流ミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |