JP2002507073A - 直接変換チューナｉｃのオフセット補正 - Google Patents

直接変換チューナｉｃのオフセット補正

Info

Publication number
JP2002507073A
JP2002507073A JP2000536132A JP2000536132A JP2002507073A JP 2002507073 A JP2002507073 A JP 2002507073A JP 2000536132 A JP2000536132 A JP 2000536132A JP 2000536132 A JP2000536132 A JP 2000536132A JP 2002507073 A JP2002507073 A JP 2002507073A
Authority
JP
Japan
Prior art keywords
signal
offset
amplifier
circuit
baseband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000536132A
Other languages
English (en)
Inventor
ウィリアムズ，スコット・エル
マーシュ，ジェームズ・ダブリュ・エイチ
トーマツ，マーティン
Original Assignee
マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド filed Critical マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド
Publication of JP2002507073A publication Critical patent/JP2002507073A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H04L25/064—Subtraction of the threshold from the signal, which is then compared to a supplementary fixed threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 本発明は、ＲＦ−ベースバンド変換器における発振器信号の自己変換に起因するＤＣオフセットを補正するための方法と装置について開示する。その回路は、フィルタ処理されたミクサー信号から増幅ＤＣオフセット信号を減算し、補正信号を生成する減算器と、前記減算器に接続され前記補正信号を受け取りベースバンド出力信号を生成するベースバンド増幅器と、前記ベースバンド増幅器に接続されＤＣオフセットを表すＤＣオフセット信号を生成する低域フィルタと、前記低域フィルタと前記減算器に接続され増幅オフセット信号を生成するＤＣオフセット増幅器とを含む。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明はアナログ集積回路に関する。特に本発明は直接ベースバンド変換のＤ
Ｃオフセット補正に関する。
【０００２】 （背景技術） 受信機システムにおいて無線周波数（ＲＦ）信号をベースバンド信号へ変換す
る直接変換は通常ミクサーを使用し、ＲＦ周波数に近い周波数において動作する
局部発振器（ＬＯ）からの信号によって逓倍される。 ミクサーは、基本的に差周波数と和周波数の周波数成分を有する信号を生成す
る逓倍器である。ミキシングはダイオードやトランジスタなどの非線形要素にＲ
Ｆ信号とＬＯ信号を与えることによって実施される。ミクサーには例えばシング
ルエンデッド、平衡またはアンチ−パラレル、二重平衡、二重−二重平衡などの
さまざまな形式がある。適切なミクサーを選定するには分離性能と低変換損失と
のトレードオフが要求される。
【０００３】 受信機が単一チューナ集積回路（ＩＣ）として実装されると、ＬＯ信号がチュ
ーナＩＣのＲＦ入力ポートにリークする傾向がある。このリークは局部発振器の
自己ミキシングの原因となり、ミクサー出力では大きなＤＣオフセットに変換さ
れる。このことは、ベースバンド増幅器がそのダイナミックレンジからはずれ、
所望のベースバンド信号に対して歪む原因となる。
【０００４】 ＤＣオフセットは、ミクサー出力においてハイパスフィルタ又はバンドパスフ
ィルタによって取り除くことができる。しかしながら、通常そのようなフィルタ
は、ベースバンド出力信号の品質を保つためにシャープな減衰周波数応答を有し
なければならない。そのようなシャープな減衰フィルタは複雑で高価で、さらに
モノリシックの実施のためには不相応な高価な要素が必要となり、従って単一チ
ューナＩＣに実装するのには不適当である。 従って、直接ベースバンド変換器においてＤＣオフセット補正ができる方法と
装置を得ることは望ましい。
【０００５】 （発明の要旨） 本発明は、ＲＦ−ベースバンド変換器において発振器信号の自己変換によって
生じるＤＣオフセットを補正する方法と装置を開示する。その回路は、増幅され
たＤＣオフセット信号をフィルタ処理されたミクサー信号から減じて補正信号を
生成する減算器と、減算器に接続され補正信号を受けてベースバンド出力信号を
生成するベースバンド増幅器と、ベースバンド増幅器に接続されＤＣオフセット
を表すＤＣオフセット信号を生成する低域フィルタと、低域フィルタと減算器に
接続されて増幅ＤＣオフセット信号を生成するＤＣオフセット増幅器とで構成さ
れる。 本発明の目的、特徴および利点については以下に示す本発明の詳細な説明によ
って明白になるであろう。
【０００６】 （本発明の説明） 本発明はＲＦ−ベースバンド増幅器においてＤＣオフセット補正を提供する方
法および装置を開示する。その装置は低域フィルタとＤＣフィードバック増幅器
を有する回路を具備する。低域フィルタは所望のベースバンド信号成分を減衰し
、ＤＣフィードバック増幅器はＤＣ成分を減じる。従ってベースバンド増幅器は
その全ダイナミックレンジにおいて動作する。 本発明を完全に理解できるように、以下に詳細な内容を示す。しかしながら、
これら特定の詳細内容が当業者にとって本発明を実施するために必要ではないの
は明らかである。別の言い方をすれば、本発明を不明瞭なものにしないため、よ
く知られた電気的構成と回路はブロック線図の形で示す。
【０００７】 図１は、本発明によるＤＣオフセット補正を使用したＲＦ−ベースバンド変換
サブシステム１００の一実施形態を示すブロック線図である。サブシステム１０
０は、可変利得増幅器（ＶＧＡ）１１０と、局部発振器（ＬＯ）１２０と、ミク
サー１２５と、ルーフフィルタ１３０と、減算器１４０と、ベースバンド増幅器
１５０と、フィードバック低域フィルタ１６０と、ＤＣフィードバック増幅器１
７０とを有する。
【０００８】 ＶＧＡ１１０はＲＦ入力信号を受け、その信号を可変利得で増幅する。ＶＧＡ
１１０はＲＦ周波数の範囲内で動作するように設計されている。一つの実施形態
では、周波数の範囲は９５０ＭＨｚから２０５０ＭＨｚである。利得はＲＦ入力
パワーに基づいて調整される。低ＲＦ入力パワーでは、ＶＧＡ１１０はベースバ
ンド出力がフルスケールレベルで出力するような大きな利得で動作する。高ＲＦ
入力パワーでは、ＶＧＡ１１０はベースバンド増幅器において飽和を避けるため
に小さな利得で動作する。
【０００９】 ＬＯ１２０はＲＦ周波数の範囲に近い周波数の信号を提供する。一つの実施形
態では、ＬＯは９５０ＭＨｚから２０５０ＭＨｚの周波数範囲を有する外部共振
器で動作する。ＬＯ（ｆLO−ＦLO）の自己ミキシングのため、ＬＯのリークはミ
クサー出力で大きなＤＣオフセット成分に変換される。この大きなＤＣオフセッ
トはＤＣオフセット補正回路により補正される。
【００１０】 ミクサー１２５はＶＧＡ１１０の出力とＬＯ１２０の出力を受け取る。ｆRFと
ｆLOをＲＦ入力信号とＬＯ信号であるとする。ミクサー１２５は本質的にＲＦ入
力信号とＬＯ信号を結合させて、ｆRF−ｆLOとｆRF＋ｆLOの周波数成分を有する
ミックス信号を生成する。低周波数成分ｆRF−ｆLOはベースバンド信号を表し、
高周波数成分ｆRF＋ｆLOはルーフフィルタ１３０によって除かれる。前述したよ
うに、ＬＯの自己ミキシングはミクサー出力に大きなＤＣ成分を生ぜしめる。
【００１１】 ルーフフィルタ１３０は、ベースバンド信号成分を残す一方で、ＲＦ信号とＬ
Ｏ信号のミキシングによって生ずる高周波数成分を除去する。ルーフフィルタ１
３０の出力は減算器１４０に行く。 減算器１４０はルーフフィルタ１３０の出力からフィードバックＤＣ信号を差
し引いて所望のベースバンド信号を生成する。次いでその所望のベースバンド信
号は、ベースバンド増幅器１５０により増幅されてベースバンド出力信号が生成
される。ベースバンド増幅器１５０の出力は低域フィルタ１６０にフィードバッ
クされる。
【００１２】 低域フィルタ１６０は本質的に、減算器１４０において差し引かれるベースバ
ンド信号におけるＤＣ成分を通過させる。低域フィルタ１６０は、所望のベース
バンド信号を減衰させて、それを差し引かれないように設計される。低域フィル
タ１６０は、オンチップ、オフチップまたはオンチップとオフチップの組み合わ
せで実装することができる。 ＤＣフィードバック増幅器１７０は、低域フィルタ１６０の出力を増幅する。
この出力は主としてＬＯ１２０の自己ミキシングによって生じるＤＣオフセット
成分を含む。従って、この増幅された出力がルーフフィルタ１３０の出力から差
し引かれると、その結果生じた信号は所望のベースバンド信号を含むであろう。
【００１３】 ＬＯの自己変換は周波数（例えばチャンネル選定）によって変動するが、効果
は全く同一である。せいぜいＤＣオフセットレベルがゆっくりとずれるかもしれ
ない。総合して、フィードバック回路によるＤＣオフセット補正の応答は特に典
型的なＲＦ入力信号に比較して遅い。従って、信号の品質は周波数範囲全体にわ
たって影響を受けないままである。
【００１４】 図２は、本発明の内容によって動作するＤＣオフセット補正を用いたＲＦ−ベ
ースバンド変換サブシステム２００の一実施形態の回路図である。サブシステム
２００は、可変利得増幅器（ＶＧＡ）部２０１と、局部発振器（ＬＯ）部２０２
と、ミクサー部２０３と、直交位相ＤＣオフセット補正部２０４と、同相オフセ
ット補正部２０５とを有する。
【００１５】 ＶＧＡ部２０１は増幅器２１０、２１２、２１４、２１６および２１８と抵抗
器２２２および２２４を有する。すべての増幅器はＲＦ入力信号の周波数範囲内
で動作するように設計されている。一つの実施形態では、周波数範囲は９５０か
ら２０５０ＭＨｚである。差動増幅器２１０は非反転および反転ＲＦ入力ＲＦＩ
ＮおよびＲＦＩＮＢを受け取る。カスケード増幅器２１２と２１４は増幅器２２
０によって制御される。増幅器２１６は追加の利得を与える。抵抗器２２２と２
２４はオフセット補正入力ＯＦＦＲＦとＯＦＦＲＦＢに信号経路を提供する。フ
ィードバック増幅器２１８は増幅器２１０をオフセット調整する。ＶＧＡ制御信
号は増幅器２１２と２１４を順に利得制御する増幅器２２０によってゲート制御
される。一つの実施形態では、増幅器２１０、２１２、２１４および２１６から
与えられる利得はそれぞれ１６ｄＢ、０ｄＢから−２５ｄＢ、０ｄＢから−２５
ｄＢおよび１２ｄＢである。
【００１６】 ＬＯ部２０２は、発振器２３０と、増幅器２３２と、分相器２３４と、分周器
２３６とを具備する。発振器２０２は２つの発振器共振器ポート入力ＴＮＫＡお
よびＴＮＫＢを受け取る。発振器の周波数範囲は、ＲＦ入力周波数範囲と互換性
があるように設計されている。一つの実施形態では、この発振器周波数範囲は９
５０から２０５０ＭＨｚである。増幅器２３２は発振器出力に追加利得とバッフ
ァを与える。分相器２３４は発振器信号から２つの成分を生成する。１つは同相
（Ｉ）成分であり、発振器信号に対し０移相である。もう１つは直交位相（Ｑ）
成分であり、発振器信号に対し９０度移相している。これらの成分は両方ともそ
れぞれ入力ＲＦ信号と混合され、両者の間に９０度の移相を有する２つのベース
バンド出力信号を与える。分周器２３６は、その周波数が発振器周波数をＮで除
した周波数であるプリスケーラ出力（ＰＳＯＵＴ）信号を生成する。一つの実施
形態では、Ｎの値は２つの整数６４と６５から選択可能である。その選択はプリ
スケーラ係数制御（ＭＣ）信号によって制御される。
【００１７】 ミクサー部２０３は２つのミクサー２４０、２６０を有する。ミクサー２４０
は２つの信号、ＶＧＡ部２０１の出力とＬＯ部２０２からの同相成分を受け取る
。ミクサー２４０はこの２つの信号を組み合わせ、ベースバンド同相成分を有す
る信号を生成する。同様にミクサー２６０は２つの信号、ＶＧＡ部２０１の出力
とＬＯ部２０２からの直交位相成分を受け取る。ミクサー２４０はこの２つの信
号を組み合わせ、ベースバンド直交位相成分を有する信号を生成する。
【００１８】 同相ＤＣオフセット補正部２０５は、増幅器２４２、２４４、２４６及び２４
８と抵抗器２５２および２５４を有するＤＣオフセット回路を含む。増幅器２４
２は減算器として動作し、同相ミクサーの出力からフィードバックＤＣ増幅器出
力を減算する。増幅器２４４は、ＤＣオフセット補正同相ベースバンド信号に利
得を与えおよびバッファする。増幅器２４６は、信号を調整し、出力をあらかじ
め定められた動作範囲内に基準化する。一つの実施形態では、この電圧範囲は２
．３Ｖから２．６Ｖである。抵抗器２５２と２５４およびフィードバック増幅器
２４８は低域フィルタと増幅器を形成し、いかなる残余ＤＣ成分をも通過させる
。このＤＣオフセットは、増幅器２４２によってミクサー出力から減算される。
２つの入力ＯＦＦＩとＯＦＦＩＢは、所望のＤＣオフセット補正をするために外
部制御を与える。最終出力信号はＢＢＯＵＴＩである。
【００１９】 直交位相ＤＣオフセット補正部２０４は同相部２０５と同じように動作する。
それは増幅器２６２、２６４、２６６および２６８と抵抗器２７２および２７４
で構成されるＤＣオフセット回路を含む。増幅器２６２は減算器として動作し、
直交位相ミクサー２６０の出力からフィードバックＤＣ増幅器出力を減算する。
増幅器２６４は、ＤＣオフセット補正同相ベースバンド信号に利得を与え、かつ
バッファする。増幅器２６６は、信号を調整し、出力をあらかじめ定められた範
囲内に基準化する。一つの実施形態では、この電圧範囲は２．３Ｖから２．６Ｖ
である。抵抗器２７２と２７４およびフィードバック増幅器２６８は、低域フィ
ルタと増幅器を形成し、いかなる残余ＤＣ成分をも通過させる。このＤＣオフセ
ットは、増幅器２６２によってミクサー出力から減算される。２つの入力ＯＦＦ
ＱとＯＦＦＱＢは、所望のＤＣオフセット補正を外部制御する。最終出力信号は
ＢＢＯＵＴＱである。
【００２０】 バンドギャップ基準２８０は、増幅器２４６と２６６に基準電圧を与え、所望
の電圧範囲内でベースバンド出力信号を生成する。バンドギャップ基準２８０は
基準入力信号ＶREFを有する。一つの実施形態で、ＶREF入力は１．２Ｖである。
【００２１】 図３は、ＤＣオフセット補正回路３００の別の実施形態を示すダイアグラムで
ある。補正回路３００はミクサー１２５と、負荷抵抗器ＲL３１０と、ルーフフ ィルタキャパシタＣROOF３２０と、ベースバンド増幅器１５０と、フィードバッ
ク低域フィルタ１６０と、誤差電流増幅器（ｇｍステージ）３３０とを有する。 図３に示す実施形態は図１および２に示す実施形態とほぼ同じであるが、誤差
電流増幅器が使用され、減算がミクサーの出力で行われるところが異なる。ベー
スバンド増幅器に組み込むのではなく、ミクサーの出力で直接ＤＣオフセット補
正すると、ミクサー出力のダイナミックレンジが高くなるという利点がある。従
って、ベースバンド増幅器１５０はその線形領域で動作できるので、ベースバン
ド出力の品質がよりよいものとなる。 従ってＤＣオフセット補正回路は、局部発振器の自己ミキシング結果によるリ
ークによって生じる望ましくないＤＣオフセットを除去する。ベースバンド信号
からＤＣオフセットを減算する補正回路は、フィードバック機構により簡単なも
のとなる。その結果ベースバンド信号は高品質なものとなる。
【００２２】 本発明は図示の実施形態に従って説明されたが、この説明は本発明を限定する
意味で解釈されることを意図するものではない。本発明の別の実施形態はもとよ
り図示した実施形態の変更は、本発明に関する当業者には容易に想到しうるもの
であるが、それらは本発明の技術的思想と範囲内に含まれるものである。
【図面の簡単な説明】
【図１】 本発明によるＤＣオフセット補正を使用したＲＦ−ベースバンド変換システム
の一実施形態を示すブロック線図である。
【図２】 本発明によって動作するＤＣオフセット補正を使用したＲＦ−ベースバンド変
換システムの一実施形態を示す回路図である。
【図３】 誤差電流増幅器を使用したＤＣオフセット補正回路の一実施形態を示す回路図
である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月１７日（２０００．７．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーシュ，ジェームズ・ダブリュ・エイチ アメリカ合衆国・97140・オレゴン州・シ ャーウッド・サウスウエスト シュローダ ー レーン・18850 (72)発明者 トーマツ，マーティン アメリカ合衆国・94133・カリフォルニア 州・サンフランシスコ・グリーン ストリ ート・762 Ｆターム(参考） 5K029 AA04 AA20 LL01 LL10

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ベースバンド変換器の発振器の自己変換に起因する直流（Ｄ
    Ｃ）オフセットを補正する回路であって、 フィルタ処理されたミクサー信号から増幅ＤＣオフセット信号を減算し、補正
    信号を生成する減算器と、 前記減算器に接続され、前記補正信号を受け取りベースバンド出力信号を生成
    するベースバンド増幅器と、 前記ベースバンド増幅器に接続され、前記ＤＣオフセットを表すＤＣオフセッ
    ト信号を生成する低域フィルタと、 前記低域フィルタと前記減算器に接続され、増幅オフセット信号を生成するＤ
    Ｃオフセット増幅器 を備えることを特徴とする回路。
  2. 【請求項２】 前記減算器が、前記ＤＣオフセット増幅器によって生成され
    る誤差電流に基づいて前記フィルタ処理されたミクサー信号を調整することを特
    徴とする請求項１に記載の回路。
  3. 【請求項３】 前記ＤＣオフセット増幅器が誤差電流増幅器であることを特
    徴とする請求項２に記載の回路。
  4. 【請求項４】 入力信号を受け取り増幅入力信号を生成する可変利得増幅器
    （ＶＧＡ）と、 前記ＶＧＡと前記発振器に接続されミクサー出力信号を生成するミクサーと、 前記ミクサーに接続され前記ミクサー出力信号を受け取り前記フィルタ処理さ
    れたミクサー信号を生成するルーフフィルタと をさらに備えることを特徴とする請求項１に記載の回路。
  5. 【請求項５】 前記入力信号が９５０ＭＨｚから２０５０ＭＨｚの周波数範
    囲を有することを特徴とする請求項４に記載の回路。
  6. 【請求項６】 前記発振器が９５０ＭＨｚから２０５０ＭＨｚの周波数範囲
    を有することを特徴とする請求項４に記載の回路。
  7. 【請求項７】 前記自己変換が前記発振器のリークに起因することを特徴と
    する請求項１に記載の回路。
  8. 【請求項８】 入力信号を受け取り増幅入力信号を生成する可変利得増幅器
    （ＶＧＡ）回路と、 第１の発振器出力信号を生成する局部発振器（ＬＯ）回路と、 前記ＶＧＡ回路と前記ＬＯ回路に接続され第１のミクサー出力信号を生成する
    ミクサー回路と、 前記ミクサー回路に接続され前記局部発信回路の自己変換に起因するＤＣオフ
    セットを補正する第１の直流（ＤＣ）オフセット補正回路 を備えることを特徴とする装置。
  9. 【請求項９】 前記局部発振器がさらに第２の発振器出力信号を生成する分
    相器を備え、前記第２の発振器出力信号が前記第１の発振器出力信号から移相し
    ていることを特徴とする請求項８に記載の装置。
  10. 【請求項１０】 前記移相が９０度であることを特徴とする請求項９に記載
    の装置。
  11. 【請求項１１】 前記ミクサー回路に接続され前記局部発振器回路の自己変
    換に起因する前記ＤＣオフセットを補正する第２の直流（ＤＣ）オフセット補正
    回路をさらに備えることを特徴とする請求項９に記載の装置。
  12. 【請求項１２】 前記第１のＤＣオフセット補正回路がさらに、 第１のフィルタ処理されたミクサー信号から第１の増幅オフセット信号を減算
    し、第１の補正信号を生成する第１の減算器と、 前記第１の減算器に接続され、前記第１の補正信号を受け取り第１のベースバ
    ンド出力信号を生成する第１のベースバンド増幅器と、 前記第１のベースバンド増幅器に接続され、前記ＤＣオフセットを表す第１の
    ＤＣオフセット信号を生成する第１の低域フィルタと、 前記第１の低域フィルタと前記第１の減算器に接続され、前記第１の増幅ＤＣ
    オフセット信号を生成する第１のＤＣオフセット増幅器と を備えることを特徴とする請求項８に記載の装置。
  13. 【請求項１３】 前記第２のオフセット補正回路がさらに、 第２のフィルタ処理されたミクサー信号から第２の増幅ＤＣオフセット信号を
    減算し、第２の補正回路を生成する第２の減算器と、 前記第２の減算器に接続され、前記第２の補正信号を受け取り第２のベースバ
    ンド出力信号を生成する第２のベースバンド増幅器と、 前記第２のベースバンド増幅器に接続され、前記ＤＣオフセットを表す第２の
    ＤＣオフセット信号を生成する第２の低域フィルタと、 前記第２の低域フィルタと前記第２の減算器に接続され、前記第２の増幅ＤＣ
    オフセット信号を生成する第２のＤＣオフセット増幅器と を備えることを特徴とする請求項１１に記載の装置。
  14. 【請求項１４】 ベースバンド変換器の自己変換に起因する直流（ＤＣ）オ
    フセットを補正する方法であって、 フィルタ処理されたミクサー信号から増幅ＤＣオフセット信号を減算して補正
    信号を生成するステップと、 前記補正信号からベースバンド出力信号を生成するステップと、 前記ベースバンド出力信号の低域を取り出して前記ＤＣオフセットを表すＤＣ
    オフセット信号を生成するステップと、 前記ＤＣオフセット信号を増幅して前記増幅ＤＣオフセット信号を生成するス
    テップと を含む方法。
  15. 【請求項１５】 前記減算ステップが、前記ＤＣオフセット増幅器によって
    生成される誤差電流に基づいて前記フィルタ処理されたミクサー信号を調整する
    ことを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 前記ＤＣオフセット増幅器が誤差電流増幅器であることを
    特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 さらに、入力信号を受け取るステップと、 前記受け取った入力信号から可変利得増幅器（ＶＧＡ）によって増幅入力信号
    を生成するステップと、 前記増幅入力信号を前記発振器の出力とミキシングしてミクサー出力信号を生
    成するステップと、 前記ミクサー出力信号をフィルター処理して、前記フィルタ処理されたミクサ
    ー信号を生成するステップと を含むことを特徴とする請求項１４に記載の方法。
  18. 【請求項１８】 前記入力信号が９５０ＭＨｚから２０５０ＭＨｚの範囲の
    周波数を有することを特徴とする請求項１４に記載の方法。
  19. 【請求項１９】 前記発振器が９５０ＭＨｚから２０５０ＭＨｚの範囲の周
    波数を有することを特徴とする請求項１４に記載の方法。
  20. 【請求項２０】 前記自己変換が前記発振器のリークに起因することを特徴
    とする請求項１４に記載の方法。
JP2000536132A 1998-03-13 1999-02-22 直接変換チューナｉｃのオフセット補正 Pending JP2002507073A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/039,205 1998-03-13
US09/039,205 US6516187B1 (en) 1998-03-13 1998-03-13 DC offset correction for direct conversion tuner IC
PCT/US1999/003843 WO1999046852A1 (en) 1998-03-13 1999-02-22 Dc offset correction for direct conversion tuner ic

Publications (1)

Publication Number Publication Date
JP2002507073A true JP2002507073A (ja) 2002-03-05

Family

ID=21904230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000536132A Pending JP2002507073A (ja) 1998-03-13 1999-02-22 直接変換チューナｉｃのオフセット補正

Country Status (4)

Country Link
US (1) US6516187B1 (ja)
EP (1) EP1070387A1 (ja)
JP (1) JP2002507073A (ja)
WO (1) WO1999046852A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPP261898A0 (en) * 1998-03-27 1998-04-23 Victoria University Of Technology Dc offset and im2 removal in direct conversion receivers
US7035351B1 (en) * 1998-07-24 2006-04-25 Gct Semiconductor, Inc. Automatic gain control loop apparatus
US6826388B1 (en) * 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
US7184724B1 (en) * 2000-04-18 2007-02-27 Microtune (Texas), L.P. System and method for frequency translation using an image reject mixer
CN1454408A (zh) * 2000-09-12 2003-11-05 西门子公司 减少零拍接收机的dc偏移
JP3489621B2 (ja) * 2000-09-28 2004-01-26 日本電気株式会社 ダイレクトコンバージョン受信機のベースバンド回路
US6748200B1 (en) 2000-10-02 2004-06-08 Mark A. Webster Automatic gain control system and method for a ZIF architecture
US7068987B2 (en) 2000-10-02 2006-06-27 Conexant, Inc. Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture
US6711396B1 (en) * 2000-11-13 2004-03-23 Nortel Networks Limited Method to reduce local oscillator or carrier leakage in frequency converting mixers
US6697611B1 (en) * 2000-11-14 2004-02-24 Intel Corporation Method and apparatus for performing DC offset cancellation in a receiver
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
US7020449B2 (en) * 2002-10-21 2006-03-28 Broadcom Corporation Fast settling variable gain amplifier with DC offset cancellation
US6841981B2 (en) * 2002-04-09 2005-01-11 Mstar Semiconductor, Inc. Radio frequency data communication device in CMOS process
US6850748B2 (en) * 2002-07-31 2005-02-01 Gct Semiconductor, Inc. RF front end with reduced carrier leakage
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
WO2004075426A1 (ja) * 2003-02-20 2004-09-02 Nec Corporation 信号処理装置、及びダイレクトコンバージョン受信装置
US7403760B1 (en) 2003-12-31 2008-07-22 Conexant Systems, Inc. DC offset correction for direct-conversion receiver
DE602004025907D1 (de) 2004-06-04 2010-04-22 Infineon Technologies Ag Vorrichtung zur DC-Kompensation in einem Demodulator
GB0417539D0 (en) * 2004-08-06 2004-09-08 Zarlink Semiconductor Ltd Tuner
US7499687B2 (en) * 2004-11-09 2009-03-03 Theta Microelectronics, Inc. Wireless transmitter DC offset recalibration
JP4131968B2 (ja) * 2005-01-24 2008-08-13 株式会社東芝 磁気発振素子を用いた受信装置
US7917114B2 (en) * 2005-03-30 2011-03-29 Broadcom Corp. DC cancellation circuit
US7542751B2 (en) * 2005-12-12 2009-06-02 Mediatek Inc. Down-converter and calibration method thereof
US8195096B2 (en) * 2006-07-13 2012-06-05 Mediatek Inc. Apparatus and method for enhancing DC offset correction speed of a radio device
US20080084236A1 (en) * 2006-10-04 2008-04-10 Mediatek Inc. Servo loop circuit for continuous time dc offset cancellation
US8666343B2 (en) * 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
US9130575B2 (en) * 2013-03-14 2015-09-08 Samsung Electronics Co., Ltd. Communication system with charge pump mechanism and method of operation thereof
US9692473B2 (en) * 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver
DE102018200763A1 (de) 2018-01-18 2019-07-18 Robert Bosch Gmbh Vorrichtung und Verfahren zum Verarbeiten eines Eingabesignals und Radarvorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304508A (en) 1964-05-14 1967-02-14 Ericsson Telefon Ab L M Level regenerating arrangement for transmission of bipolar signals
DE3346725A1 (de) 1983-12-23 1985-07-04 Robert Bosch Gmbh, 7000 Stuttgart Kompensationsschaltung fuer datenmodulator
US5241702A (en) 1990-09-06 1993-08-31 Telefonaktiebolaget L M Ericsson D.c. offset compensation in a radio receiver
US5724653A (en) 1994-12-20 1998-03-03 Lucent Technologies Inc. Radio receiver with DC offset correction circuit
US5575001A (en) * 1995-06-07 1996-11-12 Hwa Lin Electronic Co., Ltd. Direct broadcasting satellite tuner with a negative feedback and image compression circuit
US5898912A (en) * 1996-07-01 1999-04-27 Motorola, Inc. Direct current (DC) offset compensation method and apparatus

Also Published As

Publication number Publication date
US6516187B1 (en) 2003-02-04
WO1999046852A1 (en) 1999-09-16
EP1070387A1 (en) 2001-01-24

Similar Documents

Publication Publication Date Title
JP2002507073A (ja) 直接変換チューナｉｃのオフセット補正
US5507036A (en) Apparatus with distortion cancelling feed forward signal
AU737478B2 (en) Receiver IF system with active filters
JPH07111471A (ja) 受信機
US20030130006A1 (en) Two-stage variable-gain mixer employing shunt feedback
US20080089440A1 (en) Cancelling distortion
US7787853B2 (en) Method and device for the reduction of the DC component of a signal transposed into baseband, in particular in a receiver of the direct conversion type
JP3190551B2 (ja) マルチキャリア信号の処理方法及び装置
JP3164008B2 (ja) 無線受信機
US4766392A (en) Demodulating an angle-modulated signal
US6771945B1 (en) Dynamic DC balancing of a direct conversion receiver and method
EP1199796B1 (en) Frequency Converter
US5161254A (en) Active filtering mixer
JP2002506305A (ja) 前置補償器
US20030098734A1 (en) Fully integrated offset compensation feedback circuit
US7917114B2 (en) DC cancellation circuit
JP2007150434A (ja) アナログ増幅器およびそれを用いた送受信装置
US6121829A (en) Frequency demodulator
JP3993555B2 (ja) 周波数変換機能を有する電子回路装置及びこれを用いた無線通信装置
WO2004001992A1 (en) Improvements in or relating to rf receivers
JPH06177654A (ja) 平衡変調回路
KR100250452B1 (ko) 피드포워드 선형증폭기의 불균형 정도 검출 회로
GB2390242A (en) RF receivers
JPH0391305A (ja) 周波数変換器及びそれを用いたチューナ回路
JPH11205400A (ja) 直交変調装置