JPH04264806A - 演算増幅器およびこれを安定化する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には演算増幅器
に関し、かつ、より特定的には、演算増幅器の安定性を
改善するための補償回路および方法に関する。

【０００２】

【従来の技術】演算増幅器（ＯＰアンプ）は差動入力信
号に応じて出力信号を提供するためのハイゲインの装置
として技術上よく知られている。ＯＰアンプは広い帯域
の周波数にわたり満足すべき動作を与えるために高いゲ
イン−帯域幅積（ｇａｉｎ−ｂａｎｄｗｉｄｔｈ　　ｐ
ｒｏｄｕｃｔ）を有することが望ましい。ＯＰアンプの
ゲイン−帯域幅積は任意の与えられた動作点において実
質的に一定であるから、より高いフィードバックループ
ゲインが一般に動作帯域幅を低減し、一方より高い動作
帯域幅は、よく理解されているように、発振を防止する
ためにより小さなフィードバックループゲインを必要と
する。高いゲインのみの特徴は達成するのは困難ではな
いが、ＯＰアンプはまた特定された帯域幅にわたり安定
な動作を維持しなければならない。従って、広い動作帯
域幅を提供することと格別に重要な関心事である全周波
数範囲にわたり安定したＯＰアンプの高いゲインを有す
ることとの間にトレードオフが存在する。

【０００３】ＯＰアンプの安定度を判定するための２つ
の一般的に受け入れられている基準は位相マージンおよ
びゲインマージンでありこれらはゲインおよび位相の大
きさ対ラジアン周波数ωのボード線図から読むことがで
きる。位相マージンはゲイン応答の０ｄＢ（デシベル）
に対応するラジアン周波数における伝達関数の位相応答
と３６０度（ｄｅｇｒｅｅｓ）の間の差であり、かつゲ
インマージンは位相応答の３６０度に対応する臨界周波
数（ｃｒｉｔｉｃａｌ　　ｆｒｅｑｕｅｎｃｙ）におけ
るＯＰアンプにおけるゲインと０ｄＢとの間の差である
。 ゲインが１（０ｄＢ）より大きいすべての周波数に対し
増幅器を通る位相シフトが３６０度より小さいことが重
要であり、さもなければ、ＯＰアンプの出力が、例えば
アクティブフィルタの用途において、何らかのインピー
ダンスネットワークによりその入力に結合し戻された時
、出力信号が入力信号と同相でフィードバックすること
があり、それによりＯＰアンプがそれ自身の動作を維持
することを許容しかつ発振する。

【０００４】ゲイン対ラジアン周波数ωとしてプロット
された補償なしのＯＰアンプの伝達関数は当然その構成
要素（ｃｏｍｐｏｎｅｎｔｓ）が動作限界に到達した時
ある高い周波数でロールオフする。しかしながら、その
ような補償されていないＯＰアンプは典型的にはオープ
ンループゲインが０ｄＢより大きい状態で１つまたはそ
れ以上の動作周波数が３６０度の位相シフトを通る時受
け入れ難いゲインおよび位相マージンを有し、該ＯＰア
ンプを発振させる可能性がある。その結果、大部分のＯ
Ｐアンプは伝達関数が周波数で例えば６ｄＢ／オクター
ブにおいてロールオフしかつ位相応答が３６０度に到達
する前に０ｄＢより下に降下することを保証するため所
定の低い周波数で挿入された支配的なポールによって補
償されている。ＯＰアンプの初期のバージョンは外部ポ
ートを設け、そこに支配的なポール（ｄｏｍｉｎａｔｅ
　　ｐｏｌｅ）を与えるために容量が結合できた。より
最近では、ＯＰアンプは、例えば、ゲイン−帯域幅積を
最大にするためにＯＰアンプの特定の特性にマッチした
容量フィードバック回路により、内部的に補償されてい
る。補償容量および支配的なポールの所定の低い周波数
の値の選択はＯＰアンプの性能を決定する上で重要であ
る。支配的なポールの周波数は良好な帯域幅を与えるた
めにできるだけ高くすべきであるが、より高い周波数の
選択はロールオフ周波数（伝達関数の第１のブレークポ
イント）およびユニティゲイン周波数（０ｄＢのクロス
）を上伸させ、それによりゲインおよび位相マージンを
低くする。もし支配的なポールの周波数があまりにも高
く選択され製造プロセスにおける構成要素の変動が支配
的なポールの周波数をさらに高くドリフトさせることが
あれば、位相応答はゲイン応答が０ｄＢより低く下がる
前に３６０度を通りかつＯＰアンプは不安定な状態で動
作するかもしれない。

【０００５】時には、ゲイン応答のさらに急峻なロール
オフ、例えば１２ｄＢ／オクターブを提供するために所
定の低い周波数に２重ポールが挿入され、これはユニテ
ィゲインの周波数を増大することなくかつより広い帯域
幅を提供しながらより高いロールオフ周波数を提供する
ように見えるかもしれない。

【０００６】

【発明が解決しようとする課題】しかしながら、２重ポ
ールはまた単一ポールの応答に比較してより低い周波数
において位相応答を臨界の３６０度に接近させる１８０
度の位相シフトを挿入し、たぶん受け入れ難い位相マー
ジンを生成しかつＯＰアンプが発振し易くし、それによ
り２重ポールの目的を無効にする。従って、大部分のＯ
Ｐアンプ設計者は、製造プロセスにおける構成要素の変
動を許容しかつゲイン−帯域幅積に対する関連する制限
を受け入れるためにゲインおよび位相マージンにおける
十分なガードバンドとともに内部周波数補償回路に対し
単一の支配的なポールのみの前記第１の選択肢を選ぶ。

【０００７】従って、必要なものは動作帯域幅にわたり
ＯＰアンプの安定性を補償しながらゲイン−帯域幅積を
増大するためにより高い周波数に配置された支配的なポ
ールを許容するＯＰアンプのための改良された周波数補
償回路である。

【０００８】従って、本発明の目的は改良された演算増
幅器を提供することにある。

【０００９】本発明の他の目的は、改良された周波数補
償回路を有するＯＰアンプを提供することにある。

【００１０】本発明のさらに他の目的は、改良されたゲ
イン−帯域幅積を提供するために第１の周波数において
第１の支配的なポールを有する第１の補償回路を有する
改良されたＯＰアンプを提供することにある。

【００１１】本発明のさらに他の目的は、前記第１の補
償回路の位相マージンを増大しかつ動作帯域幅にわたり
ＯＰアンプの安定度を保証する正の位相シフトをその周
りに挿入するために所定の高い周波数において第２のポ
ールおよびゼロを確立するための前記第１の補償回路の
ループ内で動作する第２の補償回路を有する改良された
ＯＰアンプを提供することにある。

【００１２】

【課題を解決するための手段および作用】上記および他
の目的に従い、差動入力信号を受けるように結合された
第１および第２の入力を有しかつ前記差動入力信号に関
し反転された出力信号を提供するための出力を有する演
算増幅器が提供され、該演算増幅器は前記差動入力信号
に応答しかつ第１および第２の差動電流を流すための第
１および第２の出力を有する入力段を具備する。差動−
単一終端変換器が設けられ前記第１および第２の差動電
流を受けるよう結合された第１および第２の入力を有し
かつ第１のノードに出力信号を提供し、この場合該第１
のノードは高いインピーダンスによって前記差動−単一
終端変換器の第１の入力から分離されている。出力段が
前記第１のノードおよび演算増幅器の出力の間に結合さ
れ、かつドレインが演算増幅器の出力に結合され、ソー
スが第１の動作電源に結合されかつゲートが前記差動−
単一終端変換器の出力信号を受けるよう結合された第１
のトランジスタを含む。該出力段はさらに第１の所定の
周波数で演算増幅器の伝達関数における第１のポールを
確立するために前記差動−単一終端変換器の第１の入力
と演算増幅器の出力との間に結合された第１の補償回路
を含み、一方第２の補償回路が演算増幅器の位相マージ
ンを増大する第３の所定の周波数の周りの正の位相シフ
トを挿入するために第２および第３の所定の周波数にお
いて演算増幅器の伝達関数に第２のポールおよびゼロを
確立するために前記演算増幅器の出力および前記第１の
トランジスタのゲートの間に結合されている。

【００１３】他の態様においては、本発明は演算増幅器
を安定化する方法であって、該方法は差動入力信号を受
けかつ該差動入力信号を第１のノードにおける出力信号
に変換する段階を具備する。前記出力信号が第１のトラ
ンジスタのゲートに印加されそのドレインにおいて演算
増幅器の反転された出力信号を提供する。第１のポール
が周波数の増大とともに演算増幅器の前記反転された出
力信号の大きさを低減するために第１の所定の周波数に
おいて演算増幅器の伝達関数に確立され、かつ第２のポ
ールおよびゼロが演算増幅器における３６０度の位相シ
フトに対応する周波数より高い演算増幅器のユニティゲ
イン周波数を伸ばすことなしに前記第１の所定の周波数
が増大することを許容する第３の所定の周波数の周りの
正の位相シフトを挿入するためにそれぞれ第２および第
３の所定の周波数において演算増幅器の伝達関数に確立
される。

【００１４】

【実施例】伝統的なＯＰアンプ１０が図１に従来技術と
して示されており、これは平衡差動トランジスタ１２お
よび１４を含み、これらのトランジスタ１２および１４
はそれぞれ入力端子１６および１８に印加される差動入
力信号を受けるよう結合されたゲート、およびトランジ
スタ２０のドレインに結合された共通ソース端子を有し
、トランジスタ２０はソースが電源供給導体２２に結合
されて電流源として動作しかつゲートはバイアス電位Ｖ
ＢＩＡＳ１に応答して所定の電流をトランジスタ１２お
よび１４に供給する。トランジスタ１２および１４のソ
ースはそれぞれトランジスタ２４および２６によって形
成されるカレントミラー回路の入力および出力に結合さ
れ、各トランジスタ２４および２６は各々共通のゲート
および典型的にはグランド電位で動作する電源供給導体
２８に結合された共通ソースを有する。トランジスタ３
０および３２はカレンミラートランジスタ２４および２
６に関しカスコード接続された第２のカレントミラー回
路を形成する。トランジスタ３０のドレインはトランジ
スタ３０および３２の共通ゲートに結合されかつカスコ
ード電流源トランジスタ３４および３６に結合され、一
方トランジスタ３２のドレインはカスコード電流源トラ
ンジスタ３８および４０によって供給される電流を受け
るように結合されている。カレンミラートランジスタ３
０および３２はトランジスタ２４および２６とカスコー
ド接続されノード４２、すなわちトランジスタ３２のド
レインに高いインピーダンスを提供する。

【００１５】図１により説明を続けると、トランジスタ
３４および３８のゲートはバイアス電位ＶＢＩＡＳ２を
受けるよう結合され、かつトランジスタ３６および４０
のゲートはバイアス電位ＶＢＩＡＳ３を受けるように結
合され、一方後者の２つのトランジスタ３６および４０
のドレインはＶＤＤのような正の電位で動作する電源供
給導体２２に結合されている。カスコード電流源３４−
３６および３８−４０は、カスコードカレントミラー３
０−３２および２４−２６と組合わせて、トランジスタ
１２および１４を流れる差動電流に応じてトランジスタ
４４のゲート（ノード４２）に電圧を与えるための差動
−単一終端（シングルエンデッド：ｓｉｎｇｌｅ　　ｅ
ｎｄｅｄ）コンバータとして動作する。トランジスタ４
４のドレインは出力ノード４８においてトランジスタ４
６のドレインに結合されかつ周波数補償容量５０を介し
てノード５２におけるトランジスタ２６のドレインに結
合されている。トランジスタ４４のソースは電源供給導
体２８に結合され、かつトランジスタ４６のソースは電
源供給導体２２に結合され、一方後者のトランジスタ４
６のゲートはバイアス電位ＶＢＩＡＳ４に応答する。容
量５４がトランジスタ４４のゲートと電源供給導体２８
との間に結合され、かつ容量５６が出力ノード４８およ
び電源供給導体２８の間に結合されている。

【００１６】伝統的なＯＰアンプ１０の動作は次のよう
に行なわれる。トランジスタ１２および１４は入力端子
１６および１８に印加される差動入力信号に応答する平
衡差動対として動作する。トランジスタ３４−３６は、
それぞれ、バイアス電位ＶＢＩＡＳ２およびＶＢＩＡＳ
３に応じてトランジスタ２４および３０のドレイン−ソ
ース導電経路を通って流れる第１の所定の電流を供給し
、かつトランジスタ３８−４０はノード４２に平衡出力
信号を出力するためにトランジスタ２６および３２を通
って流れる第２の所定の電流を供給する。不平衡差動入
力信号に対しては、例えば入力端子１８に印加される信
号が入力端子１６に印加される信号より高い場合には、
図１に示されるように、それぞれ、差動電流ΔＩおよび
−ΔＩがトランジスタ１４および１２のドレイン−ソー
ス導電経路を通って流れる。トランジスタ２４に流れ込
む−ΔＩの差動電流はトランジスタ２６を通って反映さ
れ−ΔＩの電流をノード５２から吸引し、あるいはΔＩ
の電流をノード５２に供給する。これはトランジスタ１
４を流れるΔＩの差動電流と加算し合計の差動電流２Δ
Ｉがノード５２へ流れ込み、それによりノード５２およ
び同様にノード４２における電位を増大させる。出力ノ
ード４８における出力信号はトランジスタ４４のゲート
駆動が増大するに応じて低下する。あるいは、もし差動
入力信号が入力端子１６における信号が入力端子１８に
印加されるものより大きくなるように切替えられれば、
ノード５２は−２ΔＩの差動電流を吸引しノード５２お
よび４２の電位を低減させこれはトランジスタ４４のゲ
ートドライブを低下させかつ出力ノード４８における出
力信号を増大させる。ＯＰアンプ１０の高いＤＣゲイン
が部分的に±２ΔＩの差動電流をトランジスタ３２を通
りノード４２の高インピーダンスに供給することにより
達成される。

【００１７】トランジスタ３２および４４および容量５
０を含むマイナー補償ループがメジャー補償ループを安
定化するために設けられており、後者のメジャー補償ル
ープは出力ノード４８および入力端子１６および１８の
間に結合されたアクティブフィルタのアプリケーション
からのインピーダンスネットワーク（図示せず）を備え
ることができる。ゲインが０ｄＢより高いすべての周波
数に対し前に説明したように増幅器における３６０度よ
り小さい位相シフトを有することが重要である。従って
、ＯＰアンプ１０はノード５２およびトランジスタ２６
のドレイン−ソース導通経路を介して出力ノード４８の
負荷となる古典的なポール分割（ｐｏｌｅ−ｓｐｌｉｔ
ｔｉｎｇ）容量５０によって内部的に周波数補償されて
いる。容量５０の値はよく知られたミラー効果により増
大され、容量５０の実効的な値はそのコンポーネントの
値にトランジスタ３２および４４のゲインをかけたもの
に等しく、ノード５２において所定の低い周波数で大き
な優勢なポールを生成する。マイナー周波数補償ループ
はさらに差動−単一終端変換器の高インピーダンスノー
ド４２における出力信号を低域ろ波するためのトランジ
スタ３２および４４および容量５４を含む。高い周波数
に対しては、トランジスタ４４の出力インピーダンスは
容量５０を通るネガティブフィードバックループにより
低くなり、それによりトランジスタ４４が出力ノード４
８に印加される負荷における変化を阻止する。例えば、
出力ノード４８から流される何らかの付加的な電流はト
ランジスタ４４のドレインの電位を低下させ、これは容
量５０を介してフィードバックされノード５２における
電位を低下させかつノード４２においても同様である。 トランジスタ４４のゲートドライブは従って低減され、
トランジスタ４６が出力ノード４８を通って吸引される
付加的な電流を供給するからトランジスタ４４のドレイ
ン電圧はそこを流れる電流の減少から上昇する。従って
、トランジスタ３２，４４および容量５０を通るフィー
ドバック経路はトランジスタ４４の出力インピーダンス
を低減しこれは出力ノード４８におけるＲＣ時定数積を
低下させかつ出力ポールの周波数を増大させる。従って
、容量５０は一般にポール分割容量として知られている
が、その理由はそれがノード５２に低い周波数の優勢な
ポールをかつ出力ノード４８に高い周波数のポールを提
供するからである。低い周波数の優勢なポールは臨界的
な３６０度の位相シフトの前にゲインが０ｄＢより低下
するようにＯＰアンプ１０の伝達関数をロールオフする
ために必要であるが、それにもかかわらず出力ノード４
８におけるポールはそれに関連する９０度の位相シフト
がゲイン応答のユニティゲイン周波数ωｕ（０ｄＢのク
ロス）の近傍で位相応答に影響を与えずかつ全体の安定
度に悪影響を与えないように高い周波数に置かれなけれ
ばならない。

【００１８】図２に示されるボード線図は、ＯＰアンプ
１０のマイナー周波数補償回路のラジアン周波数（角周
波数）ωに対するゲイン応答を示す。ＯＰアンプ１０の
ユニティゲイン周波数ωｕはｇｍ１２／Ｃ５０、例えば
１０ＭＨｚで与えられ、この場合周波数補償優勢ポール
ωｐは１ＫＨｚであり、ここでｇｍ１２はトランジスタ
１２のトランスコンダクタンスでありかつＣ５０は容量
５０の値である。従来技術のマイナー補償ループに伴な
う１つの困難性は図２のゲイン応答特性５８に示される
ようにその伝達関数の単一ポールのロールオフによるゲ
イン−帯域幅積の制限であり、この場合優勢ポールωｐ
の周波数は適切なゲインおよび位相マージンを補償する
ために比較的低くされなければならない。優勢ポールω
ｐの周波数を増大しかつそれによりゲイン−帯域幅積を
増大することが望ましい。不幸にして、そのような移動
はユニティゲイン周波数ωｕをも引上げかつＯＰアンプ
１０の位相マージンおよび安定度を低下させる。

【００１９】マイナー周波数補償回路の他の欠点はノー
ド４２において高いインピーダンスを維持するためにト
ランジスタ３２がトランジスタ４４と同じサイズでなけ
ればならないことであり、すなわち、トランジスタ３２
のトランスコンダクタンス（ｇｍ）が適切な出力ドライ
ブを提供するために大きくなければならないトランジス
タ４４のｇｍと同じに作られなければならないというこ
とである。トランジスタ３２および４４の間の類似性は
ノード４２が高いインピーダンス点を維持するように、
あるいは図２の周波数ωｒに示されるような、マイナー
ループの共振周波数において生ずる大きなピークがＯＰ
アンプ１０のメジャーループのゲインに貢献できるよう
に、容量フィードバック回路５０の適切なダンプを提供
する必要性から生ずる。このゲインのピーキングは容量
５０およびは５４のポール対に対する高いＱファクタに
より引起こされ、かつ伝達関数のユニティゲイン周波数
ωｕをより高い周波数に伸ばしかつ位相マージンを低減
して位相応答の３６０度の位相シフトの点においてゲイ
ンが１より大きくなりＯＰアンプ１０を発振させる。

【００２０】マイナー補償回路の共振周波数およびそれ
に関連するゲインピーキングは製造プロセスの変動に対
して制御するのが困難なパラメータである。従って共振
周波数において生ずるピークゲインを低減するために、
ノード４２において高インピーダンス点を維持するため
にトランジスタ３２に対し大きな寸法および高いゲイン
を与える必要がある。さらに、トランジスタ２４−４０
によって形成される差動−単一終端変換器の対称性のた
め、各々はトランジスタ３２と同様に大きくしなければ
ならず、それにより全体の物理的領域および増幅器の電
力消費を増大させる。より望ましい状況は出力負荷を駆
動するためにトランジスタ４４に対し大きな寸法を与え
、なおかつトランジスタ２４−４０の大きさを比較的小
さく維持することであろう。

【００２１】図３を参照すると、伝統的な集積回路プロ
セスを用いて集積回路形式で製造するのに適した本発明
のＯＰアンプ６０が示されている。ＯＰアンプ６０は平
衡差動トランジスタ６２および６４を含み、これらの各
々は、それぞれ、入力端子６６および６８に印加される
差動入力信号を受けるよう結合されたゲート、およびト
ランジスタ７０のドレインに結合された共通ソース端子
を有し、後者のトランジスタ７０は電流源として動作し
そのソースが電源供給導体７２に結合されかつゲートは
バイアス電位ＶＢＩＡＳ１に応答する。トランジスタ６
２および６４のソースはそれぞれトランジスタ７４およ
び７６で形成されたカレントミラー回路の入力および出
力に結合され、トランジスタ７４および７６は各々共通
のゲートおよび典型的にはグランド電位で動作する電源
供給導体７８に結合された共通のソースを有する。トラ
ンジスタ８０および８２はカレントミラートランジスタ
７４および７６に関しカスコード接続された第２のカレ
ントミラー回路を形成する。トランジスタ８０のドレイ
ンはトランジスタ８０および８２の共通ゲートに結合さ
れかつカスコード電流源トランジスタ８４および８６に
結合され、一方トランジスタ８２のドレインはカスコー
ド電流源トランジスタ８８および９０により供給される
電流を受けるように結合されている。トランジスタ８０
および８２はトランジスタ７４および７６とカスコード
接続されノード９２、すなわちトランジスタ８２のドレ
インに高インピーダンスを提供する。トランジスタ８４
および８８のゲートはバイアス電位ＶＢＩＡＳ２を受け
るように結合され、トランジスタ８６および９０のゲー
トはバイアス電位ＶＢＩＡＳ３を受けるように結合され
、一方後者の２つのトランジスタ８６および９０のドレ
インはＶＤＤのような正の電位で動作する電源供給導体
７２に結合されている。カスコード電流源トランジスタ
８４−８６および８８−９０は、カスコードカレントミ
ラー８０−８２および７４−７６と組合わせて、トラン
ジスタ６２および６４を流れる差動電流に応じてノード
９２に電圧を提供するための差動−単一終端変換器とし
て動作する。

【００２２】本発明は、図１のトランジスタ１２−４０
について説明したのと同様に構成されかつ動作する上に
述べたトランジスタ６２−９０を含み、かつさらにトラ
ンジスタ９４を具備する改良された周波数補償出力段を
含み、該トランジスタ９４は電源供給導体７２に結合さ
れたドレイン、ノード９８におけるソース、およびノー
ド９２におよび容量９６を介して電源供給導体７８に結
合されたゲートを有する。ノード９８はまたトランジス
タ１００のドレイン、トランジスタ１０２のゲートおよ
び容量１０４を介して電源供給導体７８に結合されてい
る。トランジスタ１００のゲートはバイアス電位ＶＢＩ
ＡＳ４を受けるように結合され、一方該トランジスタの
ソースはトランジスタ１０６のドレインおよび容量１０
８を介して出力ノード１１０、すなわちトランジスタ１
０２のドレインに結合されている。トランジスタ１０６
のゲートはバイアス電位ＶＢＩＡＳ５を受けるよう結合
され、かつそのソースはトランジスタ１０２のソースと
ともに電源供給導体７８に結合され、一方トランジスタ
１０２のドレインは容量１１２および抵抗１１４を介し
てノード１１６におけるトランジスタ７６のドレインに
結合されている。トランジスタ１０２のドレインはまた
容量１１８を介して電源供給導体７８にかつトランジス
タ１２０のソースに結合されており、一方トランジスタ
１２０のゲートはバイアス電位ＶＢＩＡＳ６を受けるよ
う結合され、そして該トランジスタのドレインは電源供
給導体７２に結合されている。ＯＰアンプ６０の出力信
号は出力ノード１１０に与えられる。

【００２３】トランジスタ６２，６４および７０、そし
てトランジスタ７４−９０を含む、差動−単一終端変換
器を具備する、ＯＰアンプ６０の差動入力段は図１のト
ランジスタ１２−４０について説明したのとほぼ同様に
動作する。簡単にいえば、トランジスタ６２および６４
は入力端子６６および６８に印加された差動入力信号に
応答する平衡差動対として動作する。トランジスタ８４
−８６は、それぞれ、バイアス電位ＶＢＩＡＳ２および
ＶＢＩＡＳ３に応じてトランジスタ７４および８０のド
レイン−ソース導通経路を通って流れる第１の所定の電
流を供給し、かつトランジスタ８８−９０はノード９２
において平衡出力信号を展開するためにトランジスタ７
６および８２を介して流れる第２の所定の電流を供給す
る。不平衡差動入力信号に対しては、差動電流±２△Ｉ
がトランジスタ７６および７４を通って流れかつノード
１１６および９２における電位を上昇させかつ低下させ
る。ノード９８における電位はトランジスタ９４のソー
スフォロワ構成のためノード９２の電位に追従する。ノ
ード９８における電位はトランジスタ１０２を駆動しト
ランジスタ１２０および１０２を通るより多くのまたは
より少ない電流を導通させ出力ノード１１０における電
位をノード９２の電位に関し逆方向に変化させる。

【００２４】図１に示された従来技術に対する主な改良
点は容量１１２と抵抗１１４とトランジスタ８２，９４
および１０２とを具備する第１の補償回路を含むノード
９２および１１０の間のマイナー補償回路に含まれてい
る。容量１１２はＯＰアンプ６０の伝達関数をロールオ
フするためのノード１１６における所定の周波数の優勢
なポール、およびそれに関連する９０°の位相シフトが
ユニティゲイン周波数の近傍での位相応答に影響を与え
ずかつ全体の安定度に悪影響を与えないように出力ノー
ド１１０において高い周波数のポールを提供するための
ポール分割（ｐｏｌｅ　　ｓｐｌｉｔｔｉｎｇ）容量と
して動作する。さらに、増幅器６０は容量１０８とトラ
ンジスタ１００および１０２を具備する第２の補償回路
を含む。第２の補償回路は前記第１の補償回路の全体の
応答をダンプしかつその共振周波数における大きなピー
クゲインを抑圧するために設けられる。

【００２５】前記第１および第２の補償回路の効果は図
４に示されるようなその１次の等価回路のオープンルー
プ解析によって最もよく理解することができ、この場合
該ループは出力ノード１１０において切断されそれによ
り容量１１２がトランジスタ８２の等価回路と直列にな
るようにし、該トランジスタ８２の等価回路はトランジ
スタ８２のゲインを表す増幅器１２２とそれぞれそのト
ランスコンダクタンスおよび出力インピーダンスとして
の抵抗１２４および１２６とを含む。同じ機能を有する
コンポーネントは図３において使用されているものと同
じ参照番号が与えられている。トランジスタ８２の等価
回路の出力（ノード９２）は容量９６を通り電源供給導
体７８にかつ増幅器１２８を通り出力ノード１１０に結
合され、この場合前記増幅器１２８はノード９２および
１１０の間の伝達関数を表す。図３の抵抗１１４は解析
を簡単にするため一時的に省略されている。両方の容量
１０８および１１２の値は、それぞれ、トランジスタ８
２，９４および１０２とトランジスタ１００および１０
２の増幅によるミラー効果によって効果的に増大されて
おり、一方容量９６および１１８は第１の補償回路を安
定化するのを助けている。図４に示される等価回路のオ
ープンループ伝達関数Ｆ（ｓ）は次のように表すことが
できる。 　　Ｆ（ｓ）＝Ｖｏｕｔ（ｓ）／Ｖｉｎ（ｓ）　　　　
　　　　　　＝：（Ｃ１１２／ｇｄｃ）｛ｓ／［１＋（
Ｃ９６／ｇｄｃ）ｓ］｝　　　　　　　　　　・｛１／
［１＋（Ｃ１１２／ｇｍ８２）ｓ］｝Ａｖ１２８（ｓ）
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　−−−（１）この場合、“ｓ”は複素
ラプラス変換変数であり、Ｖｉｎ（ｓ）は“ｓ”に関す
るオープンループの入力電圧であり、Ｖｏｕｔ（ｓ）は
“ｓ”に関するオープンループの出力電圧であり、Ｃ１
１２は容量１１２の値であり、ｇｄｃは値１／Ｒ１２６
のトラジスタ８２の出力コンダクタンスであり、Ｃ９６
は容量９６の値であり、ｇｍ８２は値１／Ｒ１２４のト
ランジスタ８２のトランスコンダクタンスであり、Ａｖ
１２８（ｓ）はノード９２および１１０の間の増幅器１
２８の複素伝達関数である。増幅器１２８の複素応答は
次のように公式化することができる。なお、＝：はほぼ
等しいことを表わす。 　　Ａｖ１２８（ｓ）＝：Ａｖ１２８（０）　　　　　
　　　　　　　　　　　　　・｛［１＋（Ｃ１０８／ｇ
ｍ１００）ｓ］／　　　　　　　　　　　　　　　　　
　　　［１＋（Ｃ１０８／ｇｍ９４）Ａｖ１２８（０）
ｓ］｝　　　　　　　　　　　　　　　　　　・｛１／
［１＋（Ｃ１０４／ｇｍ１０２）ｓ］｝　　　　　　　
　　　　　　　　　　　・｛１／［１＋（Ｃ１１８／ｇ
ｍ１０２）ｓ］｝　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　−−−（２）この場
合、Ａｖ１２８（Ｏ）は増幅器１２８のＤＣゲインであ
り、Ｃ１０８は容量１０８の値であり、Ｃ１０４は容量
１０４の値であり、Ｃ１１８は容量１１８の値であり、
ｇｍ９４はトランジスタ９４のトランスコンダクタンス
であり、ｇｍ１００はトランジスタ１００のトランスコ
ンダクタンスであり、ｇｍ１０２はトランジスタ１０２
のトランスコンダクタンスである。従って、式（２）は
Ａｖ１２８（ｓ）がほぼＤＣ項Ａｖ１２８（０）をゼロ
［１＋（Ｃ１０８／ｇｍ１００）ｓ］およびポール［１
＋（Ｃ１０８／ｇｍ９４）Ａｖ１２８（０）ｓ］の比率
により乗算したものに等しく、いくつかの付加的な高い
周波数のポール［１＋（Ｃ１０４／ｇｍ１０２）ｓ］お
よび［１＋（Ｃ１１８／ｇｍ１０２）ｓ］を有する。ｇ
ｍ９４がｇｍ１００に等しいという仮定のもとで式（２
）のゲインおよび位相応答の特性のみをまず考察する。 トランジスタ９４のトランスコンダクタンスおよび容量
１０８の組み合わせはノード９８の負荷となり容量１０
８がポール分割容量として動作するから周波数ωａ＝ｇ
ｍ９４／Ａｖ１２８（０）Ｃ１０８に優勢または支配的
なポールを生成する。ωａに対する典型的な周波数は１
ＭＨｚである。ωａおよびωｂの間の周波数においてゲ
イン応答１３０は周波数ωｂ＝ｇｍ１００／Ｃ１０８ま
で容量１０８からの１次ポールにより６ｄＢ／オクター
ブで降下し、この場合容量１０８のリアクタンスは非常
に低くなりショート回路に近付きそれにより周波数ωａ
における支配的なポールからの効果を除去しかつゲイン
を０ｄＢに合わせる（ｇｍ９４＝ｇｍ１００）全体の伝
達関数にゼロを付加する。他のより高い周波数の支配的
でないポールが図５のボード線図に示されるようにある
高い周波数ωｈにおいて全体の応答に影響し始める。図
５のボード線図の１つの重要な特徴は位相応答であり、
周波数ωａにおける前記ポールが１８０°からの−９０
°の位相シフトを挿入し一方周波数ωｂにおけるゼロは
＋９０°の位相シフトを挿入し、位相応答特性１３２を
再び高い周波数の支配的でないポールから再び降下する
周波数ωｈまで１８０°に戻す。この位相応答の増大は
示されるように複合的な第１および第２の補償回路のゲ
インおよび位相応答において有利に用いることができる
。

【００２６】複合的な第１および第２の補償回路のゲイ
ンおよび位相応答特性１３４および１３６が図６のボー
ド線図に示されており、ＯＰアンプ６０の望ましいオー
プンループ応答が示されている。出力ノード１１０にお
いて切断された第１の補償ループとともに、容量１１２
がゼロを導入するが、それはそれがノード１１０および
１１６の間に直列的に接続されているからである。図４
の等価オープンループ回路の支配的なポールが次に容量
９６によって提供される。式（１）からのＦ（ｓ）に対
する表現はＤＣ項Ｃ１１２／ｇｄｃがゼロ（ｓ）および
ポール［１＋（Ｃ９６／ｇｄｃ）ｓ］の比によって乗算
されたものを生み出し、かつさらにポール［１＋（Ｃ１
１２／ｇｍ８２）ｓ］および式（２）から示されるＡｖ
１２８（ｓ）のポールおよびゼロを含む。ゼロの周波数
において、容量１２８を介するフィードバック経路はゼ
ロゲイン（−無限大ｄＢ）に対応するオープン回路であ
る。ゲイン応答特性１３４は周波数ω１＝ｇｄｃ／Ｃ９
６に到達するまでＣ１１２Ａｖ１２８（０）／Ｃ９６の
ゲインＧ１によってトランジスタ８２のトランスコンダ
クタンス（ｇｍ８２）および容量１１２により与えられ
る増加するゲインのため増大する。周波数ω１に対する
典型的な値は容量１１２の値が２ピコファラッド、容量
９６が０．３ピコファラッドおよび抵抗１１４がほぼ１
００オームとすることによって１ｋＨｚとなる。周波数
ω１においては、容量９６はハイインピーダンスノード
９２の負荷となりそれによりゼロ（ｓ）を打ち消しかつ
ゲイン応答特性１３４の周波数ω１およびω２の間の平
坦な応答を提供する。位相応答特性１３６はゼロ（ｓ）
のため２７０°で始まり、かつ周波数ω１において２２
５°を通るポール［１＋（Ｃ９６／ｇｄｃ）ｓ］によっ
て１８０°に降下する。

【００２７】ソースフォロワ構成のトランジスタ９４の
負荷となるミラー増強容量１０８およびトランジスタ１
００および１０６を介する電流バッファは図６に示され
るように、図５のゲイン応答特性１３０の周波数ωａお
よびωｂに対応する、周波数ω２およびω３の間でゲイ
ン応答特性１３４を６ｄＢ／オクターブで減少させるポ
ールを周波数ω２＝ｇｍ９４／Ａｖ１２８（０）Ｃ１０
８に与える効果を有する。ω２に対する典型的な値は容
量１０８の値を４ピコファラッドに選択することにより
１ＭＨｚとなる。位相応答特性１３６は周波数ω２にお
いて１３５°を通る他の−９０°の位相シフトを容量１
０８から受ける。容量１０８は周波数ω３＝ｇｍ１００
／Ｃ１０８においてショート回路に近付き周波数ω２に
おけるポールの効果を除去し、それによりゲイン応答特
性１３４をゲインＧ２＝Ｃ１１２＊ｇｍ９４／Ｃ９６＊
ｇｍ１００でレベルオフしかつ位相応答特性１３６は、
正の位相シフト＋９０°により１８０°に戻り、再び周
波数ω３において１３５°を通過する。

【００２８】直列容量１１２から生ずるゼロ（ｓ）はそ
れがショート回路に近付くため周波数ω４＝ｇｍ８２／
Ｃ１１２において除去され、再びゲイン応答特性１３４
が６ｄＢ／オクターブで降下することを許容する。さら
に、位相応答特性１３６は−９０°の位相シフトを受け
周波数ω４において１３５°を通過する。ゲイン応答特
性１３４はユニティゲイン周波数ωｕ＝ｇｍ８２＊ｇｍ
９４／Ｃ９６＊ｇｍ１００でゼロｄＢをクロスしこれは
この例においてはほぼ７５°の位相マージンに対応し、
３６０°の臨界位相シフトより十分上であり、一方ゲイ
ンマージンはほぼ１１ｄＢである。とりわけ、臨界周波
数ωｕはトランスコンダクタンスｇｍ８２，ｇｍ９４お
よびｇｍ１００の比で与えられ、これらは典型的には製
造中において制御しかつ整合するのが容易なプロセスパ
ラメータである。

【００２９】従って、第２の補償回路の主要な利点は周
波数ω３において生ずる正の位相シフトであり、ＯＰア
ンプ６０の全体の伝達関数に対し付加的な位相マージン
を効果的に提供する。支配的なポールの周波数は少なく
とも差分的周波数ω４−ω２によって従来技術よりも増
大できるが、それは本発明がその周波数範囲（ω２およ
びω４の間で９０°〜１８０°）にわたり正の位相シフ
トを提供しこれはＯＰアンプ６０の安定度を維持するた
めの位相マージンおよひゲインマージンを拡張し一方前
記第１の補償回路の支配的なポールのより高い周波数は
ゲイン−帯域幅積を増大する。主要なフィードバックル
ープが外部インピーダンスネットワークによって閉じら
れた時、ゲイン−帯域幅積は２００ＭＨｚに到達し得る
。

【００３０】

【発明の効果】以上のように、上に説明したものは第１
および第２の補償回路を含むＯＰアンプに対する新規な
補償回路であり、第２の補償ループのゲインおよび位相
応答がＯＰアンプの全体の伝達関数に正の位相シフトを
挿入し第１の補償回路の支配的なポールが拡張されるこ
とを許容し、それによりＯＰアンプの動作上の帯域幅に
わたり安定度を保証しながらゲイン−帯域幅積を増大す
る。

【図面の簡単な説明】

【図１】演算増幅器に対する伝統的な補償回路を示す電
気回路図である。

【図２】図１の演算増幅器に対する伝統的な補償回路の
ボード線図を示すグラフである。

【図３】本発明の好ましい実施例に関わる演算増幅器を
示す電気回路図である。

【図４】図３の演算増幅器のオープンループ解析のため
の第１および第２の補償回路の等価回路を示す電気回路
図である。

【図５】第２の補償回路のゲインおよび位相特性を示す
グラフである。

【図６】複合された第１および第２の補償回路のゲイン
および位相特性を示すグラフである。

【符号の説明】 ６０　　ＯＰアンプ ６２，６４，７０，７４，７６，８０，８２，８４，８
６，８８，９０，９４，１００，１０２，１０６，１２
０　　トランジスタ ６６，６８　　入力端子 ７２，７８　　電源供給導体 ９６，１０４，１０８，１１２，１１８　　容量１１０
　　出力端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　差動入力信号を受けるように結合され
   た第１および第２の入力を有しかつ該差動入力信号に関
   し反転された出力信号を提供するための出力を有する増
   幅器であって、前記差動入力信号に応答しかつ第１およ
   び第２の差動電流を流すための第１および第２の出力を
   有する入力段（６２−７０）、前記第１および第２の差
   動電流を受けるように結合された第１および第２の入力
   を有しかつ第１のノードに出力信号を提供する第１の手
   段（７４−９０）であって、前記第１のノードは前記第
   １の手段の前記第１の入力から高いインピーダンスによ
   って分離されているもの、そして前記増幅器の前記第１
   のノードおよび出力の間に結合された出力段（９４−１
   ２０）であって、該出力段は、（ａ）ドレイン、ゲート
   およびソースを有する第１のトランジスタ（１０２）で
   あって、前記ドレインは前記増幅器の出力に結合され、
   前記ソースは第１の動作電位源に結合され、前記ゲート
   は前記第１のノードにおいて提供される前記第１の手段
   の前記出力信号を受けるように結合されているもの、（
   ｂ）前記増幅器の出力と前記第１の手段の前記第１の入
   力との間に結合され第１の所定の周波数に前記増幅器の
   伝達関数における第１のポールを確立するための第１の
   補償回路（１１２，１１４）、そして（ｃ）前記増幅器
   の出力と前記第１のトランジスタの前記ゲートの間に結
   合され前記増幅器の位相マージンを増大する前記第３の
   所定の周波数の回りに正の位相シフトを挿入するために
   第２および第３の所定の周波数において前記増幅器の伝
   達関数に第２のポールおよびゼロを確立するための第２
   の補償回路（１００，１０６，１０８）、を含むもの、
   を具備することを特徴とする増幅器。
2. 【請求項２】　　前記第２の補償回路は、ドレイン、ゲ
   ートおよびソースを有する第２のトランジスタ（１００
   ）であって、前記ソースは前記第１の動作電位源に結合
   され、前記ゲートは第１のバイアス電位を受けるよう結
   合されているもの、ドレイン、ゲートおよびソースを有
   する第３のトランジスタ（１０６）であって、前記ドレ
   インは前記第１のトランジスタの前記ゲートに結合され
   、前記ソースは前記第２のトランジスタの前記ドレイン
   に結合され、前記ゲートは第２のバイアス電位を受ける
   よう結合されているもの、そして前記増幅器の出力およ
   び前記第３のトランジスタの前記ソースの間に結合され
   た第１の容量（１０８）、を含むことを特徴とする請求
   項１に記載の増幅器。
3. 【請求項３】　　前記第２の補償回路はさらに前記第１
   のトランジスタの前記ゲートと前記第１の動作電位源の
   間に結合された第２の容量（１０４）を含むことを特徴
   とする請求項２に記載の増幅器。
4. 【請求項４】　　前記第１の補償回路は、前記増幅器の
   出力と前記第１の手段の前記第１の入力との間に結合さ
   れた第３の容量（１１２）、そして前記第１のノードお
   よび前記第１の動作電位源の間に結合された第４の容量
   （９６）、を含むことを特徴とする請求項３に記載の増
   幅器。
5. 【請求項５】　　演算増幅器を安定化する方法であって
   、差動入力信号を受ける段階、前記差動入力信号を第１
   のノードにおける出力信号に変換する段階、前記第１の
   ノードに与えられた前記出力信号を第１のトランジスタ
   のゲートに印加してそのドレインに前記演算増幅器の反
   転された出力信号を提供する段階、周波数の増大ととも
   に前記演算増幅器の前記反転された出力信号の大きさを
   低減するため第１の所定の周波数において前記演算増幅
   器の伝達関数に第１のポールを確立する段階、そして第
   ２および第３の所定の周波数にそれぞれ前記演算増幅器
   の伝達関数における第２のポールおよびゼロを確立し前
   記演算増幅器における３６０°の位相シフトに対応する
   周波数より上で前記演算増幅器のユニティゲイン周波数
   を伸ばすことなく前記第１の所定の周波数を増大できる
   ようにする正の位相シフトを前記第３の所定の周波数の
   回りに挿入する段階、を具備することを特徴とする演算
   増幅器を安定化する方法。