KR920009060A - 연산 증폭기를 안정시키기 위한 보상 회로 및 방법 - Google Patents

연산 증폭기를 안정시키기 위한 보상 회로 및 방법 Download PDF

Info

Publication number
KR920009060A
KR920009060A KR1019910015959A KR910015959A KR920009060A KR 920009060 A KR920009060 A KR 920009060A KR 1019910015959 A KR1019910015959 A KR 1019910015959A KR 910015959 A KR910015959 A KR 910015959A KR 920009060 A KR920009060 A KR 920009060A
Authority
KR
South Korea
Prior art keywords
output
amplifier
transistor
gate
source
Prior art date
Application number
KR1019910015959A
Other languages
English (en)
Inventor
미즈스코빅 데장
Original Assignee
빈센트 죠셉 토너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 토너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 토너
Publication of KR920009060A publication Critical patent/KR920009060A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

연산 증폭기를 안정시키기 위한 보상 회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 양호한 실시예의 배선도.

Claims (3)

  1. 미분 입력 신호를 수신하기 위해 연결된 제1및 제2입력을 가지며, 상기 미분 입력 신호에 관해 반전된 출력 신호를 제공하기 위한 출력을 가진 증폭기에 있어서, 제l및 제2미분 전류를 통하게 하기 위한 제1및 제2출력을 가지며 상기 미분 입력 신호에 응답하는 입력 스테이지 (62 내지 70) , 상기 제1 및 제2미분 전류를 수신하고 제1노드에서 출력 신호를 제공하기 위해 연결된 제1 및 제2입력을 갖는 제1수단(74내지 90)으로써, 상기 제1노드가 임피던스에 의해 상기 제1수단의 상기 제1입력으로부터 분리되는 제1수단 및 (a) 드레인, 게이트 및 소스를 가진 제1트랜지스트 (102)로써, 상기 드레인은 상기 증폭기의 출력에 연결되고, 상기 소스는 동작 피텐셜의 제1소스에 연결되며, 상기 게이트는 상기 제1노드에 제공된 상기 제1수단의 상기 출력 신호를 수신하기 위해 연결되는 제1트랜지스터 (102), (b) 제1소정의 주파수에서 증폭기의 전달 함수안에 제1극을 설정하기 위해 상기 제1수단의 상기 제1입력과 증폭기의 출력사이에 연결된 제 1보상 회로 (112, 114)와, (c) 증폭기의 위상 여유분을 증가시키기 위해 상기 제3소정 주파수에 관해 피지티브 위상 시프트를 삽입시키기 위해 제2및 제3소정 주파수에서 증폭기의 전달 함수안에 제2극 및 제로를 설정하기 위해 상기 제 1트랜지스터의 상기 게이트와 증폭기의 출력 사이에 연결된 제2보상 회로 (100, 106, 108)을 가지며 상기 제1노드와 상기 증폭기의 출력 사이에 연결된 출력 스테이지 (94 내지 120)을 포함하는 증폭기.
  2. 연상 증폭기에서, 입력 스테이지가 제1노드(92)에 출력 신호를 제공하기 위해 전원-직렬 컨버터에 대한 미분의 제1및 제2입력으로 흐르는 제1및 제2미분 전류를 제공하기 위해 미분 입력 신호에 응답하고, 상기 제1노드와 연산 증폭기의 출력 스테이지 사이에 연결된 출력 스테이지가, 제1소정 주파수에서 연산 증폭기의 전달 함수에서 제1극을 설정하기 위해 전원-직렬 컨버터에 대한 미분의 제1입력과 연산 증폭기의 출력 사이에 연결된 제1보상 회로(112, 114), 드레인, 게이트 및 소스를 가진 제1트랜지스터(102)로써, 상기 드레인이 연산 증폭기의 출력에 연결되고, 상기 소스가 연산 피텐셜의 제1소스에 연결되며, 상기 게이트가 전원-직렬 컨버터에 대한 미분의 출력 신호를 수신하기 위해 연결되는 제1트랜지스터, 드레인, 게이트 및 소스를 가진 제2트랜지스터 (100)로써, 상기 소스가 연산 피텐셜의 상기 제1소스에 연결되고, 상기 게이트가 제1바이어스 피텐션을 수신하기 위해 연결되는 제1트랜지스터, 드레인, 게이트 및 소스를 가진 제3트랜지스터 (106)로써, 상기 드레인이 상기 제1트랜지스터의 상기 게이트에 연결되고, 상기 소스가 상기 제2트랜지스터의 상기 드레인에 연결되며, 상기 게이트가 제2바이어스 퍼텐셜을 수신하기 위해 연결된 제3트랜지스터, 및 상기 연산 증폭기의 위상 여유분을 증가시키는 제3소정 주파수에 관해 퍼지티브 위상 시프트를 삽입시키기 위해 제2 및 제3소정 주파수에서 연산 증폭기의 전달 함수안에 제2극 제로를 설정하기 위해 상기 연산 증폭기의 출력과 상기 제3트랜지스터의 상기 소스 사이에 연결되는 제1캐패시터(108)를 포함하는 연산 증폭기.
  3. 미분 입력 신호를 수신하는 단계, 상기 미분 입력 신호를 제1노드에서 출력 신호로 변환시키는 단계, 드레인에서 연산 증폭기의 반전된 출력 신호를 제공하기 위해 상기 제1노드에서 제공된 상기 출력 신호를 제1트랜지스터의 게이트에 인가시키는 단계, 증가하는 주파수와 함께 상기 연산 증폭기의 상기 반전된 출력 신호의 크기를 감소시키기 위해 제1소정 주파수에서 연산 증폭기의 전달 함수에 있어서 제1극을 설정하는 단계, 및 연산 증폭기를 통한 360도 위상 시프트에 상응하는 주파수 이상의 연산 증폭기의 단일 이득 주파수를 확장시키지 않고 제1소정 주파수가 증가되도록 하는 상기 제3소정 주파수에 관해 퍼지티브 위상 시프트를 삽입시키기 위해 상기 제2 및 제3소정 주파수에서 연산 증폭기의 전달 함수에 있어서 제2극 제로를 설정하는 단계를 포함하는 연산 증폭기 안정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015959A 1990-10-01 1991-09-13 연산 증폭기를 안정시키기 위한 보상 회로 및 방법 KR920009060A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/592,006 US5079514A (en) 1990-10-01 1990-10-01 Compensation circuit and method for stabilizing an operational amplifier
US592,006 1990-10-01

Publications (1)

Publication Number Publication Date
KR920009060A true KR920009060A (ko) 1992-05-28

Family

ID=24368885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015959A KR920009060A (ko) 1990-10-01 1991-09-13 연산 증폭기를 안정시키기 위한 보상 회로 및 방법

Country Status (4)

Country Link
US (1) US5079514A (ko)
EP (1) EP0479119A3 (ko)
JP (1) JPH04264806A (ko)
KR (1) KR920009060A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410273A (en) * 1993-11-01 1995-04-25 Advanced Micro Devices Low distortion operational amplifier
DE69325810T2 (de) * 1993-11-30 1999-11-18 Stmicroelectronics S.R.L., Agrate Brianza CMOS-integrierter Hochleistungs-Transkonduktanz-Operationsverstärker
US5442309A (en) * 1993-12-14 1995-08-15 Advanced Micro Devices, Inc. Low distortion output stage
GB2295932B (en) * 1994-12-08 1999-04-14 Motorola Inc Two-stage operational amplifier circuit
US5477190A (en) * 1994-12-16 1995-12-19 Advanced Micro Devices, Inc. Low voltage linear output buffer operational amplifier
US5943177A (en) 1995-05-26 1999-08-24 Maxtor Corporation MR head read signal preconditioning circuitry for reducing pulse -to-pulse baseline distortion
US5654671A (en) * 1995-09-25 1997-08-05 Burr-Brown Corporation Compensation circuit for input stage of high speed operational amplifier
US5686863A (en) * 1995-09-29 1997-11-11 Dallas Semiconductor Corp. Tunable tone control circuit and a device and method for tuning the RC constants
US5642079A (en) * 1995-09-29 1997-06-24 Dallas Semiconductor Corporation Amplifier with pole/zero compensation
US5731739A (en) * 1996-06-13 1998-03-24 Tritech Microelectronics International Pte Ltd Class A operational amplifier with area efficient MOS capacitor frequency compensation
US5877654A (en) * 1996-12-02 1999-03-02 Motorola Inc. Class a amplifier with a digitally programmable miller compensation network
US6084475A (en) * 1998-10-06 2000-07-04 Texas Instruments Incorporated Active compensating capacitive multiplier
CN1302619C (zh) * 2001-09-28 2007-02-28 皇家菲利浦电子有限公司 重叠在连续信号上的交变信号用的放大器及其放大的方法
US7279981B1 (en) * 2003-09-26 2007-10-09 Cypress Semiconductor Corp. Compensation method for low voltage, low power unity gain amplifier
US7598716B2 (en) * 2007-06-07 2009-10-06 Freescale Semiconductor, Inc. Low pass filter low drop-out voltage regulator
JP6048279B2 (ja) * 2013-03-28 2016-12-21 富士通株式会社 フォールデッドカスコード増幅回路
CN114614776B (zh) * 2022-05-12 2022-08-23 绍兴圆方半导体有限公司 两级运算放大电路、运算放大器及电子设备
WO2024135224A1 (ja) * 2022-12-19 2024-06-27 ローム株式会社 オペアンプ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315223A (en) * 1979-09-27 1982-02-09 American Microsystems, Inc. CMOS Operational amplifier with improved frequency compensation
JPS589410A (ja) * 1981-07-09 1983-01-19 Toshiba Corp 演算増幅器
US4484148A (en) * 1982-09-13 1984-11-20 National Semiconductor Corporation Current source frequency compensation for a CMOS amplifier
JPS61139107A (ja) * 1984-12-11 1986-06-26 Nec Corp 演算増幅器
IT1239386B (it) * 1990-03-13 1993-10-20 Sgs Thomson Microelectronics Amplificatore operazionale cmos a transconduttanza

Also Published As

Publication number Publication date
EP0479119A2 (en) 1992-04-08
JPH04264806A (ja) 1992-09-21
EP0479119A3 (en) 1992-11-04
US5079514A (en) 1992-01-07

Similar Documents

Publication Publication Date Title
KR920009060A (ko) 연산 증폭기를 안정시키기 위한 보상 회로 및 방법
KR890009072A (ko) 안정동작점을 갖는 연산증폭회로
KR900008763A (ko) 궤환부하를 이용한 증폭회로
EP0310135B1 (en) Operational amplifier circuit
KR910017736A (ko) 이득가변증폭기
KR870009543A (ko) 차동 증폭 회로
US5485121A (en) Amplifier arrangement with multipath miller zero cancellation
KR930015350A (ko) 차동 비교기
KR950013018A (ko) 교차 결합 트랜지스터를 가진 차동 증폭기를 구성하는 주파수 보상 회로
SU1103812A3 (ru) Усилитель с регулируемым коэффициентом усилени
KR830005764A (ko) 음량 콘트롤 회로
KR910010834A (ko) 증폭회로
KR840003160A (ko) 차동 증폭기
KR830006989A (ko) 출력증폭회로
KR870002694A (ko) 증폭회로
KR910013690A (ko) 전류증폭회로
KR830009689A (ko) 신호레벨 제어회로
KR920011052A (ko) 증폭회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR920005459A (ko) 증폭 회로
KR900011132A (ko) 전류미러(current mirror)
US6313458B1 (en) Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier
KR910015181A (ko) 색신호의 윤곽 강조회로
KR920013892A (ko) 신호 증폭 회로
KR880003487A (ko) 사설교환기용 국선 감도 자동 이득 보상회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid