KR960027255A

KR960027255A - 시퀀스 제어회로를 구비한 연산증폭기

Info

Publication number: KR960027255A
Application number: KR1019950052828A
Authority: KR
Inventors: 마사히로 에부꾸로
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1994-12-21
Filing date: 1995-12-20
Publication date: 1996-07-22
Also published as: JP2694810B2; JPH08181597A; NL1001944C2; KR0158781B1; US5608350A; NL1001944A1

Abstract

연산증폭기 (1000,3000)는 더 높은 전위의 전원단자 (5) 와 출력단자 (4) 사이에서 접속되는 제1출력 트랜지스터(37,79)와 더 낮은 전위의 전원단자 (6) 과 출력단자 사이에서 접속되는 제2출력 트랜지스터 (38,82)를 포함한다. 제1및 2출력트랜지스터는 시퀀스 제어회로 (100)에 의해 제어신호에 따라 제어되어 온/오프된다. 시퀀스 제어회로는 제1출력 트랜지스터 (37,79)를 온/오프 제어하기 위한 제1내부 제어신호 (47)를 발생하는 제1인버터 (15,16,44)와, 제2출력 트랜지스터(38,82)를 온/ 오프 제어하기 위한 제2내부 제어신호를 발생하는 제2인버터 (13,14,42,43) 를 포함한다. 제어신호가 하이레벨에서 로우레벨로 변화할 때, 제1내부 제어신호 (47)는 제2내부 제어신호(46)의 반전후에 반전된다. 제어신호가 로우레벨에서 하이레벨로 변화할 때, 제 2내부 제어신호(46)는 제1내부 제어신호 (47)가 반전된 후에 반전된다. 연산증폭기가능동상태에서 비능동 상태로 변화할 때 출력단자로부터 출력되는 과도전압은 연산증폭기가 비능동 상태에서 능동상태로변화할 때의 과도전압과 동일해진다.

Description

시퀀스 제어회로를 구비한 연산증폭기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 제1실시예의 연산증폭기에 대한 회로도, 제5도는 본 발명에 따른 제2실시예의 연산증폭기에 대한 회로도.

Claims

반전 및 비반전 입력단자(2,3)사이에 인가되는 입력신호는 차동증폭되고 제어신호 입력단자(1)에 인가되는제어신호가 제1논리 레벨일 때 출력신호가 출력단자(4)에서 출력되고 상기 제어신호가 제2논리 레벨일 때 는 상기 출력단자는 고임피던스 상태로 만들어지는 연산증폭기(1000;3000)에 있어서, 제1 및 제2전원 단자(5,6)와, 상기 입력신호를 차동증폭하며 내부 차동신호를 발생하기 위한, 상기 반전 및 비반전 입력단자(2,3)를 구비하는 차동증폭기 회로 (102)와,상기 차동증폭기(102)에 전류를 공급하기 위한 바이어스 회로 (104)와, 상기 차동증폭기 회로에 의해 발생된 상기 내부 차동신호를 기초로 한 제1 및 2내부 출력 신호를 내부에서 획득하기 위한 출력회로(106)로서, 상기 제1내부 출력신호를 수신하는 게이트와 상기 제1전원단자(5)에 접속된 소오스 및 상기 출력단자(4)에 접속된 드레인을 구비하는 제1도전형의 제1출력 MOS트랜지스터(37;79)와, 상기 제2내부 출력신호를 수신하는 게이트와 상기 출력단자(4)에 접속되는 드레인 및 상기 제2전원단자(6)에 접속되는 소오스를 구비하는 제2도전형의 제2출력 MOS트랜지스터(38;82)를 포함하는 출력회로(106)및, 상기 제어신호 입력단자(1)에 입력된 상기 제어신호를 기초로 하여, 상기 제1출력 MOS트랜지스터(37;79)를 온/오프 제어하기 위한 제1내부 제어신호(47)와, 상기 제2출력 MOS트랜지스터(38;82)를 온/오프 제어하기 위한 제2내부 제어신호(46)를 각각 발생하기 위한 제1및 제2반전수단(15,16,44 : 13,14,42,43)를 포함하는 시퀀스 제어회로(100)로서, 상기 제어신호가 상기 제1논리 레벨에서 제2논리 레벨로 변화할 때는 상기 제1내부 제어신호 (47)가 반전된 후에 상기 제2내부 제어신호(46)가 반전되고 상기 제어 신호가 상기 제2논리 레벨에서 제1논리레벨로 변화할 때는 상기 제2내부 제어신호(46)가 반전된 후에 상기 제1내부 제어신호 (47)가 반전되는 시퀀스 제어회로(100)를 포함하는 것을 특징으로 하는 연산증폭기.
제1항에 있어서, 상기 시퀀스 제어회로의 제1반전수단은 상기 제1전원단자(5)에 접속되는 소오스와 상기제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제1도전형의 제1MOS트랜지스터 (15)와, 제2전원단자(6)에 접속되는 소오스와 상기 제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제2도전형의 제2MOS트랜지스터(16) 및, 상기 제1 및 제2 MOS 트랜지스터(15,16)의 드레인 사이에서 접속되는 제1저항기(44)를 포함하고, 상기 제1내부 제어신호(47)는 상기 제 2MOS 트랜지스터(16)의 드레인으로부터 출력되며, 상기 시퀀스 제어회로의 제 2반전수단은 상기 제1전원단자(5)에접속되는 소오스와 상기 제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제1도전형의 제3 MOS 트랜지스터(1)와, 제2전원단자(6)에 접속되는 소오스와 상기 제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제2도전형의 제4 MOS 트랜지스터(14)및, 상기 제3 및 4 MOX트랜지스터(13,14)의 드레인 사이에서 직렬로 접속되는 제2 및 3저항기(42,43)를 포함하고, 상기 제2내부 제어신호(46)는 상기 제 2및 3저항기(42,43)사이의 접합노드로부터 출력되는 것을 특징으로 하는연산증폭기.
제1항에 있어서, 상기 시퀀스 제어회로는 상기 제어신호 입력단자(1)에 입력된 상기 제어신호를 기초로하여, 상기 바이어스 회로(104)를 온/오프 제어하기 위한 제3내부 제어신호(45)를 발생하기 위한 제3반전수단(11,12,41)으로서, 상기 제3내부 제어신호(45)는 상기 제어신호가 상기 제1논리 레벨에서 제2논리 레벨로 변화할 때는 상기 제2내부 제어신호(46)가 반전된 후에 반전되고, 상기 제2내부 제어신호(46)는 상기 제어신호가 상기 제2논리 레벨에서 제1논리 레벨로 변화할 때는 상기 제3내부 제어신호(45)가 반전된 후에 반전되는 제3반전수단(11,12,41)을 추가로 포함하는 것을 특징으로 하는 연산증폭기.
제3항에 있어서, 상시 시퀀스 제어회로의 제3반전수단은 상기 제1전원단자(5)에 접속되는 소오스와 상기제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제1도전형의 제1MOS트랜지스터(11)와, 상기 제2전원단자(6)에접속되는 소오스와 상기 제어신호 입력단자(1)에 접속되는 게이트를 구비하는 상기 제2도전형의 제2 MOS 트랜지스터(12)및, 상기 제1 및 제2 MOS 트랜지스터(11,12)의 드레인 사이에서 접속되는 저항기(41)를 포함하고, 상기 제3내부 제어신호(45)는 상기 제1 MOS트랜지스터(11)의 드레인으로부터 출력되는 것을 특징으로 하는 연산증폭기.
제1항에 있어서, 상기 제1도전형은 P채널형이고, 제2도전형은 N채널형인 것을 특징으로 하는 연산증폭기.
제 1항에 있어서, 상기 제1전원단자(5)에서의 전위는 상기 제2전원단자(6)의 전위보다 높은 것을 특징으로 하는 연산증폭기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.