KR880001100A - 캐스케이드 회로를 갖는 증폭기 - Google Patents

캐스케이드 회로를 갖는 증폭기 Download PDF

Info

Publication number
KR880001100A
KR880001100A KR870005763A KR870005763A KR880001100A KR 880001100 A KR880001100 A KR 880001100A KR 870005763 A KR870005763 A KR 870005763A KR 870005763 A KR870005763 A KR 870005763A KR 880001100 A KR880001100 A KR 880001100A
Authority
KR
South Korea
Prior art keywords
transistor
amplifier
electrode
circuit
cascade
Prior art date
Application number
KR870005763A
Other languages
English (en)
Other versions
KR900007276B1 (en
Inventor
오사무 고바야시
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880001100A publication Critical patent/KR880001100A/ko
Application granted granted Critical
Publication of KR900007276B1 publication Critical patent/KR900007276B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Abstract

내용 없음

Description

캐스케이드 회로를 갖는 증폭기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 의한 증폭기의 회로도. 제2도는 본 발명의 제2 실시예에 의한 증폭기의 회로도. 제3도는 제1 실시예의 캐스케이드 회로들을 갖는 연산 증폭기의 회로도.

Claims (23)

  1. 입력신호를 수신하기 위한 입력단자와, 출력단자와, 출력단 회로와, 위상보상 수단과, 전류경로를 형성하기 위한 제1전극 및 제2전극과 상기 전류경로를 제어하기 위한 제어전극을 갖는 제1트랜지스터(TR1)와, 전류경로를 형성하기 위한 제1전극 및 제2전극과 상기 전류경로를 제어하기 위한 제어전극을 갖는 제2트랜지스터(TR2)를 포함하며, 상기 제1트랜지스터와 상기 제2트랜지스터는 캐스케이드 회로를 구성하며, 상기 제1 및 제2트랜지스터들의 상기 제어전극들은 상기 입력단자에 공통으로 연결되며, 상기 제1트랜지스터의 상기 제1전극은 공통 연결노드를 통해 상기 제2트랜지스터의 상기 제2전극에 연결되며, 상기 제2트랜지스터의 상기 제1전극은 상기 캐스케이드 회로의 출력신호 전류단자와 상기 출력단 회로의 입력에 연결되며, 상기 위상보상 수단은 상기 출력단 회로의 출력과 상기 공통 연결노드간에 연결되며, 상기 출력단 회로의 상기 출력은 상기 출력단자에 연결되는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  2. 제1항에서, 상기 위상보상 수단은 상기 출력단자에서의 이득을 낮추기 위한 위상보상 캐패시터인 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  3. 제1항에서, 상기 제1트랜지스터와 상기 제2트랜지스터의 크기는 상기 공통연결 노드에서의 전압변동을 제거하도록 선택되는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  4. 제1항에서, 상기 제1트랜지스터의 상기 제2전극에 연결된 저전위 전원을 더 포함하는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  5. 제4항에서, 상기 제1트랜지스터는 n-채널고양형 MOS 트랜지스터이며, 상기 제2 트랜지스터는 n-채널공핍형 MOS 트랜지스터이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1 전극으로 흐르는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  6. 제4항에서, 상기 제1트랜지스터는 npn 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 접합 FET이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로 흐르는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  7. 제4항에서, 상기 제1트랜지스터는 n-채널공핍형 MOS 트랜지스터이며, 또한 상기 제2트랜지스터는 npn 바이폴라 트랜지스터인 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  8. 제4항에서, 상기 제1트랜지스터의 상기 제1전극에 정전류를 공급하기 위한 정전류원을 더 포함하는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  9. 제8항에서, 상기 제1트랜지스터는 n-채널 MOS 트랜지스터이며, 상기 제2트랜지스터는 p-채널 MOS 트랜지스터이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로부터 흘러나가는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  10. 제8항에서, 상기 제1트랜지스터는 npn바이폴라 트랜지스터이고, 상기 제2트랜지스터는 pnp바이폴라 트랜지스터이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로부터 흘러나가는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  11. 제1항에서, 상기 제1트랜지스터와 상기 제2트랜지스터는 비중첩형의 캐스케이드 회로를 구성하도록 동일한 극성들을 갖는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  12. 제1항에서, 상기 제1트랜지스터와 상기 제2트랜지스터는 중첩형 캐스케이드 회로를 구성하도록 반대 극성을 가지며, 상기 두 캐스케이드 회로들중 한 회로내의 상기 제2트랜지스터의 상기 제1전극은 상기 출력 단 회로의 입력에 연결되며, 상기 위상보상 수단은 상기 캐스케이드 회로들중 한 회로내의 상기 출력단 회로의 출력과 상기 공통연결 노드간에 연결되며, 상기 출력단 회로의 상기 출력은 상기 출력단자에 연결되는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  13. 제12항에서, 상기 위상보상 수단은 상기 출력단에서의 이득을 낮추기 위한 위상보상 캐패시터인 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  14. 제12항에서, 상기 제1트랜지스터와 상기 제2트랜지스터의 크기들은 상기 공통연결 노드에서의 전압변동을 제거하도록 선택되는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  15. 제13항에서, 상기 제1트랜지스터의 상기 제2전극에 연결된 정전류원을 더 포함하는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  16. 제15항에서, 상기 제1트랜지스터는 n-채널고양형 MOS트랜지스터이며, 상기 제2트랜지스터는 n-채널공핍형 MOS트랜지스터이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로 흐르는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  17. 제15항에서, 상기 제1트랜지스터는 npn바이폴라 트랜지스터이며, 상기 제2트랜지스터는 접합 FET이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로 흐르는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  18. 제15항에서, 상기 제1트랜지스터는 n-채널공핍형 MOS트랜지스터이며, 상기 제2트랜지스터는 npn 바이폴라 트랜지스터인 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  19. 제15항에서, 상기 제1트랜지스터의 상기 제1전극에 정전류를 공급하기 위한 정전류원을 더 포함하는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  20. 제19항에서, 상기 제1트랜지스터는 n-채널 MOS 트랜지스터이며, 상기 제2트랜지스터는 p-채널 MOS 트랜지스터이며, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로부터 흘러나오는 것이 특징인 캐스케이드 회로를 갖는 증폭기
  21. 제19항에서, 상기 제1트랜지스터는 npn 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 pnp 바이폴라 트랜지스터이고, 그에의해 상기 캐스케이드 회로의 출력전류는 상기 제2트랜지스터의 상기 제1전극으로부터 흘러나오는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  22. 제12항에서, 상기 제1트랜지스터와, 상기 제2트랜지스터는 비중첩형 캐스케이드 회로를 구성하도록 동일한 극성을 갖는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
  23. 제12항에서, 상기 제1트랜지스터와 상기 제2트랜지스터는 중첩형 캐스케이드 회로를 구성하도록 반대 극성을 갖는 것이 특징인 캐스케이드 회로를 갖는 증폭기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8705763A 1986-06-10 1987-06-08 Amplifier having a cascade circuit KR900007276B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP134473 1986-06-10
JP61134473A JPS62290204A (ja) 1986-06-10 1986-06-10 カスケ−ド回路を含む電子回路

Publications (2)

Publication Number Publication Date
KR880001100A true KR880001100A (ko) 1988-03-31
KR900007276B1 KR900007276B1 (en) 1990-10-06

Family

ID=15129141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8705763A KR900007276B1 (en) 1986-06-10 1987-06-08 Amplifier having a cascade circuit

Country Status (5)

Country Link
US (1) US4806877A (ko)
EP (1) EP0257736B1 (ko)
JP (1) JPS62290204A (ko)
KR (1) KR900007276B1 (ko)
DE (1) DE3751867D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217373B (it) * 1988-03-28 1990-03-22 Sgs Thomson Microelectronics Stadio ad alta resistenza d'uscita in tecnologia mos,particolarmente per circuiti integrati
US4990799A (en) * 1989-12-26 1991-02-05 Weiss Frederick G Low-hysteresis regenerative comparator
JPH0454724A (ja) * 1990-06-22 1992-02-21 Sumitomo Electric Ind Ltd 論理回路
US6084475A (en) * 1998-10-06 2000-07-04 Texas Instruments Incorporated Active compensating capacitive multiplier
JP5388767B2 (ja) * 2009-09-08 2014-01-15 新日本無線株式会社 カレントミラー回路
JP6632358B2 (ja) * 2015-12-11 2020-01-22 エイブリック株式会社 増幅回路及びボルテージレギュレータ
JP2022048651A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449682A (en) * 1967-01-20 1969-06-10 Hitachi Ltd Integrated-cascode amplifier with improved frequency characteristic
JPS56655Y2 (ko) * 1976-11-11 1981-01-09
US4284959A (en) * 1979-11-13 1981-08-18 Rca Corporation Folded-cascode amplifier arrangement with cascode load means
JPS5943613A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd Ｍｏｓ演算増幅器
US4518926A (en) * 1982-12-20 1985-05-21 At&T Bell Laboratories Gate-coupled field-effect transistor pair amplifier

Also Published As

Publication number Publication date
JPS62290204A (ja) 1987-12-17
US4806877A (en) 1989-02-21
JPH044768B2 (ko) 1992-01-29
KR900007276B1 (en) 1990-10-06
EP0257736A1 (en) 1988-03-02
DE3751867D1 (de) 1996-09-19
EP0257736B1 (en) 1996-08-14

Similar Documents

Publication Publication Date Title
US7764123B2 (en) Rail to rail buffer amplifier
KR900010531A (ko) 정전류원 회로
KR860008652A (ko) 평형 차동 증폭기
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR870006728A (ko) Bimos 회로
KR960039603A (ko) 전위-전류 변환기
KR880001111A (ko) 반도체 집적회로
US4524328A (en) MOS Power amplifier circuit
US4736117A (en) VDS clamp for limiting impact ionization in high density CMOS devices
US6242980B1 (en) Differential amplifier circuit
KR950010335A (ko) 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 케스코드 회로
US4672239A (en) Sample-and-hold circuit arrangement
KR920010237B1 (ko) 증폭회로
KR880001100A (ko) 캐스케이드 회로를 갖는 증폭기
KR870006572A (ko) Bimos메모리 감지 증폭기
KR840008091A (ko) Mos트랜지스터 증폭기
KR880011996A (ko) 차동증폭기
KR970063903A (ko) 연산증폭기
KR930018822A (ko) 저전력 레벨 변환기
KR880002318A (ko) 리카버리 타임을 단축 개선한 차동 증폭기 회로
KR920013891A (ko) 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지
KR940020669A (ko) 바이어스 회로(bias circuit)
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR900011132A (ko) 전류미러(current mirror)
KR960027331A (ko) 버퍼회로 및 바이어스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951004

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee