KR870006572A - Bimos메모리 감지 증폭기 - Google Patents
Bimos메모리 감지 증폭기 Download PDFInfo
- Publication number
- KR870006572A KR870006572A KR860010095A KR860010095A KR870006572A KR 870006572 A KR870006572 A KR 870006572A KR 860010095 A KR860010095 A KR 860010095A KR 860010095 A KR860010095 A KR 860010095A KR 870006572 A KR870006572 A KR 870006572A
- Authority
- KR
- South Korea
- Prior art keywords
- coupled
- bipolar
- transistor
- base
- voltage supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2436—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors
- H03K5/2445—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors with at least one differential stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명의 BIMOS메모리 감지 증폭기의 양호한 실시예에 대한 도시도.
Claims (7)
- 출력단자를 포함하며, 제1및 제2 전류사이를 차동화하기 위하여 제1및 제2전류를 수신하도록 결합된 제1바이폴라 수단과, 출력을 공급하기 위해 상기 출력 단자에 결합된 제2바이폴라 수단과, 잡음 여유도를 개선하기 위하여 상기 제1및 제2 바이폴라 수단 사이에 결합된 제1MOS수단을 포함하는 것을 특징으 로 BIMOS메모리 감지 증폭기.
- 입력 단자와, 출력 단자와, 제1 및 제2전압 공급단자 사이에 결합되고, 각각 및 제2 입력신호 제1를 수신하도록 결합된 베이스를 구비하며, 각각 제1 및 제2출력을 제공하도록 결합된 콜렉터를 구비하는 차동 접속의 바이폴라 트랜지스터 쌍과, 상기 출력다자에 전압을 제공하기 위해 상기 출력 단자에 결합된 제1바이폴라 수단과, 상기 출력단자로부터의 전류를 싱크하기 위하여 상기 출력 단자에 결합된 제2바이폴라 수단과, 상기 제1바이폴라 수단 및 상기 제2바이폴라 수단을 바이어스하기 위하여 상기 차동 접속의 트랜지스터 쌍과, 상기 제1바이폴라 수단 및 제2바이폴라 수단사이에 결합된 제1MOS수단을 포함하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.
- 제2항에 있어서 상기 제1MOS수단은 상기 제1바이폴라 수단을 바이어스하기 위하여 상기 차동접속의 바이폴라 트랜지스터 쌍과 상기 제1바이폴라 수단 사이에 결합된 제2MOS수단과, 상기 제2바이폴라 수단을 바이어스 하기 위하여 상기 제2MOS수단과, 상기 제2바이폴라 수단 사이에 결합된 MOS수단을 포함하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.
- 제1전압 급공단자와, 제2전압 공급단자와, 입력단자와, 출력단자와, 상기 제1전압 공급단자와 상기 출력단자 사이에 결합된 제1바이폴라 트랜지스터와, 상기 출력단자와 상기 제2 전압공급단자 사이에 결합된 제2바이폴라 트랜지스터와, 상기 제1및 제2전압 공급단자 사이에 결합되고, 각각 제1및 제2입력신호를 수신하도록 결합된 베이스를 구비하고 각각 제1및 제2출력을 수신하도록 결합된 콜렉터를 구비하는 차동 접속의 바이폴라 트랜지스터 쌍과, 제1 및 제2전압 공급단자 사이에 결합되고, 상기 제1바이폴라 트랜지스터를 바이어스하기 위한 전압을 제공하도록 상기 차동 접속의 트랜지스터에 결합되며, 상기 차동 접속의 트랜지스터 쌍에 고임피던스를 제공하는 제1수단과, 상기 출력 단자와 상기 제2전압 공급단자 사이에 결합되고, 상기 제2바이폴라 트랜지스터를 바이어스하도록 상기 제1수단 및 상기 제2바이폴라 트랜지스터에 결합된 제2수단을 포합하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.
- 제4항에 있어서, 상기 제1수단은 상기 제1전압 공급단자에 결합된 소스와, 상기 차동 접속의 트랜지스터 쌍중 한 트랜지스터의 콜렉터에 결합된 게이트와, 상기 제1바이폴라 트랜지스터의 상기 베이스에 결합된 드레인을 구비하는 제1P채널 MOS 트랜지스터와, 상기 제1전압 공급단자에 결합된 소스와, 상기 차동접속의 트랜지스터 쌍중 다른 트랜지스터에 결합된 게이트를 구비하는 제2P채널 MOS트랜지스터와, 상기 제1바이폴라 트랜지스터의 베이스에 결합된 드레인과, 상기 제2전압 공급단자에 결합된 소스를 구비하는 제1N채널 MOS트랜지스터와, 드레인과, 상기 제1N채널 트랜지스터의 게이트와, 상기 제2P채널 MOS트랜지스터의 드레인에 결합된 게이트와, 상기 제2전압 공급단자에 결합된 소스를 구비하는 제2N채널 MOS트랜지스터를 포함하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.
- 제5항에 있어서, 상기 제2수단은 상기 출력단자에 결합된 소스와, 상기 제2바이폴라 트랜지스터의 베이스에 결합된 드레인과, 상기 제1바이폴라 트랜지스터의 상기 베이스에 결합된 게이트를 구비하는 제2P채널 MOS트랜스터와, 상기 제2바이폴라 트랜지스터의 베이스에 결합된 드레인과, 상기 제2전압 공급단자에 결합된 소스와, 상기 제1바이폴라 트랜지스터의 상기 베이스에 결합된 게이트를 구비하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.
- 제5항에 있어서, 상기 제2수단은 상기 출력 단자에 결합된 소스와, 상기 제2바이폴라 트랜지스터의 베이스에 결합된 드레인과, 상기 제1바이폴라 트랜지스터의 상기 베이스에 결합된 게이트를 구비하는 제3P채널 MOS트랜지스터와, 상기 제2바이폴라 트랜지스터의 상기 베이스와 상기 제2전압 공급단자 사이에 결합된 저항을 포함하는 것을 특징으로 하는 BIMOS메모리 감지 증폭기.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/803,279 US4636665A (en) | 1985-12-02 | 1985-12-02 | BIMOS memory sense amplifier |
US803,279 | 1991-12-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR870006572A true KR870006572A (ko) | 1987-07-13 |
Family
ID=25186104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR860010095A KR870006572A (ko) | 1985-12-02 | 1986-11-28 | Bimos메모리 감지 증폭기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4636665A (ko) |
JP (1) | JPS62132419A (ko) |
KR (1) | KR870006572A (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1186108B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Circuito ripetitore di tensione a basso offset |
JPS62154917A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | デジタル回路 |
US4980578A (en) * | 1988-12-20 | 1990-12-25 | Texas Instruments Incorporated | Fast sense amplifier |
JPH0334192A (ja) * | 1989-06-29 | 1991-02-14 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4994694A (en) * | 1989-08-23 | 1991-02-19 | Tektronix, Inc. | Complementary composite PNP transistor |
JPH03166821A (ja) * | 1989-11-27 | 1991-07-18 | Hitachi Ltd | 半導体集積回路装置 |
US5012128A (en) * | 1990-01-24 | 1991-04-30 | International Business Machines Corporation | High speed push-pull driver having current mirror pull-down |
US5017812A (en) * | 1990-03-20 | 1991-05-21 | Integrated Device Technology, Inc. | Combined ECL-to-TTL translator and decoder |
US5191321A (en) * | 1990-05-09 | 1993-03-02 | Motorola, Inc. | Single cell bimos electroluminescent display driver |
US5049765A (en) * | 1990-06-19 | 1991-09-17 | Intel Corporation | BiCMOS noninverting buffer and logic gates |
US5283479A (en) * | 1991-04-30 | 1994-02-01 | Microunity Systems Engineering, Inc. | BiCMOS logic gate having plural linearly operated load FETs |
KR940001816B1 (ko) * | 1991-07-26 | 1994-03-09 | 삼성전자 주식회사 | 슬루우레이트 스피드엎 회로 |
US5270591A (en) * | 1992-02-28 | 1993-12-14 | Xerox Corporation | Content addressable memory architecture and circuits |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3444472A (en) * | 1967-06-12 | 1969-05-13 | Sylvania Electric Prod | Sense amplifier circuit |
US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
JPS5824874B2 (ja) * | 1979-02-07 | 1983-05-24 | 富士通株式会社 | センス回路 |
US4271394A (en) * | 1979-07-05 | 1981-06-02 | Rca Corporation | Amplifier circuit |
US4553053A (en) * | 1983-10-03 | 1985-11-12 | Honeywell Information Systems Inc. | Sense amplifier |
-
1985
- 1985-12-02 US US06/803,279 patent/US4636665A/en not_active Expired - Lifetime
-
1986
- 1986-11-25 JP JP61278943A patent/JPS62132419A/ja active Pending
- 1986-11-28 KR KR860010095A patent/KR870006572A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPS62132419A (ja) | 1987-06-15 |
US4636665A (en) | 1987-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860008652A (ko) | 평형 차동 증폭기 | |
KR900010531A (ko) | 정전류원 회로 | |
KR930003522A (ko) | 슬루우레이트 스피드엎 회로 | |
KR950004709A (ko) | 모스(mos) 차동 전압-전류 변환 회로 | |
KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
KR860003607A (ko) | 센스 증폭회로 | |
KR870006728A (ko) | Bimos 회로 | |
JPS5775022A (en) | Comparator | |
KR960027256A (ko) | 증폭기 | |
KR870006572A (ko) | Bimos메모리 감지 증폭기 | |
KR850003085A (ko) | 정전류원 회로 및 이 회로를 사용한 차동증폭기 | |
KR880001111A (ko) | 반도체 집적회로 | |
KR890005977A (ko) | 증폭기 장치 | |
KR890004501A (ko) | 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기 | |
KR920017116A (ko) | 전류 감지 증폭회로 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
KR880011996A (ko) | 차동증폭기 | |
KR940020189A (ko) | 캐스코드 전류 미러가 포함된 집적 회로 | |
KR840008091A (ko) | Mos트랜지스터 증폭기 | |
KR870007510A (ko) | 반도체 메모리 소자의 데이타 판독회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR960027254A (ko) | 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기 | |
KR960027255A (ko) | 시퀀스 제어회로를 구비한 연산증폭기 | |
KR920013891A (ko) | 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지 | |
KR870011703A (ko) | 집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |