JPS5824874B2 - センス回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、任意の２つの入力信号の同相成分を抑圧し、
差動成分のみを高速検知するセンス回路に関する。

任意の２つの入力信号Ｖ，１，Ｖ１２はその同相成分を
ｖｃ、差動成分をＶｄで表わすと、 ここで で表わされる。

メモリ出力などは第３図のｖ１，，ｖ１２で示すように
犬きな同相成分ＶＲ，（＝Ｖｃ）を持ち、これに僅かな
差動成分Ｖｄが乗っている。

このような出力では直ちにＴＴＬレベルの論理インバー
タを動作させることは不可能であり、同相成分つまり直
流成分を減少しかつ差動成分を増幅する必要がある。

か〜る目的に対しては第１図に示す如き差動増幅回路が
よく使われる。

この回路では入力信号ｖ１１，ｖ１２は差動増幅回路を
構成するＦＥＴ（電界効果トランジスタ）１３，１４の
ゲートに入力し、これらのトランジスタの共通ンース電
位ＶＲ，に対してセンスされる。

電位ＶＲ，は、ＦＥＴ１５に信号電圧ＶＲ，１を入力す
ることにより作られる。

即ちトランジスタ１５のゲートにある電圧を与えてこれ
をオンにするとトランジスタ１１，１３，１５の経路に
電流が流れ、これらのトランジスタの各接続点には各ト
ランジスタの１ｍの比で決まる電圧が現われるから、基
準電圧 となるトランジスタ１３と１５の接続点電位が所望値に
なるように電圧ＶＲ，１を定める。

１１゜１２は負荷となるＦ’ＥＴ 、ＶＤＤ は例え
ば５ｖの電源、ＶＳＳ は零（アース）電位を持つ電源
である。

今入力電圧ｖ１□がＬレベルからＨレベルになり、基準
電圧ＶＲ，に対してトランジスタ１３の閾値電圧以上に
高電位になると該トランジスタ１３はオンとなり、出力
電圧Ｖ２１が下る。

一方、入力信号ｖ１２はｖｌｌとは逆の動作をするため
ＨレベルからＬレベルに変り、トランジスタ１４はオフ
となって出力電圧ｖ２２が上る。

しかしこの出力電圧ｖ２１．Ｖ２□は第３図から分るよ
うにまだ相当に高い直流成分を持っており、このま＼で
は通常の論理インバータ回路を駆動できない。

そこで第１図の回路ではＦＥＴ １６〜２０からなり、
ＶＲ，よりは低い基準電圧ｖＲ２を持つ同様な差動回路
を用いて直流成分のシフト、差動成分の増幅を行なう。

このようにすれば出力はＶ３１．ｖ３２となり、インバ
ータを充分駆動できるものになる。

しかしながらか〜る回路には、以下のような問題点があ
る。

即ち入力信号Ｖ１、ｊＶ１２とセンス回路の基準制御電
圧ＶＲｔ Ｈ、ＶＲ２１（これらの電源は同じではない
）との電源変動特性が異なるため入力電圧Ｖ１１．Ｖ２
１に対して基準電圧ｖＲ１，ｖＲ２を最適値に保持する
のが難しく、電源変動によってセンシング速度が大きく
変動する上に、場合によってはセンシング動作そのもの
が不安定になる。

例えば基準電圧ＶＲ，が点線のように下ると入力電圧Ｖ
ｔｔがＨレベルからＬレベルに変ったときトランジスタ
１３をオンからオフに駆動する電圧差はΔＶで示す如（
僅小となり、このため出力変化は緩漫となる。

基準電圧ＶＲ１が点線位置より更に下るとトランジスタ
１３，１４はどちらもオンとなり、明確なＨ，Ｌ出力は
生じなくなってしまう。

か＼る理由で基準電圧ＶＲ１は入力電圧ｖ１１Ｖ１２の
中央にあるのが望ましいが、電源が異なる等の理由で、
電源電圧が変動しても常にか〜る状態を維持することは
困難である。

またこの第１図の回路では差動増幅器を２段接続させた
構成をとっているので第３図に示すように初段でｔｄｌ
、次段でｔｄ２、合計ｔｄ３なる遅延を生じ、動作速度
が損なわれる。

本発明はか瓦る点を改善しようとするもので、基準電圧
は従来方式のように固定にはせず、回路がセンス動作を
開始すると基準電圧を入力信号に対し逆極性の方向に移
動させ、ついでセンシングが決まりかげた段階でもう一
方のデュアルエンデッド出力端から帰還をかげ、この基
準電圧をブレークしてセンス回路を通常のインバータの
様に動作させ、直流成分を含んだ任意の２つの入力信号
の差分を検出して論理信号に高速変換するものである。

次に第２図に示す実施例を参照しながらこれを詳細に説
明する。

第２図で２１〜２６はＦＥＴであり、第１図の１１〜１
５と同様に差動増幅器を構成するが、共通ソース電流源
となるトランジスタが２５，２６０２つで構成されてい
る。

２７〜３２もＦＥＴであり、同様に差動増幅器を構成す
るが、第１図のように差動増幅器１１〜１５０次段に接
続されるのではなく差動増幅器２１〜２６と同じ入力電
圧ｖ１１．Ｖ１２を同時に受ける。

このセンス回路の出力は第１、第２の差動増幅器の第１
、第２出力Ｖ４、とＶ５２であり、これらの差動増幅器
の他の第２、第１の出力はＦＥＴ２５，３１のゲート制
御信号として用いられる。

またセンス回路の出力ｖ４１．ｖ５２も図示しない次段
インバータ駆動用に用いられると共に相手側の差動増幅
器のＦ’ＥＴ３２．２６のゲート制御用に用いられる。

次に第４図を参照しながらこの回路の動作を説明するに
、今時点Ｔ１ におけるように入力電圧ｖ１１がＬレベ
ル、Ｖ１２がＨレベルにあるとすると、トランジスタ２
２．３０はオフ、２４．２８はオン、電圧Ｖ４１．ｖ５
１はＨレベル、Ｖ４□、■５２はＬレベルである。

またトランジスタ２５．２６はＬレベルの電圧Ｖ４２．
ｖ５□を受けて導通度が低く、従って基準電圧ＶＲ３は
Ｈレベルにある。

一方、他方の増幅器の基準電圧ｖＲ４は、トランジスタ
３１．３２がＨレベルの電圧Ｖ４］ 、Ｖ５１を受けて
高い導通度の状態にあるので、図示の如くＬレベルにあ
る。

このよウナ状態で電源電圧変動により、入力電圧ｖ１１
．Ｖ１２が変化したとすると、この変化は電圧Ｖ１１．
Ｖ１２とも同じ方向に生じ、電圧Ｖ１１が高くなれば電
圧Ｖ１２も高くなる。

従って出力電圧Ｖ４］ 、Ｖ４２ 、Ｖ５１ 、Ｖ５２
ハ共に低くナリ、トランジスタ２５，２６，３Ｌ３２
の導通度は下り、基準電圧ｖＲ３，ｖＲ４は上昇する。

従って基準電圧ＶＲ３，ＶＲ４は電源電圧が変動しても
入力電圧Ｖ、、、Ｖ、２の中央位置を占めることができ
る。

電源電圧の変動により入力電圧が低くなった場合も同様
である。

勿論、基準電圧が入力電圧の増減で増減するといっても
それだけでは基準電圧ｖＲ３，ＶＲ４が入力電圧ｖ、１
．Ｖ１２の中央位置を占めるということにはならず、そ
の増減に過不足があってはならないが、これはトランジ
スタ２５，２６，３１３２の９ｍの選定及びまたはこれ
らのトランジスタに加える電圧ｖ４１．ｖ４２．ｖ５１
．Ｖ５２ノ電圧値の調節等により調整する。

なおこのセンス回路では基準電圧ｖＲ３，ｖＲ４は交互
に基準電圧として機能する。

即ち時点Ｔ１では電圧ＶＲ３が入力電圧Ｖ、、ｊＶ、□
のＨ，Ｌ判定の基準電圧となり、時点Ｔ２ では電圧Ｖ
Ｒ４が入力電圧のＨ，Ｌ判定の基準電圧となる。

次に時点Ｔ１ から時点Ｔ２に移って入力電圧ｖ１．が
ＬからＨへ、入力電圧Ｖ、２がＨからＬへ変る状態を考
えると、トランジスタ２４の導通度は下って電圧Ｖ４□
が上昇し、トランジスタ２５の導通度が上って基準電圧
ＶＲ３が下る。

この結果トランジスタ２２ではゲート、ノース間電圧差
が犬となって電流が流れやすくなり、出力電圧Ｖ４１は
急速に下降を始める。

一方、第２の差動増幅器では入力電圧ｖ１□がＬになる
からトランジスタ２８は導通度が下り、従って出力電圧
Ｖ５□は上昇し、この電圧はトランジスタ２６に加わっ
てその導通度を高め、この結果基準電圧ｖＲ３はブレー
クされ、更に急速に下降する。

これはトランジスタ２２の導通度を高め、出力電圧Ｖ４
１の下降を一層速める。

同様なことは、他方の出力電圧Ｖ、２についても生じる
。

即ちトランジスタ３０は入力電圧Ｖ１．がＨレベルにな
るので導通度が上り、従って電圧ｖ、１が下り、トラン
ジスタ３１の導通度が下り、基準電圧ｖＲ４が上昇する
。

これはＬレベルへ落ちる電圧Ｖ１゜を受けるトランジス
タ２８の導通度を益々下げ、出力電圧Ｖ５□の上昇を速
める。

また電圧ｖ４．が降下するからトランジスタ３２の導通
度は下り、電圧ＶＲ４およびｖ５２の上昇を速める。

時点Ｔ２からＴ３へ移って入力電圧Ｖ１１がＨからＬに
、入力電圧ｖ１□がＬからＨになる場合も同様であり、
唯この場合は電圧ＶＲ４が基準電圧となり、第２の差動
増幅器が出力切換えの最初の動作を起こす。

この回路では出力電圧Ｖ４１ 、 Ｖ５２が第４図に示
す如くグランドレベル側に大きくシフトされており、か
つ振ｉつまりｖ４１−Ｖ５□も大きい。

従ってこの出力ｖ４４．ｖ５２で直ちにインバータを駆
動することができる。

出力電圧Ｖ４１９ Ｖ５２が上記の如くなる理由は基準
電圧ＶＲ３，ｖＲ４がＨ，Ｌに大きく変ることに起因す
る。

またこの回路では、従来のように基準レベルが固定では
なく、上記の如く回路がセイス動作を開始すると基準レ
ベルが下がり始め、次いでセンシングが決まりかげた段
階で第２の差動増幅器から帰還が力ちり、基準レベルを
ブレークして更に急速に下降させ、また第２の差動増幅
器では同様に１２かし逆方向に基準レベルを上昇させる
ので、出力変化が急速となる。

以上詳細に説明したように本発明によれば、共通モード
除去比が大きいので任意の入力信号の電源変動に対して
安定でしかも同様成分に無関係に差動成分が同一量なら
同＝速度でセンシングできるうえ、インバータ論理レベ
ルに変換できるので、直流レベルシフタを内蔵した形と
なる。

またセンス回路の基準レベルがトランジスタ１１．１３
゜１５の９ｍ比で決めることができ、従来回路のように
入力信号の直流レベルが変動する基準レベルとの相関々
係がくずれてセンス速度が遅くなったり、センス不能に
なったりすることがない利点が１得られる。

【図面の簡単な説明】

第１図は従来のセンス回路の回路図、第２図は本発明の
実施例を示す回路図、第３図および第４図は動作説明用
の波形図である。 Ｖｌｌ、Ｖ１２は第１、第２の入力電圧、２１〜２６．
２７，３２は第１、第２の差動増幅器のトランジスタ、
２５，２６および３１，３２は基準電圧を決定する第１
、第２のトランジスタ、ｖ４１゜Ｖ４□およびＶ５１．
ｖ５２は第１および第２の差動増幅器の第１、第２の出
力である。

Claims (1)

1. 【特許請求の範囲】 １互いに逆方向に変化する第１、第２の入力信号を入力
   される差動増幅器、該差動増幅器の共通ソース回路に接
   続されて基準電圧を決定する基準トランジスタからなり
   、該基準トランジスタは前記第１、又は第２の入力信号
   と同極性の方向に変化する信号により導通制御されるこ
   とを特徴とするセンス回路。 ２互いに逆方向に変る第１、第２の入力電圧を共通に入
   力される第１、第２の差動増幅器からなり、該差動増幅
   器の共通ソース回路に接続されて基準電圧を決定する基
   準トランジスタからなり、第１の差動増幅器の該基準ト
   ランジスタが第１及び又は第２の差動増幅器の第２の出
   力を制御電圧として受け、又第２の差動増幅器の該基準
   トランジスタが第１及び又は第２の差動増幅器の第１の
   出力を制御電圧として受げ、該第１の差動増幅郡の第１
   の出力及び該第２の差動増幅器の第２の出力が本センス
   回路の出力とされたことを特徴とする特許請求の範囲第
   １項記載のセンス回路。