KR910017762A - 출력회로 - Google Patents

출력회로 Download PDF

Info

Publication number
KR910017762A
KR910017762A KR1019910004965A KR910004965A KR910017762A KR 910017762 A KR910017762 A KR 910017762A KR 1019910004965 A KR1019910004965 A KR 1019910004965A KR 910004965 A KR910004965 A KR 910004965A KR 910017762 A KR910017762 A KR 910017762A
Authority
KR
South Korea
Prior art keywords
voltage
output
mos transistor
circuit
differential amplifier
Prior art date
Application number
KR1019910004965A
Other languages
English (en)
Other versions
KR940006965B1 (ko
Inventor
다카시 오사와
Original Assignee
아오이 죠이치
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시끼가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910017762A publication Critical patent/KR910017762A/ko
Application granted granted Critical
Publication of KR940006965B1 publication Critical patent/KR940006965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Abstract

내용 없음

Description

출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 출력회로의 제 1실시예에 의한 구성을 나타낸 회로도, 제 2도는 상기 실시예회로의 상세한 구성을 나타낸 회로도.

Claims (12)

  1. 고전위측의 전원전압과 출력단자간에 삽입된 제 1 MOS트랜지스터⑸와, 저전위측의 전원전압과 상기 출력단자간에 삽입된 제 2 MOS트랜지스터⑹, 고전위측의 제 1기준전압과 상기 출력단자의 전압의 대소를 비교하는 제 1차동증폭회로⑴, 저전위측의 제 2기준전압과 상기 출력단자의 전압의 대소를 비교하는 제 2차동증폭회로⑵, 상기 제 1차동증폭기의출력 및 입력전압이 공급되고 그 출력으로 상기 제 1MOS트랜지스터⑸의 도통제어를 행하는 제 1논리게이트⑶ 및 , 상기 제 2차동증폭회로⑵의 출력 및 입력전압이 공급되고 그 출력으로 상기 제 2 MOS트랜지스터⑹의 도통제어를 행하는 제 2 논리게이트⑷를 구비한 것을 특징으로 하는 출력회로.
  2. 제 1항에 있어서, 상기 제 1차동증폭회로⑴의 비반전입력단자에는 상기 제 1기준전압이, 반전입력단자에는 상기 출력단자의 전압이 각각 공급되고, 상기 제 2차동증폭회로⑵의 반전입력단자에는 상기 제 2기준전압이, 비반전입력단자에는 상기 출력단자의 전압이 각각 공급되며, 상기 제 1 논리게이트⑶가 2입력 NAND게이트이고, 상기 제 2 논리게이트⑷가 2입력 NOR게이트이며, 상기 제 1 MOS트랜지스터⑸가 P채널 MOS트랜지스터이고, 상기 제 2MOS트랜지스터⑹가 N채널 MOS트랜지스터인 것을 특징으로 하는 출력회로.
  3. 제 1항에 있어서, 상기 제 1 및 제 2차동증폭회로(1,2) 각각이 CMOS커런트리머회로로 구성되어 있는 것을 특징으로 하는 출력회로.
  4. 제 1항 또는 제 2항 또는 제 3항중의 어느 한 항에 있어서, 상기 제 1 및 제 2 차동증폭회로(1,2)의 각각에는 관통 전류방지용 스위치가 설치되어 있어 상기 입력전압에 따라 어느 한쪽의 관통전류방지용 스위치가 온상태가 되도록 제어되는 것을 특징으로 하는 출력회로.
  5. 고전위측의 전원전압과 출력단자간에 삽입된 MOS트랜지스터와⑸, 기준전압과 상기 출력단자의 전압의 대소를 비교하는 차동증폭회로⑴ 및, 상기 차동증폭회로⑴의 출력 및 입력전압이 공급되고 그 출력으로 상기 MOS트랜지스터⑸의 도통제어를 행하는 논리게이트⑶를 구비한 것을 특징으로 하는 출력회로.
  6. 제 5항에 있어서, 상기 차동증폭회로⑴의 비반전입력단자에는 상기 기준전압이, 반전입력단자에는 상기 출력단자의 전압이 각각 공급되고, 상기 논리게이트⑶가 2입력 NAND게이트이며, 상기 MOS트랜지스터⑸가 P채널 MOS트랜지스터인 것을 특징으로 하는 출력회로.
  7. 제 5항에 있어서, 상기 차동증폭회로⑴가 CMOS커런트미러회로로 구성되어 있는 것을 특징으로 하는 출력회로.
  8. 제 5항 또는 제 6항 또는 제 7항중 어느 한 항에 있어서, 상기 차동증폭회로⑴에는 관통전류방지용 스위치가 설치되어 있어 상기 입력전압에 따라 관통전류방지용 스위치가 온상태가 되도록 제어되는 것을 특징으로 하는 출력회로.
  9. 고전위측의 전원전압과 출력단자간에 삽입된 제 1MOS트랜지스터와⑸와, 고전위측의 기준전압과 상기 출력단자의 전압의 대소를 비교하는 차동증폭회로⑴, 상기 차동증폭회로⑴의 출력 및 입력전압이 공급되고 그 출력으로 상기 제 1 MOS트랜지스터⑸의 도통제어를 행하는 논리게이트⑶ 및, 저전위측의 전원전압과 상기 출력단자간에 삽입되어 상기 입력전압이 직접 또는 반전회로를 매개해서 게이트에 공급되는 제 2 MOS트랜지스터⑹를 구비한 것을 특징으로 하는 출력회로.
  10. 제 9항에 있어서, 상기 차동증폭회로⑴의 비반전입력단자에는 상기 기준전압이, 반전입력단자에는 상기 출력단자의 전압이 각각 공급되고, 상기 논리게이트⑶가 2 입력NAND게이트이며, 상기 제 1 MOS트랜지스터⑸가 P채널 MOS트랜지스터이고, 상기 제 2 MOS트랜지스터⑹가 N채널 MOS트랜지스터인 것을 특징으로 하는 출력회로.
  11. 제 9항에 있어서, 상기 차동증폭회로⑴가 COMS커런트미러회로로 구성되어 있는 것을 특징으로 하는 출력회로.
  12. 제 9항 또는 제 10항 또는 제 11항중 어느 한 항에 있어서, 상기 차동증폭회로⑴에는 관통전류방지용 스위치가 설치되어 있어 상기 출력단자의 전압이 저레벨일 때에 이 관통전류방지용 스위치가 오프상태가 되도록 제어되는 것을 특징으로 하는 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004965A 1990-03-30 1991-03-29 출력회로 KR940006965B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2081342A JP2549743B2 (ja) 1990-03-30 1990-03-30 出力回路
JP02-081342 1990-03-30
JP2-81342 1990-03-30

Publications (2)

Publication Number Publication Date
KR910017762A true KR910017762A (ko) 1991-11-05
KR940006965B1 KR940006965B1 (ko) 1994-07-30

Family

ID=13743696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004965A KR940006965B1 (ko) 1990-03-30 1991-03-29 출력회로

Country Status (5)

Country Link
US (1) US5166558A (ko)
EP (1) EP0449251B1 (ko)
JP (1) JP2549743B2 (ko)
KR (1) KR940006965B1 (ko)
DE (1) DE69117553T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883248B1 (en) * 1992-06-15 2006-08-09 Fujitsu Limited Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US5280204A (en) * 1992-07-02 1994-01-18 International Business Machines Corporation ECI compatible CMOS off-chip driver using feedback to set output levels
US5332935A (en) * 1993-04-12 1994-07-26 Sierra Semiconductor ECL and TTL to CMOS logic converter
JPH0778490A (ja) * 1993-09-08 1995-03-20 Nec Corp 半導体装置
JP3490165B2 (ja) * 1994-12-15 2004-01-26 株式会社アドバンテスト ドライバ回路
US5831908A (en) * 1994-07-29 1998-11-03 Nkk Corporation Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
US5698994A (en) * 1994-07-29 1997-12-16 Nkk Corporation Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit
US5666069A (en) * 1995-12-22 1997-09-09 Cypress Semiconductor Corp. Data output stage incorporating an inverting operational amplifier
JP3487723B2 (ja) * 1996-09-19 2004-01-19 沖電気工業株式会社 インタフェース回路及び信号伝送方法
US5883528A (en) * 1997-03-20 1999-03-16 Cirrus Logic, Inc. Five volt tolerant TTL/CMOS and CMOS/CMOS voltage conversion circuit
JP3460519B2 (ja) * 1997-07-18 2003-10-27 株式会社デンソー バッファ回路
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
JP3042478B2 (ja) * 1997-11-26 2000-05-15 日本電気株式会社 出力バッファ回路
IT1296611B1 (it) * 1997-12-04 1999-07-14 Sgs Thomson Microelectronics Circuito di buffer di ingresso/uscita, in particolare realizzato, in tecnologia cmos, con controllo di variazione di tensione
JP4226710B2 (ja) * 1999-01-25 2009-02-18 富士通マイクロエレクトロニクス株式会社 入力バッファ回路、及び半導体装置の動作試験方法
JP3252903B2 (ja) 1999-05-28 2002-02-04 日本電気株式会社 インタフェース回路
US6914451B2 (en) * 2001-10-17 2005-07-05 Optillion Operations Ab Adaptive level binary logic
US6580290B1 (en) * 2002-01-22 2003-06-17 Agilent Technologies, Inc. Open collector/drain and SSTL compliant output driver circuit and method for operating the circuit
US7301370B1 (en) * 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
US7202699B1 (en) * 2003-09-15 2007-04-10 Cypress Semiconductor Corporation Voltage tolerant input buffer
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
US7688110B2 (en) * 2008-01-07 2010-03-30 Honeywell International, Inc. System for providing a complementary metal-oxide semiconductor (CMOS) emitter coupled logic (ECL) equivalent input/output (I/O) circuit
US7965118B2 (en) * 2008-07-11 2011-06-21 Honeywell International Inc. Method and apparatus for achieving 50% duty cycle on the output VCO of a phased locked loop
JP2011188013A (ja) 2010-03-04 2011-09-22 Toshiba Corp 出力バッファ
US9059580B2 (en) 2011-11-10 2015-06-16 Thomas & Betts International, Llc Curing system for sealing an electrical fitting
US9379709B2 (en) * 2014-06-30 2016-06-28 Finisar Corporation Signal conversion
US9755644B2 (en) * 2015-09-30 2017-09-05 Lapis Semiconductor Co., Ltd. Interface circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2840329C2 (de) * 1978-09-15 1981-10-15 Siemens AG, 1000 Berlin und 8000 München Adreßpuffer in MOS-Technik
JPS60165117A (ja) * 1984-02-08 1985-08-28 Nec Corp Ｃｍｏｓ出力回路
NL8403693A (nl) * 1984-12-05 1986-07-01 Philips Nv Adaptief electronisch buffersysteem.
US4873673A (en) * 1986-12-03 1989-10-10 Hitachi, Ltd. Driver circuit having a current mirror circuit
JPS63119323A (ja) * 1986-11-07 1988-05-24 Toshiba Corp 絶縁ゲ−ト型出力バツフア回路
JPS6457819A (en) * 1987-08-27 1989-03-06 Seiko Epson Corp Low noise output drive circuit
JPH0758900B2 (ja) * 1988-01-13 1995-06-21 日本電気株式会社 半導体装置
JP2753315B2 (ja) * 1988-03-23 1998-05-20 株式会社日立製作所 半導体集積回路
US4992677A (en) * 1988-03-23 1991-02-12 Hitachi, Ltd. High speed MOSFET output buffer with low noise
JPH0282713A (ja) * 1988-09-19 1990-03-23 Fujitsu Ltd スイッチング補助回路
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
US4947061A (en) * 1989-02-13 1990-08-07 At&T Bell Laboratories CMOS to ECL output buffer circuit
NL8901170A (nl) * 1989-05-10 1990-12-03 Philips Nv Geintegreerde schakeling met een signaalniveauconverter.
US5047663A (en) * 1989-07-28 1991-09-10 Dallas Semiconductor Corporation Low-power comparator which tolerates high-slew-rate incoming signals and deriving power from the incoming signals
US5038058A (en) * 1990-11-06 1991-08-06 Motorola, Inc. BiCMOS TTL output driver

Also Published As

Publication number Publication date
US5166558A (en) 1992-11-24
KR940006965B1 (ko) 1994-07-30
DE69117553T2 (de) 1996-08-14
JP2549743B2 (ja) 1996-10-30
EP0449251A2 (en) 1991-10-02
DE69117553D1 (de) 1996-04-11
EP0449251B1 (en) 1996-03-06
EP0449251A3 (en) 1992-01-22
JPH03283713A (ja) 1991-12-13

Similar Documents

Publication Publication Date Title
KR910017762A (ko) 출력회로
KR970071829A (ko) 반도체집적회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR930020852A (ko) 반도체 집적 회로 장치
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR920007343A (ko) 버퍼회로
KR870006728A (ko) Bimos 회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR880001108A (ko) Cmos 입력회로
KR910015114A (ko) 반도체 디지탈 회로
KR950007285A (ko) 플립플롭형 증폭 회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR910002127A (ko) 전원절환회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR840005946A (ko) 차동증폭 회로
KR940024629A (ko) 통신회로시스템
KR850007170A (ko) 파워-온 검출회로
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
JP2001168693A (ja) 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ
KR940012851A (ko) 차동 전류원 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR960026761A (ko) 반도체집적회로의 인터페이스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee