NL8901170A

NL8901170A - Geintegreerde schakeling met een signaalniveauconverter.

Info

Publication number: NL8901170A
Application number: NL8901170A
Authority: NL
Original assignee: Philips Nv
Priority date: 1989-05-10
Filing date: 1989-05-10
Publication date: 1990-12-03
Also published as: JPH033416A; DE69023806D1; HK172096A; US5047657A; JP2916480B2; KR0165538B1; EP0397268A1; KR900019373A; EP0397268B1; DE69023806T2

Description

De uitvinding betreft een geïntegreerde schakeling, omvattende een omzetter voor het transformeren van een ingangssignaal, met een ingangssignaalspanning met een eerste en een tweede uiterste waarde op een ingangsklem, in een uitgangssignaal, met een uitgangssignaalspanning met een derde en een vierde uiterste waarde op een uitgangsklem, onder besturing van een regelspanning.

STAND VAN DE TECHNIEK

Een dergelijk geïntegreerd circuit is onder meer bekend uit "A 2-pm CMOS Digital Adaptive Equalizer Chip for QAM Digital Radio Modems'1, S.R. Meier et al., IEEE ISSC 23(5), oktober 1988, pagina's 1212-1217, figuur 8. De bekende omzetter is een ingangsbuffer uitgevoerd in CMOS voor het converteren van ECL-niveau signalen naar CMOS-niveau signalen. Daartoe is de omzetter opgebouwd uit een verschilpaar met. NMOS-.ingangstransistoren, op stuurelectrodes waarvan het ingangssignaal en de regelspanning zijn aangesloten. Tussen een gemeenschappelijk knooppunt van het transistorpaar enerzijds en een eerste voedingspunt (Vgj.) is een referentiestroombron geplaatst. Beide ingangstransistoren worden belast met de ingangscapaciteiten van respectievelijk PMOS-stroomspiegels. De uitgang van de éne PMOS-stroomspiegel is via een NMOS-stroomspiegel verbonden met de uitgang van de andere PMOS-stroomspiegel. Op het knooppunt tussen de twee laatstgenoemde stroomspiegels is een ingang van een CMOS-inverterschakeling aangesloten voor het leveren van het uitgangssignaal. Een nadeel van de bekende omzetter is de relatief grote vertraging (8 a 11 ns) welke optreedt bij schakelen. Dit wordt onder meer veroorzaakt door de relatief grote capacitieve belasting van de uitgangen van het verschilpaar. Beide uitgangen worden onder meer belast met de gate-capaciteiten van de PMOS-transistoren die de betreffende stroomspiegels vormen. Verkleinen van de genoemde gate-capaciteiten, waarvan de grootte evenredig is met de breedte van het betreffende geleidingskanaal, komt niet in aanmerking.

De spanningsval over de betreffende transistoren zou dan toenemen, waardoor de spanning over de ingangstransistoren zou afneraen. De steilheid van de ingangstransistoren zou dan worden verlaagd en daarmee ook de snelheid van schakelen. Een andere oorzaak van de trage werking is de instelling van de transistors in het verschilpaar. Omdat over de met deze transistor verbonden last-diode al minstens een drempelspanning staat, zal de betreffende transistor nabij of in zijn triodegebied opereren. Bijgevolg is zijn steilheid klein, en zijn de stroomveranderingen bij schakelen gering.

Een ander nadeel van de bekende schakeling is dat de nauwkeurigheid daarvan mede bepaald is door de samenwerking van onderling ongecorreleerde eigenschappen van de PMOS- en NMOS-transistoren, waarvoor niet wordt gecompenseerd.

DOEL VAN DE UITVINDING

De uitvinding beoogt daarom onder meer te voorzien in een geïntegreerde schakeling van de in de aanhef vermelde soort, die sneller is bij nagenoeg eenzelfde stroomverbruik, en daarbij nauwkeuriger is. Hierbij zij opgemerkt, dat de toepassing van een schakeling volgens de uitvinding zich niet hoeft te beperken tot het omzetten van ECL naar CMOS niveau of tot logische signalen.

BESCHRIJVING VAN DE UITVINDING

Een geïntegreerde schakeling van de in de aanhef vermelde soort wordt daartoe gekenmerkt, doordat de omzetter omvat: - een buffer met een stroompad, waarin een geleidingskanaal van een drijver-transistor verbonden met een eerste voedingspunt, en een regelbare last, verbonden met een tweede voedingspunt, zijn opgenomen, waarbij de ingangsklem met een stuurelectrode van de drijver-transistor en de uitgangsklem tussen de last en de drijver-transistor met het stroompad is gekoppeld; - een regelschakeling voor het regelen van de last onder besturing van de regelspanning en een referentiespanning zodanig, dat de uitgangssignaalspanning nagenoeg gelijk is aan de referentiespanning als de ingangssignaalspanning nagenoeg gelijk is aan de regelspanning.

De regelschakeling stelt op basis van de onderling onafhankelijke regelspanning en de referentiespanning de last in, opdat het omslagpunt van de buffer gefixeerd is. De schakelende delen omvatten enkel de buffer met een last en een drijver-transistor. De regelschakeling is bij voorkeur zodanig uitgevoerd, dat voor temperatuursinvloeden, voedingsspanning-fluctuaties en spreidingen in de procesparameters kan worden gecompenseerd. Door eventueel regelen van de regelspanning en de referentiespanning kan een optimale instelling worden verkregen.

Een uitvoeringsvorm van een geïntegreerde schakeling volgens de uitvinding wordt gekenmerkt, doordat de regelschakeling omvat: - een tweede buffer met een stroompad, waarin een geleidingskanaal van een tweede drijver-transistor verbonden met het eerste voedingspunt, en een regelbare tweede last verbonden met het tweede voedingspunt, zijn opgenomen; - een verschilversterker voor het in afhankelijkheid van een verschil tussen de refentiespanning en een uitgangsspanning van de tweede buffer regelen van de eerste en tweede lasten.

De regelschakeling omvat nu een terugkoppellus met daarin een tweede buffer en een verschilversterker. De verhouding tussen de regelspanning en de uitgangsspanning van de tweede buffer is indicatief voor de verhouding tussen de ingangsspanning en de uitgangsspanning van de eerste buffer. Bij voorkeur zijn de eerste en tweede drijver-transistoren en de eerste en tweede lasten copieën van elkaar, eventueel op een geometrische schaalfactor na. Deze symmetrie bevordert de nauwkeurigheid van de regellus. De grootste nauwkeurigheid wordt bereikt als de buffers identiek zijn, Voor temperatuursinvloeden voedingsspannignsfluctuaties en spreidingen in procesparameters is dan gecompenseerd door middel van de terugkoppellus.

Een andere uitvoeringsvorm van een geïntegreerde schakeling volgens de uitvinding wordt gekenmerkt, doordat in de buffer de last en de drijver-transistor onderling tegengesteld stuurbaar zijn, waarbij tussen de regelklem van de last en de ingangsklem een capaciteit is geplaatst.

Door de capacitieve koppeling tussen de ingangsklem en de regelklem wordt de last actief gestuurd bij optredende veranderingen van de ingangsspanning. Omdat hierbij de drijver-transistor en de last onderling tegengesteld stuurbaar zijn, zal de spanning op de uitgangsklem sneller reageren dan bij afwezigheid van de capacitieve koppeling.

CaM TfAV><ÏAV>/\ «1 ^ U. _ AA» *.αΑ·α^.αα.»αα.. ^ .

schakeling volgens de uitvinding, waarbij de regelschakeling verder omvat: - een tweede buffer met een stroompad, waarin een geleidingskanaal van een tweede drijver-transistor verbonden met het eerste voedingspunt, en een regelbare tweede last verbonden met het tweede voedingspunt, zijn opgenomen; - een verschilversterker voor het in afhankelijkheid van een verschil tussen de refentiespanning en een uitgangsspanning van de tweede buffer regelen van de eerste en tweede lasten, wordt gekenmerkt, doordat in de eerste buffer de eerste last en de eerste drijver-transistor onderling tegengesteld stuurbaar zijn, waarbij tussen een regelklem van de eerste last en de ingangsklem een capaciteit, en waarbij tussen de regelklem en de verschilversterker een weerstand is geplaatst.

De weerstand zorgt er onder meer voor dat een spanningsverandering op de regelklem niet onmiddellijk via de lage uitgangsimpedantie van de verschilversterker naar de voeding verdwijnt. Bovendien verbetert de combinatie van de capaciteit en de weerstand de stabiliteit van de teurgkoppelïus bij wijze van fase-compensatie.

Uitvoeringsvormen waarvan minstens de regelspanning of de referentiespanning regelbaar is, hebben een breed toepassingsgebied. Zo zal bijvoorbeeld één en dezelfde geïntegreerde schakeling volgens de uitvinding, uitgevoerd in CMOS, geschikt zijn voor het naar CMOS-niveau omzetten van logische signalen van minstens één van de o volgende types: ECL-mveau, TTIr-niveau, S-TTE-niveau, I jD-niveau, door middel van aanpassen van de regelspanning en de referentiespanning.

Een nog verdere uitvoeringsvorm van een geïntegreerde schakeling volgens de uitvinding wordt gekenmerkt, doordat deze een CMOS-SRAM bevat, op een ingang waarvan een in CMOS uitgevoerde omzetter is aangesloten. Indien de omzetter bijvoorbeeld geschikt is voor het naar CMOS-niveau omzetten van ECL-signalen, is een SRAM gerealiseerd, dat rechtstreeks met (snelle) ECL-circuits kan samenwerken en daarbij een laag energieverbruik en een hoge pakkingsdichtheid heeft overeenkomstig de eigenschappen van CMOS-circuit. Een combinatie van bijvoorbeeld een CMOS-gate-array met dergelijke omzetters heeft soortgelijke voordelen.

FIGUREN

De uitvinding zal worden toegelicht aan de hand van een tekening, waarin figuren 1a en 1b een eerste uitvoeringsvorm van een geïntegreerde schakeling volgens de uitvinding weergeven, figuur 2 een tweede uitvoeringsvorm weergeeft, figuur 3 een transistorschema als voorbeeld van de uitvoeringsvorm uit figuur 2 toont, en figuur 4 een voorbeeld van een geheugenschakeling volgens de uitvinding toont.

EERSTE UITVOERINGSVORM

In figuur 1a is een eerste uitvoeringsvorm gegeven van een geïntegreerde schakeling volgens de uitvinding, hier bij wijze van voorbeeld uitgevoerd in CMOS.

De schakeling omvat een inverteerschakeling JO met een drijver-transistor 12 van het NMOS-type en een last-transistor 14 van het PMOS-type. Ingang 16 van inverteerschakeling 10 ontvangt een ingangssignaal VIN, waarvan de signaalspanning ligt tussen twee voorafbepaa]de waarden, bijvoorbeeld VA en Vg. Is VjN bijvoorbeeld een logisch signaal op ECL-niveau, dan zijn VA en VB respectievelijk gelijk aan 0,95 Volt beneden VpB en 1,70 Volt beneden VDB< Uitgangssignaal VQUT op uitgangsklem 18 is indicatief voor de momentane waarde van ingangssignaal VIN' maar representeert een naar CMOS-niveau vertaalde versie daarvan.

Voor een optimale conversie van het ingangssignaal VIN naar het uitgangssignaal VQUT is onder meer vereist, dat VQUT ongeveer halverwege tussen VDD en Vgg ligt ingeval ingangssignaal VjN ongeveer halverwege tussen Vft en Vg ligt. Daartoe is de schakeling voorzien van een regelschakeling 20, die de stroom door last-transistor 14 regelt in afhankelijkheid van de regelspanning Vc op regelingang 22.

Regelschakeling 20 bevat een tweede inverteerschakeling 30 met een drijver-transistor 32 en een last-transistor 34, respectievelijk van het NM0S- en het PMOS-type, waarbij last-transistor 34 door middel van een negatieve terugkoppellus wordt gestuurd. De terugkoppellus omvat een verschilversterker 40, waarvan een niet-inverterende ingang is verbonden met een uitgang 38 van de tweede inverteerschakeling 30, een inverterende ingang is verbonden met spanningsdeler 50 voor ontvangst van een referentiespanning VREF, en waarvan een uitgang is verbonden met de stuurelectroden van last-transistoren 14 en 34. Bij een gegeven regelspanning en een gegeven referentiespanning VREF regelt verschilversterker 40 de stroom door last-transistor 34 zodanig, dat de spanning op uitgang 38 nagenoeg gelijk is aan VREF- Last-transistor 14 ontvangt eenzelfde stuurspanning als last-transistor 34. Veronderstel nu dat inverteerschakelingen 10 en 30 identiek zijn uitgevoerd, eventueel op een geometrische schaalfactor na. In dat geval zal uitgangsspanning Vqjjt van inverteerschakeling 10 nagenoeg gelijk zijn aan referentiespanning VREF als ingangsspanning VIN nagenoeg gelijk is aan regelspanning Vc. Wordt bijvoorbeeld regelspanning Vc ingesteld op ongeveer 1,32 Volt beneden VgD, dan is een ingangsbuffer voor ECL-signalen naar CMOS-niveau gerealiseerd.

In figuur 1b is een eerste uitvoeringsvorm gegeven van een geïntegreerde geheugenschakeling volgens de uitvinding die vrijwel gelijk is aan die uit figuur 1a op de verwisseling van de voedingsspanningen VDD en Vss, en de onderlinge verwisseling van PMOS- en NMOS-transistoren, na.

Drijver-transistor 212 in de eerste inverteerschakeling 10 is nu van het PMOS-type en ontvangt op ingangsklem 216 ingangsspanning VjN. In de tweede inverteerschakeling 30 ontvangt PMOS-transistor 234 regelspanning Vc via regelklem 222. De NMOS-lasttransistoren 214 en 234 worden gestuurd door de teruggekoppelde verschilversterker 40. Zoals reeds is beschreven aan de hand van figuur 1a, geldt ook hier weer dat uitgangsspanning Vq^ op uitgangsklem 218 nagenoeg gelijk is aan referentiespanning VREF als ingangsspanning VjN nagenoeg gelijk is aan regelspanning Vc. Deze uitvoeringsvorm verdient de voorkeur boven die van figuur 1a als de laagste uiterste waarde van signaalspanning VjN beneden de drempel van NMOS-transistor 12 uit figuur 1a ligt. Is dit laatste het geval, dan treden op zijn minst vervormingen op van het uitgangssignaal Vqut en eventueel ook informatieverlies. Soortgelijke overwegingen gelden mutatis mutandis ook voor de uitvoeringsvorm in figuur 1b als de hoogste uiterste waarde van signaalspanning binnen het spanningsbereik komt tussen Vpp minus een drempel van drijver-transistor 212 en VDD.

Wordt bijvoorbeeld voor VIN een logisch TTL-signaal gekozen, met logische waarden op 0,2 Volt boven Vss en 2,5 Volt boven Vss, en wordt V^ op 1,35 Volt boven VSg ingesteld, dan is een ingangsbuffer voor TTL-signalen naar CMOS-niveau gerealiseerd. Mede afhankelijk van de technologie waarin de geïntegreerde schakeling kan worden uitgevoerd (CMOS, NMOS, bipolair, MESFET, etcetera) is in beginsel het bovenstaande toepasbaar voor conversie van signalen van verschillende logica-families (CMOS, TTL, S-TTL, ECL, I2L, etcetera). Evenzo is in beginsel het bovenstaande toepasbaar het realiseren van snelle comparatoren met een kleine offset.

TWEEDE PRINCIPESCHETS

In figuur 2 is een tweede principeschets getoond van een geïntegreerde schakeling volgens de uitvinding, evenals bij de vorige figuur bij wijze van voorbeeld in CMOS uitgevoerd. Aanduidingen die overeenkomen met die van de vorige figuur verwijzen naar identieke of corresponderende delen en componenten.

De schakeling in figuur 2 verschilt met die van figuur 1a in de toevoeging van een capaciteit 25 tussen de stuurelectroden van drijver-transistor 12 en last-transistor 14 in inverteerschakeling .10 en van een weerstand 27 tussen de stuurelectrode van last-transistor 14 en de uitgang van verschilversterker 40. De capacitïeve koppeling tussen de stuurelectrodes van transistoren 12 en 14 zorgt voor een actieve sturing van last-transistor 14 gedurende het veranderen van het spanningsniveau van ingangssignaal VIN op ingang 16. Hiermee is deze uitvoeringsvorm sneller dan die uit de vorige figuur. Weerstand 27 is onder meer aangebracht om te voorkomen dat de spanningsverandering op de stuurelectrode van last-transistor 14 onmiddellijk zou verdwijnen in de voeding via de (zeer lage) uitgangsimpedantie van verschilversterker 40. Op de gelijkstroominstelling van last-transistor 14 heeft weerstand 27 geen invloed zolang regelspanning Vc constant blijft. De combinatie van capaciteit 25 en weerstand 27 fungeert tevens als een fase-compensatie in de eerder genoemde terugkoppellus om het optreden van instabiliteiten te voorkomen.

Verder zij opgemerkt dat de poortvertraging van de getoonde schakelingen kleiner is dan de poortvertraging van een conventionele CMOS-inverteerschakeling, indien in de schakelingen van •j figuren 1a en 2 Vc groter is dan ^ (vdd-vSS^ en -*-n schakeling volgens figuur 1b Vc kleiner is dan 2 ivDD"VSS*· Dat is onder andere een gevolg van de onderling onafhankelijke instellingen van drijver-transistor 12 en last-transistor 14, welke instellingen het mogelijk maken, dat de som van de gate-source-> spanningen, voor wat betreft hun gelijkspanningscomponenten, aanzienlijk groter kan zijn dan in het geval van een conventionele CMOS-inverteerschakeling. Dit impliceert een grotere transconductantie voor de schakeling in vergelijking met de conventionele CMOS-poort samengesteld uit dezelfde transistoren.

TR ANSISTOR SCHEMA

In figuur 3 is een transistorschema getoond als voorbeeld van de implementatie van de schakeling uit figuur 2. De aanduidingen die overeenkomen met die in de voorafgaande figuren verwijzen weer naar identieke of corresponderende delen.

Verschilversterker 40 omvat nu een transistor-verschilpaar 42 roet een stroomspiegel 44 als belasting. Eén ingang van verschilversterker 40 is verbonden met de uitgang van invert.eerschakeling 30, de andere is verbonden met spanningsdeler 50, die een standaard CMOS-inverteerpoort bevat, waarvan de in- en uitgang zijn doorverbonden. Impedantie 27 omvat een parallel-combinatie van geleïdingskanalen van een PM0S- en een NMOS-transistor, waarvan de stuurelectroden zijn verbonden roet de voedingspunten voor aansluiting op respectievelijk Vss en VDD. Zoals bekend wordt met deze parallel-combinatie het optreden van drempelverliezen vermeden. Eventueel is op uitgang 18 van inverteerschakeling 10 voorzien in een additionele inverteerschakeling 60 voor het vergroten van de spanningszwaai op de uitgang van de schakeling. Experimenteel is voor een schakeling volgens het transistorschema, gerealiseerd in een submicron-CMOS-proces, voor conversie van ECL- naar CMOS-niveau bij een voeding (VDD-Vgs) van 4,5 Volt + 5% en bij een temperatuurbereik tussen 0° - 125° C, een poortvertraging van 0,6 ns en een verbruik van 1,1 mA vastgesteld.

GEHEUGENSCHAKELING

In figuur 4 is een voorbeeld getoond van een toepassing van een geïntegreerde schakeling volgens de uitvinding. Weergegeven is een IC 100 met voedingsklemmen 102 en 104 voor aansluiting op ECL-niveau voedingsspanningen van respectievelijk 0 Volt en minus 4,5 Volt. Het IC 100 omvat een CMOS-SRAM 110 aangesloten tussen klemmen 102 en 104. Ten behoeve van de communicatie, en dus van niveau-aanpassing van de signalen, is voorzien in een ingangsbuffer 120 en een uitgangsbuffer 130, respectievelijk voor het converteren van ECL-niveau signalen naar CMOS-niveau en voor het converteren van CMOS-niveau signalen naar ECL-niveau. Eventueel is IC 100 verder voorzien van, verder niet weergegeven, op ECL-niveau dataverwerkende schakelingen, hetgeen is aangegeven met de gestippelde pijlen die een mogelijke data-transportroute aanduiden.

Een dergelijke opzet paart het lage energieverbruik van een CMOS-SRAM aan de hoge data-verwerkingssnelheid van ECL-systemen, waarbij het IC 100 volledig ECL compatibel is. Ingangsbuffer 120 bevat bijvoorbeeld de schakeling weergegeven in figuur 3.

Claims

1. Geïntegreerde schakeling, omvattende een omzetter voor het transformeren van een ingangssignaal, met een ingangssignaalspanning met een eerste en een tweede uiterste waarde op een ingangsklem, in een uitgangssignaal, met een uitgangssignaalspanning met een derde en een vierde uiterste waarde op een uitgangsklem, onder besturing van een regelspanning, gekenmerkt, doordat de omzetter omvat: - een buffer met een stroompad, waarin een geleidingskanaal van een drijver-transistor verbonden met een eerste voedingspunt, en een regelbare last, verbonden met een tweede voedingspunt, zijn opgenomen, waarbij de ingangsklem met een stuurelectrode van de drijver-transistor en de uitgangsklem tussen de last en de drijver-transistor met het stroompad is gekoppeld; - een regelschakeling voor het regelen van de last onder besturing van de regelspanning en een referentiespanning zodanig, dat de uitgangssignaalspanning nagenoeg gelijk is aan de referentiespanning als de ingangssignaalspanning nagenoeg gelijk is aan de regelspanning.

2. Geïntegreerde schakeling volgens conclusie 1, gekenmerkt, doordat de regel schakeling omvat: - een tweede buffer met een stroompad, waarin een geleidingskanaal van een tweede drijver-transistor verbonden met het eerste voedingspunt, en een regelbare tweede last verbonden met het tweede voedingspunt, zijn opgenomen; - een versehilverst.erker voor het in afhankelijkheid van een verschil tussen de refentiespanning en een uitgangsspanning van de tweede buffer regelen van de eerste en tweede lasten.

3. Geïntegreerde schakeling volgens conclusie 2, gekenmerkt, doordat de tweede drijver-transistor en de tweede last copieën zijn van respectievelijk de eerste drijver-transistor en de eerste last.

4. Geïntegreerde schakeling volgens conclusie 3, gekenmerkt, doordat de tweede buffer een copie is van de eerste buffer.

5. Geïntegreerde schakeling volgens conclusie 1, gekenmerkt, doordat in de buffer de last en de drijver-transistor onderling tegengesteld stuurbaar zijn, waarbij tussen de regelklem van de last en de ingangsklem een capaciteit is geplaatst.

6. Geïntegreerde schakeling volgens conclusie 2, gekenmerkt, doordat in de eerste buffer de eerste last en de eerste drijver-transistor onderling tegengesteld stuurbaar zijn, waarbij tussen een regelklem van de eerste last en de ingangsklera een capaciteit, en waarbij tussen de regelklem en de verschilversterker een weerstand is geplaatst.

7. Geïntegreerde schakeling volgens conclusie 1, waarbij minstens de regelspanning of de referentiespanning regelbaar is.

8. Geïntegreerde schakeling volgens één der voorafgaande conclusies, omvattende een groep van omzetters, waarbij de groep van omzetters één gemeenschappelijke regelschakeling heeft.

9. Geïntegreerde schakeling volgens één der voorgaande conclusies, uitgevoerd in CMOS en geschikt voor het naar CMOS-niveau omzetten van logische ingangssignalen van minstens één van de volgende types: ECL-niveau, TTL-niveau, S-TTL-niveau, I L-niveau.

10. Geïntegreerde schakeling volgens conclusie 9, omvattende een CMOS-SRAM, ingangszijdig gekoppeld met ten minste één omzetter.

11. Geïntegreerde schakeling volgens conclusie 9, omvattende een CMOS-gate-array, ingangszijdig gekoppeld met ten minste één omzetter.

12. Geïntegreerde schakeling volgens één der conclusies 1 tot en met 7, geschikt voor gebruik als comparator.