JPH0777345B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0777345B2
JPH0777345B2 JP27957288A JP27957288A JPH0777345B2 JP H0777345 B2 JPH0777345 B2 JP H0777345B2 JP 27957288 A JP27957288 A JP 27957288A JP 27957288 A JP27957288 A JP 27957288A JP H0777345 B2 JPH0777345 B2 JP H0777345B2
Authority
JP
Japan
Prior art keywords
output
potential
transistor
power supply
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27957288A
Other languages
English (en)
Other versions
JPH02125521A (ja
Inventor
憲次 香田
毅 外山
泰宏 興梠
浩泰 牧原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27957288A priority Critical patent/JPH0777345B2/ja
Priority to US07/405,997 priority patent/US5003205A/en
Priority to DE3936676A priority patent/DE3936676A1/de
Publication of JPH02125521A publication Critical patent/JPH02125521A/ja
Priority to US07/639,474 priority patent/US5097152A/en
Publication of JPH0777345B2 publication Critical patent/JPH0777345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に係り、特に、電気的にしきい値
が制御されるトランジスタと出力バッファ回路を備える
半導体装置に関する。
［従来の技術］ 第８図は、EPROM（Erasable and Programmable Read On
ly Memory）に用いられる従来の出力バッファ回路の構
成を示す回路図である。この出力バッファ回路は、EPRO
Mに記憶されたデータを読出すときに用いられる。
第８図の出力バッファ回路は、出力端子10と電源電圧V
CCとの間に結合されたＰチャネルMOSFET1、出力端子10
と接地電位との間に結合されたＮチャネルMOSFET3、Ｐ
チャネルMOSFET1を駆動するためのNANDゲート５、およ
びＮチャネルMOSFET3を駆動するためのNORゲート７を含
む。NANDゲート５の一方の入力端子およびNORゲート７
の一方の入力端子には、入力端子９を介して内部データ
信号Dinが与えられる。また、NANDゲート５の他方の入
力端子には出力制御信号oeが与えられ、NORゲート７の
他方の入力端子には出力制御信号▲▼が与えられ
る。通常、EPROMには、データのビット数に対応して複
数個の出力バッファ回路が設けられている。
次に、第８図の出力バッファ回路の動作について第９図
を参照しながら説明する。
通常の読出時には、電源電位VCCは5Vに設定される。ま
ず、出力制御信号oeおよび▲▼がそれぞれ「Ｈ」レ
ベルおよび「Ｌ」レベルであると仮定する。この場合、
内部データ信号Dinが「Ｈ」レベルのとき、NANDゲート
５の出力は「Ｌ」レベルになり、かつNORゲート７の出
力も「Ｌ」レベルになる。それにより、ＰチャネルMOSF
ET1は導通状態となり、ＮチャネルMOSFET3は非導通状態
となる。その結果、出力端子10には、「Ｈ」レベルの出
力データDoutが現われる。一方、内部データ信号Dinが
「Ｌ」レベルのときには、NANDゲート５の出力は「Ｈ」
レベルになり、NORゲート７の出力も「Ｈ」レベルにな
る。これにより、ＰチャネルMOSFET1が非導通状態とな
り、ＮチャネルMOSFET3が導通状態となる。その結果、
出力端子10には「Ｌ」レベルの出力データDoutが現われ
る。
次に、出力制御信号oeおよび▲▼がそれぞれ「Ｌ」
レベルおよび「Ｈ」レベルであると仮定する。この場
合、内部データ信号Dinが「Ｈ」レベルおよび「Ｌ」レ
ベルのいずれであっても、NANDゲート５の出力は「Ｈ」
レベルとなり、NORゲート７の出力は「Ｌ」レベルとな
る。これにより、ＰチャネルMOSFET1およびＮチャネルM
OSFET3は共に非導通状態となり、出力端子10はフローテ
ィング状態（高インピーダンス状態）になる。
たとえば、８ビットのデータが読出されるEPROMには、
上記の出力バッファ回路が８個設けられており、16ビッ
トのデータが読出されるEPROMには、上記の出力バッフ
ァ回路が16個設けられている。通常の読出時には、すべ
ての出力バッファ回路が安定に高速動作する必要があ
る。
また、EPROMへのデータの書込時には、１バイト単位ま
たは数バイト単位でのデータの書込が行なわれる。そし
て、正常にデータが書込まれたか否かを確認するため
に、EPROMからデータの読出が行なわれる。これを、プ
ログラムベリファイと呼ぶ。
第10図に、EPROMに含まれるメモリトランジスタの断面
図を示す。メモリトランジスタは、Ｐ型半導体基板11上
に形成されたN+層からなるソース12およびドレイン13、
フローティングゲート14、およびコントロールゲート15
からなる。
データの書込時には、コントロールゲート15に書込用電
源の電源電位VPPが印加される。書込用電源の電源電位V
PPは12.5Vに設定される。このとき、ソース12はOVに設
定され、ドレイン13は約8Vに設定される。また、データ
の読出時には、コントロールゲート15に電源電位VCCが
印加される。このとき、ソース12はOVとなり、ドレイン
13は約1Vとなる。電源電位VCCは、通常の読出時には5V
に設定されるが、プログラムベリファイ時には６〜6.5V
に設定される。
第11図は、メモリトランジスタのコントロールゲートの
ゲート電圧VGとドレイン電流IDとの関係を示す図であ
る。このメモリトランジスタにおいては、フローティン
グゲート14に電子が蓄積されているか否かによってデー
タ“0"またはデータ“1"が記憶される。すなわち、上記
書込動作によってフローティングゲート14に電子が蓄積
されると、このメモリトランジスタのしきい値電圧が高
くなる。これにより、コントロールゲート15に電源電位
VCCを印加した場合にソース12およびドレイン13間が非
導通状態となる。この状態は、メモリトランジスタにデ
ータ“0"が記憶されていることを示す。逆に、フローテ
ィングゲート14から電子が引き抜かれたときには、この
メモリトランジスタのしきい値電圧は低くなる。これに
より、コントロールゲート15は電源電位VCCを印加した
場合にソース12およびドレイン13間が導通状態となる。
この状態は、メモリトランジスタにデータ“1"が記憶さ
れていることを示す。なお、書込みを行なうことによ
り、メモリトランジスタにデータ“0"が記憶され、消去
を行なうことによりメモリトランジスタにデータ“1"が
記憶される。
プログラムベリファイのときに、電源電位VCCが通常の
読出時の5Vよりも高い電位に設定される理由は、メモリ
トランジスタにデータ“0"が十分な余裕をもって書込ま
れていることを確認するためである。すなわち、メモリ
トランジスタに正常な書込が行なわれると、メモリトラ
ンジスタのしきい値電圧は、第11図に示すように、読出
電圧VRよりも十分に高くなる。したがって、十分な余裕
をもって書込が行なわれているか否かは、コントロール
ゲート15に印加する電源電位VCCを上げて読出を行なう
ことにより、確認することができる。
［発明が解決しようとする課題］ しかしながら、上記の従来の出力バッファ回路において
は、プログラムベリファイ時に電源電位VCCを上昇させ
ると、電源電位VCCが5Vのときに比べて、出力充放電電
流、貫通電流などの電流が増加する。第12図に示すよう
に、通常、出力端子10と接地電位との間には負荷容量Ｃ
が結合され、かつ、ＮチャネルMOSFET3と接地電位との
間の配線にはインダクタンスＬが存在する。たとえば、
ＮチャネルMOSFET3がオンすると、負荷容量Ｃに充電さ
れていた電荷がインダクタンスＬを介して放電される。
このとき、インダクタンスＬには、次式で示される電圧
ｖが発生する。
ｖ＝Ｌ・（di/dt） ここで、ｉは電流を示し、ｔは時間を示す。そのため、
接地電位にはノイズが発生することになる。上式からわ
かるように、電流ｉが増加するとノイズも増加する。
特に、EPROMにおいては、出力バッファ回路が複数個設
けられているので、電源電位VCCを上昇させたときに発
生するノイズの影響を考慮する必要がある。
このように、従来の出力バッファ回路においては、電源
電位VCCを上げて動作させるプログラムベリファイ時に
は、通常の読出時に比べて、スイッチングノイズが大き
くなり、安定なプログラムベリファイの動作を妨げるな
どの問題があった。
また、1MビットのEPROMにおいては、ページ書込方式が
使用され始めている。このページ書込方式では、２ワー
ドの書込まれるべきデータが一旦内部にラッチされ、ラ
ッチされた２ワード分のデータが同時に書込まれる。し
たがって、プログラムベリファイ時に発生するノイズが
大きいと、ラッチされたデータの内容が破壊されてしま
うなどの問題もあった。
この発明の目的は、異なる電源電位で動作させた場合で
も、スイッチングノイズが低減されかつ安定に動作する
ことが可能なバッファ回路を提供することである。
［課題を解決するための手段］ 請求項１に係る発明の半導体装置は、読み出しモード時
に第１の電位、ベリファイモード時にこの第１の電位よ
り高い第２の電位となる電源電位が与えられる第１の電
源電位ノード、 電源電位よりも低い電位が与えられる第２の電源電位ノ
ード、 １対のソース／ドレインとフローティングゲートとコン
トロールゲートとを有し、ベリファイモード時に一方の
ソース／ドレインが第２の電源電位ノードに接続される
メモリトランジスタを有するメモリセル、 第１の電源電位ノードと出力ノードとの間に接続される
第１のスイッチング手段および出力ノードと第２の電源
電位ノードとの間に接続される第２のスイッチング手段
を有する第１の出力手段と、第１の電源電位ノードと出
力ノードとの間に接続される第３のスイッチング手段お
よび出力ノードと第２の電源電位ノードとの間に接続さ
れる第４のスイッチング手段を有する第２の出力手段
と、第１および第２の論理レベルを有する入力信号を受
け、読み出しモード時では、入力信号が第１の論理レベ
ルであると第１の出力手段における第１のスイッチング
手段を導通状態かつ第２のスイッチング手段を非導通状
態に、第２の出力手段における第３のスイッチング手段
を導通状態かつ第４のスイッチング手段を非導通状態に
し、入力信号が第２の論理レベルであると第１の出力手
段における第１のスイッチング手段を非導通状態かつ第
２のスイッチング手段を導通状態に、第２の出力手段に
おける第３のスイッチング手段を非導通状態かつ第４の
スイッチング手段を導通状態にし、ベリファイモード時
では、入力信号が第１の論理レベルであると第１の出力
手段における第１のスイッチング手段を導通状態かつ第
２のスイッチング手段を非導通状態にし、入力信号が第
２の論理レベルであると第１の出力手段における第１の
スイッチング手段を非導通状態かつ第２のスイッチ手段
を導通状態にするとともに、入力信号にかかわらず第２
の出力手段における第３および第４のスイッチング手段
を非導通状態にするスイッチング制御手段とを有する出
力バッファ回路を備えるものである。
また、請求項２に係る発明の半導体装置は、請求項１に
係る発明の半導体装置において、さらに、第１の電源電
位ノードに与えられる電源電位が第１の電位であるか第
２の電位であるかを示す電位検知信号を発生する電位検
知信号発生手段をさらに備えるものとし、 出力バッファ回路におけるスイッチング制御手段を、 入力信号が第１の論理レベルであると第１の出力手段に
おける第１のスイッチング手段を導通状態かつ第２のス
イッチング手段を非導通状態とし、入力信号が第２の論
理レベルであると第１のスイッチング手段を非導通状態
かつ第２のスイッチング手段を導通状態とする第１の論
理手段と、 電位検知信号が第１の電源電位ノードに与えられる電源
電位が第１の電位であることを示すとき、入力信号が第
１の論理レベルであると第２の出力手段における第３の
スイッチング手段を導通状態かつ第４のスイッチング手
段を非導通状態とし、入力信号が第２の論理レベルであ
ると第３のスイッチング手段を非導通状態かつ第４のス
イッチング手段を導通状態とし、電位検知信号が第１の
電源電位ノードに与えられる電源電位が第２の電位であ
ることを示すとき、入力信号の論理レベルにかかわらず
第３および第４のスイッチング手段を非導通状態とする
第２の論理手段とを有するものとしたものである。
また、請求項３に係る発明の半導体装置は、１対のソー
ス／ドレインとフローティングゲートとコントロールゲ
ートとを有し、第１の電源電位ノードに与えられる電源
電位が第１のモードを示す第１の電位および第２のモー
ドを示す第２の電位のうち第２の電位のときに一方のソ
ース／ドレインが第２の電源電位ノードに接続されるメ
モリトランジスタ、および、 第１の電源電位ノードと出力ノードとの間に接続された
第１のトランジスタと、 第１の電源電位ノードと出力ノードとの間に接続された
第２のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第３のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
号と第１の電源電位ノードに与えられた電源電位が第１
の電位か第２の電位かを示す電位検知信号とデータ信号
とが入力され、電位検知信号が第１の電位を示しかつ出
力制御信号がデータを出力させないことを示す場合、デ
ータ信号の状態にかかわらず第１および第２のトランジ
スタを非導通状態とし、電位検知信号が第１の電位を示
しかつ出力制御信号がデータを出力させることを示す場
合、データ信号に応じて第１および第２のトランジスタ
を共に導通状態または非導通状態とし、電位検知信号が
第２の電位を示しかつ出力制御信号がデータを出力させ
ないことを示す場合、データ信号の状態にかかわらず第
１および第２のトランジスタを非導通状態とし、電位検
知信号が第２の電位を示しかつ出力制御信号がデータを
出力させることを示す場合、データ信号に応じて第１の
トランジスタを導通状態または非導通状態とするととも
に、データ信号の状態にかかわらず第２のトランジスタ
を非導通状態とする第１のトランジスタ制御手段と、 出力制御信号と電位検知信号とデータ信号とが入力さ
れ、電位検知信号が第１の電位を示すかつ出力制御信号
がデータを出力させないことを示す場合、データ信号の
状態にかかわらず第３および第４のトランジスタを非導
通状態とし、電位検知信号が第１の電位を示しかつ出力
制御信号がデータを出力させることを示す場合、データ
信号に応じて第３および第４のトランジスタを共に導通
状態または非導通状態とし、電位検知信号が第２の電位
を示しかつ出力制御信号がデータを出力させないことを
示す場合、データ信号の状態にかかわらず第３および第
４のトランジスタを非導通状態とし、電位検知信号が第
２の電位を示しかつ出力制御信号がデータを出力させる
ことを示す場合、データ信号に応じて第３のトランジス
タを導通状態または非導通状態とするとともに、データ
信号の状態にかかわらず第４のトランジスタを非導通状
態とする第２のトランジスタ制御手段とを有する出力バ
ッファ回路を備えるものである。
また、請求項４に係る発明の半導体装置は、１対のソー
ス／ドレインとフローティングゲートとコントロールゲ
ートとを有し、第１の電源電位ノードに与えられる電源
電位が第１のモードを示す第１の電位および第２のモー
ドを示す第２の電位のうち第２の電位のときに一方のソ
ース／ドレインが第２の電源電位ノードに接続されるメ
モリトランジスタ、および、 第１の電源電位ノードと出力ノードとの間に接続された
第１のトランジスタと、 第１の電源電位ノードと出力ノードとの間に接続された
第２のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第３のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
号とデータ信号とが入力され、出力が第１のトランジス
タのゲート電極に接続され、出力制御信号がデータを出
力させないことを示す場合、データ信号の状態にかかわ
らず第１のトランジスタを非導通状態とし、出力制御信
号がデータを出力させることを示す場合、データ信号に
応じて第１のトランジスタを導通状態または非導通状態
とする第１のトランジスタ制御手段と、 出力制御信号とデータ信号と第１の電源電位ノードに与
えられる電源電位が第１の電位か第２の電位かを示す電
位検知信号とが入力され、出力が第２のトランジスタの
ゲート電極に接続され、電位検知信号が第１の電位を示
しかつ出力制御信号がデータを出力させないことを示す
場合、データ信号の状態にかかわらず第２のトランジス
タを非導通状態とし、電位検知信号が第１の電位を示し
かつ出力制御信号がデータを出力させることを示す場
合、データ信号に応じて第２のトランジスタを導通状態
または非導通状態とし、電位検知信号が第２の電位を示
す場合、出力制御信号およびデータ信号の状態にかかわ
らず第２のトランジスタを非導通状態とする第２のトラ
ンジスタ制御手段と、 出力制御信号とデータ信号とが入力され、出力が第３の
トランジスタのゲート電極に接続され、出力制御信号が
データを出力させないことを示す場合、データ信号の状
態にかかわらず第３のトランジスタを非導通状態とし、
出力制御信号がデータを出力させることを示す場合、デ
ータ信号に応じて第３のトランジスタを導通状態または
非導通状態とする第３のトランジスタ制御手段と、 出力制御信号と電位検知信号とデータ信号とが入力さ
れ、出力が第４のトランジスタのゲート電極に接続さ
れ、電位検知信号が第１の電位を示しかつ出力制御信号
がデータを出力させないことを示す場合、データ信号の
状態にかかわらず第４のトランジスタを非導通状態と
し、電位検知信号が第１の電位を示しかつ出力制御信号
がデータを出力させることを示す場合、データ信号に応
じて第４のトランジスタを導通状態または非導通状態と
し、電位検知信号が第２の電位を示す場合、出力制御信
号およびデータ信号の状態にかかわらず第４のトランジ
スタを非導通状態とする第４のトランジスタ制御手段と
を有する出力バッファ回路を備えるものである。
また、請求項５に係る発明の半導体装置は、１対のソー
ス／ドレインとフローティングゲートとコントロールゲ
ートとを有し、第１の電源電位ノードに与えられる電源
電位が第１のモードを示す第１の電位および第２のモー
ドを示す第２の電位のうち第２の電位のときに一方のソ
ース／ドレインが第２の電源電位ノードに接続されるメ
モリトランジスタ、および、 第１の電源電位ノードと出力ノードとの間に接続された
第１のトランジスタと、 第１の電源電位ノードと出力ノードとの間に接続された
第２のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第３のトランジスタと、 第２の電源電位ノードと出力ノードとの間に接続された
第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
号とデータ信号とが入力され、出力が第１のトランジス
タのゲート電極に接続され、出力制御信号がデータを出
力させないことを示す場合、データ信号の状態にかかわ
らず第１のトランジスタを非導通状態とし、出力制御信
号がデータを出力させることを示す場合、データ信号に
応じて第１のトランジスタを導通状態または非導通状態
とする第１のトランジスタ制御手段と、 第１のトランジスタ制御手段の出力と第１の電源電位ノ
ードに与えられた電源電位が第１の電位か第２の電位か
を示す電位検知信号とが入力され、出力が第２のトラン
ジスタのゲート電極に接続され、電位検知信号が第１の
電位を示す場合、第１のトランジスタ制御手段の出力に
応じて第２のトランジスタを導通状態または非導通状態
とし、電位検知信号が第２の電位を示す場合、第１のト
ランジスタ制御信号の出力の状態にかかわらず第２のト
ランジスタを非導通状態とする第２のトランジスタ制御
手段と、 出力制御信号とデータ信号とが入力され、出力が第３の
トランジスタのゲート電極に接続され、出力制御信号が
データを出力させないことを示す場合、データ信号の状
態にかかわらず第３のトランジスタを非導通状態とし、
出力制御信号がデータを出力させることを示す場合、デ
ータ信号に応じて第３のトランジスタを導通状態または
非導通状態とする第３のトランジスタ制御手段と、 第３のトランジスタ制御手段の出力と電位検知信号とが
入力され、出力が第４のトランジスタのゲート電極に接
続され、電位検知信号が第１の電位を示す場合、第３の
トランジスタ制御手段の出力に応じて第４のトランジス
タを導通状態または非導通状態とし、電位検知信号が第
２の電位を示す場合、第３のトランジスタ制御手段の出
力の状態にかかわらず第４のトランジスタを非導通状態
とする第４のトランジスタ制御手段とを有する出力バッ
ファ回路を備えるものである。
また、請求項６に係る発明の半導体装置は、第１の電位
またはこの第１の電位より高い第２の電位の電源電位が
与えられる第１の電源電位ノード、 電源電位よりも低い電位が与えられる第２の電源電位ノ
ード、 １対のソース／ドレインとフローティングゲートとコン
トロールゲートとを有し、第１の電源電位ノードに与え
られる電源電位が第２の電位のときに一方のソース／ド
レインが第２の電源電位ノードに接続されるメモリトラ
ンジスタを有するメモリセル、 第１の電源電位ノードと出力ノードとの間に接続される
第１のスイッチング手段および出力ノードと第２の電源
電位ノードとの間に接続される第２のスイッチング手段
を有する第１の出力手段と、出力ノードと第２の電源電
位ノードとの間に接続される第３のスイッチング手段を
有する第２の出力手段と、第１および第２の論理レベル
を有する入力信号を受け、第１の電源電位ノードに与え
られる電源電位が第１の電位のとき、入力信号が第１の
論理レベルであると第１の出力手段における第１のスイ
ッチング手段を導通状態かつ第２のスイッチング手段を
非導通状態に、第２の出力手段における第３のスイッチ
ング手段を非導通状態にし、入力信号が第２の論理レベ
ルであると第１の出力手段における第１のスイッチング
手段を非導通状態かつ第２のスイッチング手段を導通状
態に、第２の出力手段における第３のスイッチング手段
を導通状態にし、第１の電源電位ノードに与えられる電
源電位が第２の電位のとき、入力信号が第１の論理レベ
ルであると第１の出力手段における第１のスイッチング
手段を導通状態かつ第２のスイッチング手段を非導通状
態にし、入力信号が第２の論理レベルであると第１の出
力手段における第１のスイッチング手段を非導通状態か
つ第２のスイッチング手段を導通状態にし、入力信号に
かかわらず第２の出力手段における第３のスイッチング
手段を非導通状態にするスイッチング制御手段とを有す
る出力バッファ回路を備えるものである。
［作用］ 請求項１に係る発明においては、出力バッファ回路にお
けるスイッチング制御手段が、第１の電源電位ノードに
与えられる電源電位が低い第１の電位である読み出しモ
ードのとき、第１の電源電位ノードと出力ノードとの間
に並列に接続された第１および第３のスイッチング手
段、または出力ノードと第２の電源電位ノードとの間に
並列に接続された第２および第４のスイッチング手段を
入力信号に応じて導通状態とし、また、第１の電源電位
ノードに与えられる電源電位が高い第２の電位であるベ
リファイモードのとき、入力信号に応じて第１の出力手
段における第１のスイッチング手段または第２のスイッ
チング手段を導通状態とし、第２の出力手段における第
３のスイッチング手段および第４のスイッチング手段を
共に非導通状態とする。従って、読み出しモードのとき
は並列に接続されたスイッチング手段が共に導通状態と
なって、第１の電源電位ノードと出力ノードとの間また
は出力ノードと第２の電源電位ノードとの間に大きな電
流が流れるので入力信号に応じた出力が出力ノードに現
れるのが速くなる。さらに、ベリファイモードのときは
並列に接続されたスイッチング手段のうち一方のみを導
通状態として第１の電源電位ノードと出力ノードとの間
または出力ノードと第２の電源電位ノードとの間に流れ
る電流を抑えることで第２の電源電位ノードに発生する
ノイズが抑制されるので、この第２の電源電位ノードに
一方のソース／ドレインが接続されるメモリトランジス
タのしきい値電圧の状態の検出を正確におこなえるよう
になり、これによりしきい値電圧の制御を正確におこな
うことができる。
また、請求項２に係る発明においても、請求項１に係る
発明と同様の作用がある。
また、請求項３に係る発明においては、出力制御信号が
データを出力させることを示し、第１の電源電位ノード
に与えられる電源電位が第１の電位のとき、第１のトラ
ンジスタ制御手段が第１および第２のトランジスタをデ
ータ信号に応じて共に導通状態または非導通状態とし、
第２のトランジスタ制御手段が第３および第４のトラン
ジスタをデータ信号に応じて共に導通状態または非導通
状態とする。また、出力制御信号がデータを出力させる
ことを示し、第１の電源電位ノードに与えられる電源電
位が第２の電位のとき、第１のトランジスタ制御手段が
第１のトランジスタをデータ信号に応じて導通状態また
は非導通状態、第２のトランジスタを非導通状態とし、
第２のトランジスタ制御手段が第３のトランジスタをデ
ータ信号に応じて導通状態または非導通状態、第４のト
ランジスタを非導通状態とする。従って、第１の電源電
位ノードに与えられる電源電位が第１の電位のときは第
１および第２のトランジスタが共に、または第３および
第４のトランジスタが共に導通状態となって、第１の電
源電位ノードと出力ノードとの間または出力ノードと第
２の電源電位ノードとの間に大きな電流が流れるのでデ
ータ信号に応じた出力が出力ノードに現れるのが速くな
る。さらに、第１の電源電位ノードに与えられる電源電
位が第２の電位のときは第１および第２のトランジスタ
のうち一方のみ、または第３および第４のトランジスタ
のうち一方のみを導通状態として第１の電源電位ノード
と出力ノードとの間および出力ノードと第２の電源電位
ノードとの間に流れる電流を抑えることで第２の電源電
位ノードに発生するノイズが抑制されるので、この第２
の電源電位ノードに一方のソース／ドレインが接続され
るメモリトランジスタのしきい値電圧の状態の検出を正
確におこなえるようになり、これによりしきい値電圧の
制御を正確におこなうことができる。
また、請求項４に係る発明においては、出力制御信号が
データを出力させることを示し、第１の電源電位ノード
に与えられる電源電位が第１の電位のとき、第１および
第２のトランジスタ制御手段がそれぞれ第１および第２
のトランジスタをデータ信号に応じて導通状態または非
導通状態とし、第３および第４のトランジスタ制御手段
がそれぞれ第３および第４のトランジスタをデータ信号
に応じて導通状態または非導通状態とする。また、出力
制御信号がデータを出力させることを示し、第１の電源
電位ノードに与えられる電源電位が第２の電位のとき、
第１のトランジスタ制御手段が第１のトランジスタをデ
ータ信号に応じて導通状態または非導通状態、第２のト
ランジスタ制御手段が第２のトランジスタを非導通状態
とし、第３のトランジスタ制御手段が第３のトランジス
タをデータ信号に応じて導通状態または非導通状態、第
４のトランジスタ制御手段が第４のトランジスタを非導
通状態とする。従って、第１の電源電位ノードに与えら
れる電源電位が第１の電位のときは第１および第２のト
ランジスタを共に、または第３および第４のトランジス
タを共に導通状態とすることで、第１の電源電位ノード
と出力ノードとの間または出力ノードと第２の電源電位
ノードとの間に大きな電流が流れるのでデータ信号に応
じた出力が出力ノードに現れるのを速くすることができ
る。さらに、第１の電源電位ノードに与えられる電源電
位が第２の電位のときは第１および第２のトランジスタ
のうち一方のみ、または第３および第４のトランジスタ
のうち一方のみを導通状態として第１の電源電位ノード
と出力ノードとの間または出力ノードと第２の電源電位
ノードとの間に流れる電流を抑えることで第２の電源電
位ノードに発生するノイズが抑制されるので、この第２
の電源電位ノードに一方のソース／ドレインが接続され
るメモリトランジスタのしきい値電圧の状態の検出を正
確におこなえるようになり、これによりしきい値電圧の
制御を正確におこなうことができる。
また、請求項５に係る発明においては、出力制御信号が
データを出力させることを示し、第１の電源電位ノード
に与えられる電源電位が第１の電位のとき、第１のトラ
ンジスタ制御手段が第１のトランジスタをデータ信号に
応じて導通状態または非導通状態、第２のトランジスタ
制御手段が第２のトランジスタを第１のトランジスタ制
御手段の出力に応じて導通状態または非導通状態とし、
第３のトランジスタ制御手段が第３のトランジスタをデ
ータ信号に応じて導通状態または非導通状態、第４のト
ランジスタ制御手段が第４のトランジスタを第３のトラ
ンジスタ制御手段の出力に応じて導通状態または非導通
状態とする。また、出力制御信号がデータを出力させる
ことを示し、第１の電源電位ノードに与えられる電源電
位が第２の電位のとき、第１のトランジスタ制御手段が
第１のトランジスタをデータ信号に応じて導通状態また
は非導通状態、第２のトランジスタ制御手段が第２のト
ランジスタを非導通状態とし、第３のトランジスタ制御
手段が第３のトランジスタをデータ信号に応じて導通状
態または非導通状態、第４のトランジスタ制御手段が第
４のトランジスタを非導通状態とする。従って、第１の
電源電位ノードに与えられる電源電位が第１の電位のと
きは第１および第２のトランジスタを共に、または第３
および第４のトランジスタを共に導通状態とすること
で、第１の電源電位ノードと出力ノードとの間または出
力ノードと第２の電源電位ノードとの間に大きな電流が
流れるのでデータ信号に応じた出力が出力ノードに現れ
るのを速くすることができる。さらに、第１の電源電位
ノードに与えられる電源電位が第２の電位のときは第１
および第２のトランジスタのうち一方のみ、または第３
および第４のトランジスタのうち一方のみを導通状態と
して第１の電源電位ノードと出力ノードとの間または出
力ノードと第２の電源電位ノードとの間に流れる電流を
抑えることで第２の電源電位ノードに発生するノイズが
抑制されるので、この第２の電源電位ノードに一方のソ
ース／ドレインが接続されるメモリトランジスタのしき
い値電圧の状態の検出を正確におこなえるようになり、
これによりしきい値電圧の制御を正確におこなうことが
できる。
また、請求項６に係る発明においては、出力バッファ回
路におけるスイッチング制御手段が、第１の電源電位ノ
ードに与えられる電源電位が低い第１の電位のとき、第
１のスイッチング手段または出力ノードと第２の電源電
位ノードとの間に並列に接続された第２および第３のス
イッチング手段を入力信号に応じて導通状態とし、ま
た、第１の電源電位ノードに与えられる電源電位が高い
第２の電位のとき、入力信号に応じて出力手段における
第１のスイッチング手段または第２のスイッチング手段
を導通状態とし、第３のスイッチング手段を非導通状態
とする。従って、第１の電源電位ノードに与えられる電
源電位が低い第１の電位で、出力ノードと第２の電源電
位ノードが導通するときは並列に接続された第２および
第３のスイッチング手段が共に導通状態となって、出力
ノードと第２の電源電位ノードとの間に大きな電流が流
れるので入力信号に応じた出力ノードに現れるのが速く
なる。さらに、第１の電源電位ノードに与えられる電源
電位が高い第２の電位で、出力ノードと第２の電源電位
ノードが導通するときは並列に接続された第２および第
３のスイッチング手段のうち第２のスイッチング手段の
みを導通状態として出力ノードと第２の電源電位ノード
との間に流れる電流を抑えることで第２の電源電位ノー
ドに発生するノイズが抑制されるので、この第２の電源
電位ノードに一方のソース／ドレインが接続されるメモ
リトランジスタのしきい値電圧の状態の検出を正確にお
こなえるようになり、これによりしきい値電圧の制御を
正確におこなうことができる。
［実施例］ 以下、この発明の実施例を図面を用いて詳細に説明す
る。
この実施例においては、この発明によるバッファ回路が
EPROMに適用される場合について説明する。
第３図は、この発明によるバッファ回路が適用されるEP
ROMの構成を示すブロック図である。第３図に示すよう
に、このEPROMは、メモリセルアレイ20、Ｘデコーダ3
0、Ｙデコーダ40、アドレス入力回路50、Ｙゲート部6
0、データ入出力部70、および制御回路80を備える。メ
モリセルアレイ20内には、第４図に示すように、複数の
ワード線WLおよび複数のビット線BLが互いに交差するよ
うに配置されており、それらの交点にメモリセルMCが設
けられている。メモリセルMCは、第10図に示したメモリ
トランジスタからなる。メモリセルアレイ20は、16のメ
モリセルアレイブロック20aを含む。Ｙゲート部60は、
複数のメモリセルアレイブロック20aに対応して、複数
のＹゲート60aを含む。データ入出力部70は、複数のメ
モリセルアレイブロック20aに対応して、複数のデータ
入出力回路70aを含む。制御回路80には、外部から各種
制御信号が与えられる。制御回路80は、この制御信号に
応答して各種タイミング信号を発生し、EPROMの各部分
の動作を制御する。
アドレス入力回路50には、外部からアドレス信号A0〜A1
5が与えられる。Ｘデコーダ30には、アドレス入力回路5
0からＸアドレス信号が与えられる。Ｙデコーダ40に
は、アドレス入力回路50からＹアドレス信号が与えられ
る。Ｘデコーダ30は、Ｘアドレス信号に応答して、メモ
リセルアレイ20内の複数のワード線WLのうち１つを選択
する。Ｙデコーダ40は、Ｙアドレス信号に応答して、複
数のメモリセルアレイブロック20a内のそれぞれ１つの
ビット線BLを選択する。複数のＹゲート60aは、それぞ
れ対応するメモリセルアレイブロック20aにおいて選択
されたビット線BLを対応するデータ入出力回路70aに接
続する。このようにして選択されたワード線WLおよびビ
ット線BLの交点に設けられたメモリセルMCが選択され
る。
データの読出時には、このようにして選択されたメモリ
セルMCからＹゲート部60およびデータ入出力部70を介し
てデータD0〜D15が読出される。一方、データの書込時
には、データ入出力部70およびＹゲート部60を介して、
選択されたメモリセMCにデータD0〜D15が書込まれる。
第５図は、データ入出力部70に含まれるデータ入出力回
路70aの構成を示すブロック図である。
データ入出力回路70aは、書込回路71、入力バッファ回
路72、センスアンプ73、および出力バッファ回路74を含
む。入力バッファ回路72は、データの書込時に、外部か
ら与えられるデータＤを書込回路71に与える。書込回路
71は、選択されたビット線にＹゲート60を介して所定の
電圧を与える。また、センスアンプ73は、データの読出
時に、選択されたビット線上の電位を増幅する。出力バ
ッファ回路74は、センスアンプ73の出力を所定のタイミ
ングでデータＤとして外部に出力する。この出力バッフ
ァ回路74に、この発明の一実施例による出力バッファ回
路が適用される。
なお、ページ書込方式のEPROMにおいては、データ入出
力回路70aは第６図に示すように構成される。第６図に
おいて、データ入出力回路70aには２つのラッチ回路75,
76および２つの書込回路77,78が設けられる。また、１
つのメモリセルアレイブロック20aに対して２つのＹゲ
ート61,62が設けられる。データの書込時には、書込ま
れるべきデータがラッチ回路75および76にそれぞれラッ
チされる。そして、ラッチ回路75,76に保持されたデー
タが書込回路77,78およびＹゲート61,62を介して同時に
メモリセルアレイブロック20a内の選択されたメモリセ
ルに書込まれる。このページ書込方式によると、データ
の書込に要する時間が短縮され得る。
第１図は、この発明の一実施例による出力バッファ回路
の構成を示す回路図である。
第１図の出力バッファ回路は、ＰチャネルMOSFET1,2、
ＮチャネルMOSFET3,4、NANDゲート5,6、NORゲート7,8か
らなる。ＰチャネルMOSFET1,2は、電源端子16と出力端
子10との間に並列に接続されている。ＮチャネルMOSFET
3,4は、接続端子17と出力端子10との間に並列に接続さ
れている。電源端子16には電源電位VCCが与えられ、接
地端子17には接地電位が与えられる。
また、NANDゲート６の第１の入力端子には電圧センス信
号▲▼が与えられ、NORゲート８の第１の入力端
子には電圧センス信号VPSが与えられる。NANDゲート６
の第２の入力端子およびNANDゲート５の一方の入力端子
には出力制御信号oeが与えられる。NORゲート８の第２
の入力端子およびNORゲート７の一方の入力端子には出
力制御出力▲▼が与えられる。NANDゲート６の第３
の入力端子、NANDゲート５の他方の入力端子、NORゲー
ト７の他方の入力端子およびNORゲート８の第３の入力
端子は、内部データ信号Dinを受ける入力端子９に接続
されている。電圧センス信号VPS,▲▼および出力
制御信号oe,▲▼は、第３図に示す制御回路80から
与えられる。また、入力端子９は、第５図に示すセンス
アンプ73に接続されている。
なお、ＰチャネルMOSFET1,2およびＮチャネルMOSFET3,4
の各々は、電流駆動能力が第８図に示す従来の出力バッ
ファ回路に含まれるMOSFETのそれの約半分になるように
形成されている。すなわち、第１図の出力バッファ回路
に含まれる各MOSFET1〜４のサイズは、第８図に示す従
来の出力バッファ回路に含まれる各MOSFET1,3のサイズ
の約半分に形成されている。
次に、第１図に示す出力バッファ回路の動作を第２図を
参照しながら説明する。
書込用電源の電源電位VPPが5Vのとき、電圧センス信号V
PSは「Ｌ」レベルとなり、電圧センス信号▲▼は
「Ｈ」レベルとなる。また、書込用電源の電源電位VPP
が12.5V（書込電圧）のときには、電圧センス信号VPSが
「Ｈ」レベルとなり、電圧センス信号▲▼が
「Ｌ」レベルとなる。
通常のデータの読出時には、電源電位VCCおよび書込用
電源の電源電位VPPは共に5Vに設定される。このため、
電圧センス信号VPSおよび▲▼はそれぞれ「Ｌ」
レベルおよび「Ｈ」レベルとなる。また、出力制御信号
oeおよび▲▼がそれぞれ「Ｈ」レベルおよび「Ｌ」
レベルであるとする。まず、入力端子９に与えられる内
部データ信号Dinが「Ｈ」レベルのとき、NANDゲート5,6
の出力は共に「Ｌ」レベルになり、NORゲート7,8の出力
も共に「Ｌ」レベルとなる。これにより、ＰチャネルMO
SFET1,2は共に導通状態となり、ＮチャネルMOSFET3,4は
共に非導通状態となる。その結果、出力端子10には、
「Ｈ」レベルの出力データDoutが現われる。
同様にして、内部データ出力Dinが「Ｌ」レベルのと
き、NANDゲート5,6の出力は共に「Ｈ」レベルとなり、N
ORゲート7,8の出力も共に「Ｈ」レベルとなる。これに
より、ＰチャネルMOSFET1,2は共に非導通状態となり、
ＮチャネルMOSFET3,4は共に導通状態となる。その結
果、出力端子10には、「Ｌ」レベルの出力データDoutが
現われる。
上記の場合、各FET1〜４のサイズが第８図に示す各FET
1,3のサイズの約半分であり、かつＰチャネルMOSFET1,2
またはＮチャネルMOSFET3,4が同時に導通状態となるの
で、第１図の出力バッファ回路に流れる電流は第８図の
従来の出力バッファ回路に流れる電流と同様である。
次に、プログラムベリファイ時には、電源電位VCCが6V
または6.25〜6.5Vに設定され、書込用電源の電源電位V
PPが12.5Vに設定される。したがって、電圧センス信号V
PSおよび▲▼はそれぞれ「Ｈ」レベルおよび
「Ｌ」レベルとなる。また、出力制御信号oeおよび▲
▼をそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとす
る。この場合、NANDゲート６の出力は、内部データ信号
Dinが「Ｈ」レベルおよび「Ｌ」レベルのいずれであっ
ても「Ｈ」レベルとなる。そのため、ＰチャネルMOSFET
2は、常に非導通状態となる。同様に、NORゲート８の出
力は、内部データ信号Dinが「Ｈ」レベルおよび「Ｌ」
レベルのいずれであっても「Ｌ」レベルとなる。そのた
め、ＮチャネルMOSFET4は、常に非導通状態となる。こ
のとき、NANDゲート５およびNORゲート７は、通常のデ
ータの読出動作の場合と同様に動作する。すなわち、内
部データ信号Dinが「Ｈ」レベルのときには、NANDゲー
ト５の出力が「Ｌ」レベルとなる。その結果、Ｐチャネ
ルMOSFET1が導通状態となり、出力端子10に「Ｈ」レベ
ルの出力データDoutが現われる。また、内部データ信号
Dinが「Ｌ」レベルのときには、NORゲート７の出力が
「Ｈ」レベルとなる。その結果、ＮチャネルMOSFET3が
導通状態となり、出力端子10に「Ｌ」レベルの出力デー
タDinが現われる。
このように、プログラムベリファイ時に導通状態となる
MOSFETの数は、通常の読出時に導通状態となるMOSFETの
数の半分である。そのため、プログラムベリファイ時に
出力バッファ回路に流れる電流は、通常の読出時に出力
バッファ回路に流れる電流よりも減少する。その結果、
電源電位VCCが上昇してもスイッチング時に発生するノ
イズが減少する。
なお、プログラムベリファイ時のアクセスタイムは、通
常の読出時のアクセスタイムより遅くてもよいので、プ
ログラムベリファイ時に出力バッファ回路の電流駆動能
力が減少しても問題はない。
次に、出力制御信号oeおよび▲▼がそれぞれ「Ｌ」
レベルおよび「Ｈ」レベルであるとする。この場合、NA
NDゲート5,6の出力は共に「Ｈ」レベルとなり、NORゲー
ト7,8の出力は共に「Ｌ」レベルとなる。したがって、
ＰチャネルMOSFET1,2およびＮチャネルMOSFET3,4は共に
非導通状態となり、出力端子10はフローティング状態と
なる。
第７図は、この発明の他の実施例による出力バッファ回
路の構成を示す回路図である。
第７図において、ＰチャネルMOSFET5a,5bおよびＮチャ
ネルMOSFET5c,5dが、第１図に示されるNANDゲート５に
相当する回路を構成する。ＰチャネルMOSFET7a,7bおよ
びＮチャネルMOSFET7c,7dが、第１図に示されるNORゲー
ト７に相当する回路を構成する。また、ＮチャネルMOSF
ET6aおよびＰチャネルMOSFET6b,6cにより構成される回
路が、第１図に示されるNANDゲート６の代わりに設けら
れている。ＮチャネルMOSFET8a,8cおよびＰチャネルMOS
FET8bにより構成される回路が、第１図に示されるNORゲ
ート８の代わりに設けられている。
通常の読出時には、書込用電源の電源電位VPPが5Vに設
定され、第１図の出力バッファ回路の場合と同様に、電
圧センス信号VPSおよび▲▼がそれぞれ「Ｌ」レ
ベルおよび「Ｈ」レベルとなる。これにより、MOSFET6
a,6b,8a,8bが導通状態となり、MOSFET6c,8cが非導通状
態となる。したがって、ＰチャネルMOSFET1のゲートG1
およびＰチャネルMOSFET2のゲートG2は互いに同じ電位
となる。同様に、ＮチャネルMOSFET3のゲートG3および
ＮチャネルMOSFET4のゲートG4は互いに同じ電位とな
る。
ここで、出力制御信号oeおよび▲▼がそれぞれ
「Ｈ」レベルおよび「Ｌ」レベルとする。このとき、MO
SFET5d,7aが導通状態となり、MOSFET5b,7dが非導通状態
となる。これにより、MOSFET5a,5cがインバータとして
働き、MOSFET7b,7cがインバータとして働く。したがっ
て、内部データ信号Dinが「Ｈ」レベルのときには、Ｐ
チャネルMOSFET1,2が共に導通状態となり、出力端子10
に「Ｈ」の出力データDoutが現われる。逆に、内部デー
タ信号Dinが「Ｌ」レベルのときには、ＮチャネルMOSFE
T3,4が共に導通状態となり、出力端子10に「Ｌ」レベル
の出力データDoutが現われる。
プログラムベリファイ時には、書込用電源の電源電位V
PPが12.5Vに設定される。これにより、電圧センス信号V
PSおよび▲▼がそれぞれ「Ｈ」レベルおよび
「Ｌ」レベルとなる。この場合、MOSFET6a,6b,8a,8bは
非導通状態となり、MOSFET6c,8cは導通状態となる。そ
の結果、ＰチャネルMOSFET2のゲートG2は「Ｈ」レベル
となり、ＮチャネルMOSFET4のゲートG4は「Ｌ」レベル
となる。これにより、ＰチャネルMOSFET2およびＮチャ
ネルMOSFET4は非導通状態となる。この状態では、Ｐチ
ャネルMOSFET1およびＮチャネルMOSFET3のみが動作可能
となる。したがって、内部データ信号Dinが「Ｈ」レベ
ルのときにはＰチャネルMOSFET1が導通状態となり、出
力端子10に「Ｈ」レベルの出力データDoutが現われる。
逆に、内部データ信号Dinが「Ｌ」レベルのときには、
ＮチャネルMOSFET3が導通状態となり、出力端子10に
「Ｌ」レベルの出力データDoutが現われる。
なお、出力制御信号oeおよび▲▼がそれぞれ「Ｌ」
レベルおよび「Ｈ」レベルのときの動作は、第１図の出
力バッファ回路における動作と同様である。
このように、第７図に示す出力バッファ回路において
も、第１図に示す出力バッファ回路と同様の効果を奏す
る。
なお、上記実施例においては、第１〜第４のスイッチン
グ手段の各々が１つのMOSFETにより構成されているが、
第１〜第４のスイッチング手段の各々が複数のスイッチ
ング素子によって構成されてもよい。
［発明の効果］ 以上のように請求項１に係る発明においては、第１の電
源電位ノードに与えられる電源電位が低い第１の電位の
読み出しモードのときは入力信号に応じた出力が出力ノ
ードに現われるのが速く、かつ、第１の電源電位ノード
に与えられる電源電位が高い第２の電位のベリファイモ
ードのときは第２の電源電位ノードに発生するノイズが
抑制され、フローティングゲートを有するメモリトラン
ジスタのしきい値電圧の制御を正確におこなうことがで
きるという効果がある。
また、請求項２に係る発明においても、請求項１に係る
発明と同様の効果がある。
また、請求項３に係る発明においては、第１の電源電位
ノードに与えられる電源電位が第１の電位の第１のモー
ドのときはデータ信号に応じた出力が出力ノードに現れ
るが速く、かつ、第１の電源電位ノードに与えられる電
源電位が第２の電位の第２のモードのときは第２の電源
電位ノードに発生するノイズが抑制され、フローティン
グゲートを有するメモリトランジスタのしきい値電圧の
制御を正確におこなうことができるという効果がある。
また、請求項４に係る発明においては、第１の電源電位
ノードに与えられる電源電位が第１の電位の第１のモー
ドのときはデータ信号に応じた出力が出力ノードに現れ
るのを速くすることができ、かつ、第１の電源電位ノー
ドに与えられる電源電位が第２の電位の第２のモードの
ときは第２の電源電位ノードに発生するノイズが抑制さ
れ、フローティングゲートを有するメモリトランジスタ
のしきい値電圧の制御を正確におこなうことができると
いう効果がある。
また、請求項５に係る発明においては、第１の電源電位
ノードに与えられる電源電位が第１の電位の第１のモー
ドのときはデータ信号に応じた出力が出力ノードに現れ
るのを速くすることができ、かつ、第１の電源電位ノー
ドに与えられる電源電位が第２の電位の第２のモードの
ときは第２の電源電位ノードに発生するノイズが抑制さ
れ、フローティングゲートを有するメモリトランジスタ
のしきい値電圧の制御を正確におこなうことができると
いう効果がある。
また、請求項６に係る発明においては、第１の電源電位
ノードに与えられる電源電位が低い第１の電位で、出力
ノードと第２の電源電位ノードが導通するときは入力信
号に応じた出力が出力ノードに現れるのが速くなり、か
つ、第１の電源電位ノードに与えられる電源電位が高い
第２の電位のときはデータ信号に応じた出力が出力ノー
ドに現れるのを速くすることができ、フローティングゲ
ートを有するメモリトランジスタのしきい値電圧の制御
を正確におこなうことができるという効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による出力バッファ回路の
構成を示す回路図である。第２図は第１図の出力バッフ
ァ回路の動作を説明するための図である。第３図は第１
図の出力バッファ回路が適用されるEPROMの構成を示す
ブロック図である。第４図は第３図のEPROMに含まれる
メモリセルアレイの構成を示す回路図である。第５図は
第３図のEPROMに含まれるデータ入出力回路の構成の一
例を示すブロック図である。第６図は第３図のEPROMに
含まれるデータ入出力回路の構成の他の例を示すブロッ
ク図である。第７図はこの発明の他の実施例による出力
バッファ回路の構成を示す回路図である。第８図は従来
の出力バッファ回路の構成を示す回路図である。第９図
は第８図の出力バッファ回路の動作を説明するための図
である。第10図はEPROMに含まれるメモリトランジスタ
の構成を示す断面図である。第11図はメモリトランジス
タにおけるゲート電圧とドレイン電流との関係を示す図
である。第12図は出力バッファ回路のスイッチング時に
発生するノイズを説明するための等価回路図である。 図において、1,2はＰチャネルMOSFET、3,4はＮチャネル
MOSFET、5,6はNANDゲート、7,8はNORゲート、９は入力
端子、10は出力端子、16は電源端子、17は接地端子、5
a,5b,6b,6c,7a,7b,8bはＰチャネルMOSFET、5c,5d,6a,7
c,7d,8a,8cはＮチャネルMOSFETである。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧原 浩泰 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭61−294929（ＪＰ，Ａ)

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】読み出しモード時に第１の電位、ベリファ
    イモード時にこの第１の電位より高い第２の電位となる
    電源電位が与えられる第１の電源電位ノード、 上記電源電位よりも低い電位が与えられる第２の電源電
    位ノード、 １対のソース／ドレインとフローティングゲートとコン
    トロールゲートとを有し、ベリファイモード時に一方の
    ソース／ドレインが上記第２の電源電位ノードに接続さ
    れるメモリトランジスタを有するメモリセル、 上記第１の電源電位ノードと出力ノードとの間に接続さ
    れる第１のスイッチング手段および上記出力ノードと上
    記第２の電源電位ノードとの間に接続される第２のスイ
    ッチング手段を有する第１の出力手段と、上記第１の電
    源電位ノードと上記出力ノードとの間に接続される第３
    のスイッチング手段および上記出力ノードと上記第２の
    電源電位ノードとの間に接続される第４のスイッチング
    手段を有する第２の出力手段と、第１および第２の論理
    レベルを有する入力信号を受け、上記読み出しモード時
    では、上記入力信号が第１の論理レベルであると上記第
    １の出力手段における第１のスイッチング手段を導通状
    態かつ第２のスイッチング手段を非導通状態に、上記第
    ２の出力手段における第３のスイッチング手段を導通状
    態かつ第４のスイッチング手段を非導通状態にし、上記
    入力信号が第２の論理レベルであると上記第１の出力手
    段における第１のスイッチング手段を非導通状態かつ第
    ２のスイッチング手段を導通状態に、上記第２の出力手
    段における第３のスイッチング手段を非導通状態かつ第
    ４のスイッチング手段を導通状態にし、上記ベリファイ
    モード時では、上記入力信号が第１の論理レベルである
    と上記第１の出力手段における第１のスイッチング手段
    を導通状態かつ第２のスイッチング手段を非導通状態に
    し、上記入力信号が第２の論理レベルであると上記第１
    の出力手段における第１のスイッチング手段を非導通状
    態かつ第２のスイッチ手段を導通状態にするとともに、
    上記入力信号にかかわらず上記第２の出力手段における
    第３および第４のスイッチング手段を非導通状態にする
    スイッチング制御手段とを有する出力バッファ回路を備
    える半導体装置。
  2. 【請求項２】第１の電源電位ノードに与えられる電源電
    位が第１の電位であるか第２の電位であるかを示す電位
    検知信号を発生する電位検知信号発生手段をさらに備
    え、 出力バッファ回路におけるスイッチング制御手段は、 入力信号が第１の論理レベルであると第１の出力手段に
    おける第１のスイッチング手段を導通状態かつ第２のス
    イッチング手段を非導通状態とし、上記入力信号が第２
    の論理レベルであると上記第１のスイッチング手段を非
    導通状態かつ上記第２のスイッチング手段を導通状態と
    する第１の論理手段と、 上記電位検知信号が上記第１の電源電位ノードに与えら
    れる電源電位が第１の電位であることを示すとき、上記
    入力信号が第１の論理レベルであると第２の出力手段に
    おける第３のスイッチング手段を導通状態かつ第４のス
    イッチング手段を非導通状態とし、上記入力信号が第２
    の論理レベルであると上記第３のスイッチング手段を非
    導通状態かつ上記第４のスイッチング手段を導通状態と
    し、上記電位検知信号が上記第１の電源電位ノードに与
    えられる電源電位が第２の電位であることを示すとき、
    上記入力信号の論理レベルにかかわらず上記第３および
    第４のスイッチング手段を非導通状態とする第２の論理
    手段とを有する請求項１記載の半導体装置。
  3. 【請求項３】１対のソース／ドレインとフローティング
    ゲートとコントロールゲートとを有し、上記第１の電源
    電位ノードに与えられる電源電位が第１のモードを示す
    第１の電位および第２のモードを示す第２の電位のうち
    第２の電位のときに一方のソース／ドレインが第２の電
    源電位ノードに接続されるメモリトランジスタ、およ
    び、 上記第１の電源電位ノードと出力ノードとの間に接続さ
    れた第１のトランジスタと、 上記第１の電源電位ノードと上記出力ノードとの間に接
    続された第２のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第３のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
    号と上記第１の電源電位ノードに与えられた電源電位が
    第１の電位か第２の電位かを示す電位検知信号とデータ
    信号とが入力され、上記電位検知信号が上記第１の電位
    を示しかつ上記出力制御信号がデータを出力させないこ
    とを示す場合、上記データ信号の状態にかかわらず上記
    第１および第２のトランジスタを非導通状態とし、上記
    電位検知信号が上記第１の電位を示しかつ上記出力制御
    信号がデータを出力させることを示す場合、上記データ
    信号に応じて上記第１および第２のトランジスタを共に
    導通状態または非導通状態とし、上記電位検知信号が上
    記第２の電位を示しかつ上記出力制御信号がデータを出
    力させないことを示す場合、上記データ信号の状態にか
    かわらず上記第１および第２のトランジスタを非導通状
    態とし、上記電位検知信号が上記第２の電位を示しかつ
    上記出力制御信号がデータを出力させることを示す場
    合、上記データ信号に応じて上記第１のトランジスタを
    導通状態または非導通状態とするとともに、上記データ
    信号の状態にかかわらず上記第２のトランジスタを非導
    通状態とする第１のトランジスタ制御手段と、 上記出力制御信号と上記電位検知信号とデータ信号とが
    入力され、上記電位検知信号が第１の電位を示しかつ上
    記出力制御信号がデータを出力させないことを示す場
    合、上記データ信号の状態にかかわらず上記第３および
    第４のトランジスタを非導通状態とし、上記電位検知信
    号が第１の電位を示しかつ上記出力制御信号がデータを
    出力させることを示す場合、上記データ信号に応じて上
    記第３および第４のトランジスタを共に導通状態または
    非導通状態とし、上記電位検知信号が第２の電位を示し
    かつ上記出力制御信号がデータを出力させないことを示
    す場合、上記データ信号の状態にかかわらず上記第３お
    よび第４のトランジスタを非導通状態とし、上記電位検
    知信号が第２の電位を示しかつ上記出力制御信号がデー
    タを出力させることを示す場合、上記データ信号に応じ
    て上記第３のトランジスタを導通状態または非導通状態
    とするとともに、上記データ信号の状態にかかわらず上
    記第４のトランジスタを非導通状態とする第２のトラン
    ジスタ制御手段とを有する出力バッファ回路を備える半
    導体装置。
  4. 【請求項４】１対のソース／ドレインとフローティング
    ゲートとコントロールゲートとを有し、上記第１の電源
    電位ノードに与えられる電源電位が第１のモードを示す
    第１の電位および第２のモードを示す第２の電位のうち
    第２の電位のときに一方のソース／ドレインが第２の電
    源電位ノードに接続されるメモリトランジスタ、およ
    び、 上記第１の電源電位ノードと出力ノードとの間に接続さ
    れた第１のトランジスタと、 上記第１の電源電位ノードと上記出力ノードとの間に接
    続された第２のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第３のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
    号とデータ信号とが入力され、出力が上記第１のトラン
    ジスタのゲート電極に接続され、上記出力制御信号がデ
    ータを出力させないことを示す場合、上記データ信号の
    状態にかかわらず上記第１のトランジスタを非導通状態
    とし、上記出力制御信号がデータを出力させることを示
    す場合、上記データ信号に応じて上記第１のトランジス
    タを導通状態または非導通状態とする第１のトランジス
    タ制御手段と、 上記出力制御信号とデータ信号と上記第１の電源電位ノ
    ードに与えられる電源電位が第１の電位か第２の電位か
    を示す電位検知信号とが入力され、出力が上記第２のト
    ランジスタのゲート電極に接続され、上記電位検知信号
    が上記第１の電位を示しかつ上記出力制御信号がデータ
    を出力させないことを示す場合、上記データ信号の状態
    にかかわらず上記第２のトランジスタを非導通状態と
    し、上記電位検知信号が上記第１の電位を示しかつ上記
    出力制御信号がデータを出力させることを示す場合、上
    記データ信号に応じて上記第２のトランジスタを導通状
    態または非導通状態とし、上記電位検知信号が上記第２
    の電位を示す場合、上記出力制御信号および上記データ
    信号の状態にかかわらず上記第２のトランジスタを非導
    通状態とする第２のトランジスタ制御手段と、 上記出力制御信号とデータ信号とが入力され、出力が上
    記第３のトランジスタのゲート電極に接続され、上記出
    力制御信号がデータを出力させないことを示す場合、上
    記データ信号の状態にかかわらず上記第３のトランジス
    タを非導通状態とし、上記出力制御信号がデータを出力
    させることを示す場合、上記データ信号に応じて上記第
    ３のトランジスタを導通状態または非導通状態とする第
    ３のトランジスタ制御手段と、 上記出力制御信号と上記電位検知信号と上記データ信号
    とが入力され、出力が上記第４のトランジスタのゲート
    電極に接続され、上記電位検知信号が上記第１の電位を
    示しかつ上記出力制御信号がデータを出力させないこと
    を示す場合、上記データ信号の状態にかかわらず上記第
    ４のトランジスタを非導通状態とし、上記電位検知信号
    が上記第１の電位を示しかつ上記出力制御信号がデータ
    を出力させることを示す場合、上記データ信号に応じて
    上記第４のトランジスタを導通状態または非導通状態と
    し、上記電位検知信号が上記第２の電位を示す場合、上
    記出力制御信号および上記データ信号の状態にかかわら
    ず上記第４のトランジスタを非導通状態とする第４のト
    ランジスタ制御手段とを有する出力バッファ回路を備え
    る半導体装置。
  5. 【請求項５】１対のソース／ドレインとフローティング
    ゲートとコントロールゲートとを有し、上記第１の電源
    電位ノードに与えられる電源電位が第１のモードを示す
    第１の電位および第２のモードを示す第２の電位のうち
    第２の電位のときに一方のソース／ドレインが第２の電
    源電位ノードに接続されるメモリトランジスタ、およ
    び、 上記第１の電源電位ノードと出力ノードとの間に接続さ
    れた第１のトランジスタと、 上記第１の電源電位ノードと上記出力ノードとの間に接
    続された第２のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第３のトランジスタと、 上記第２の電源電位ノードと上記出力ノードとの間に接
    続された第４のトランジスタと、 データを出力させるか出力させないかを示す出力制御信
    号とデータ信号とが入力され、出力が上記第１のトラン
    ジスタのゲート電極に接続され、上記出力制御信号がデ
    ータを出力させないことを示す場合、上記データ信号の
    状態にかかわらず上記第１のトランジスタを非導通状態
    とし、上記出力制御信号がデータを出力させることを示
    す場合、上記データ信号に応じて上記第１のトランジス
    タを導通状態または非導通状態とする第１のトランジス
    タ制御手段と、 上記第１のトランジスタ制御手段の出力と上記第１の電
    源電位ノードに与えられた電源電位が第１の電位か第２
    の電位かを示す電位検知信号とが入力され、出力が上記
    第２のトランジスタのゲート電極に接続され、上記電位
    検知信号が上記第１の電位を示す場合、上記第１のトラ
    ンジスタ制御手段の出力に応じて上記第２のトランジス
    タを導通状態または非導通状態とし、上記電位検知信号
    が上記第２の電位を示す場合、上記第１のトランジスタ
    制御信号の出力の状態にかかわらず上記第２のトランジ
    スタを非導通状態とする第２のトランジスタ制御手段
    と、 上記出力制御信号とデータ信号とが入力され、出力が上
    記第３のトランジスタのゲート電極に接続され、上記出
    力制御信号がデータを出力させないことを示す場合、上
    記データ信号の状態にかかわらず上記第３のトランジス
    タを非導通状態とし、上記出力制御信号がデータを出力
    させることを示す場合、上記データ信号に応じて上記第
    ３のトランジスタを導通状態または非導通状態とする第
    ３のトランジスタ制御手段と、 上記第３のトランジスタ制御手段の出力と上記電位検知
    信号とが入力され、出力が上記第４のトランジスタのゲ
    ート電極に接続され、上記電位検知信号が上記第１の電
    位を示す場合、上記第３のトランジスタ制御手段の出力
    に応じて上記第４のトランジスタを導通状態または非導
    通状態とし、上記電位検知信号が上記第２の電位を示す
    場合、上記第３のトランジスタ制御手段の出力の状態に
    かかわらず上記第４のトランジスタを非導通状態とする
    第４のトランジスタ制御手段とを有する出力バッファ回
    路を備える半導体装置。
  6. 【請求項６】第１の電位またはこの第１の電位より高い
    第２の電位の電源電位が与えられる第１の電源電位ノー
    ド、 上記電源電位よりも低い電位が与えられる第２の電源電
    位ノード、 １対のソース／ドレインとフローティングゲートとコン
    トロールゲートとを有し、上記第１の電源電位ノードに
    与えられる電源電位が上記第２の電位のときに一方のソ
    ース／ドレインが上記第２の電源電位ノードに接続され
    るメモリトランジスタを有するメモリセル、 上記第１の電源電位ノードと出力ノードとの間に接続さ
    れる第１のスイッチング手段および上記出力ノードと上
    記第２の電源電位ノードとの間に接続される第２のスイ
    ッチング手段を有する第１の出力手段と、上記出力ノー
    ドと上記第２の電源電位ノードとの間に接続される第３
    のスイッチング手段を有する第２の出力手段と、第１お
    よび第２の論理レベルを有する入力信号を受け、上記第
    １の電源電位ノードに与えられる電源電位が第１の電位
    のとき、上記入力信号が第１の論理レベルであると上記
    第１の出力手段における第１のスイッチング手段を導通
    状態かつ第２のスイッチング手段を非導通状態に、上記
    第２の出力手段における第３のスイッチング手段を非導
    通状態にし、上記入力信号が第２の論理レベルであると
    上記第１の出力手段における第１のスイッチング手段を
    非導通状態かつ第２のスイッチング手段を導通状態に、
    上記第２の出力手段における第３のスイッチング手段を
    導通状態にし、上記第１の電源電位ノードに与えられる
    電源電位が上記第２の電位のとき、上記入力信号が第１
    の論理レベルであると上記第１の出力手段における第１
    のスイッチング手段を導通状態かつ第２のスイッチング
    手段を非導通状態にし、上記入力信号が第２の論理レベ
    ルであると上記第１の出力手段における第１のスイッチ
    ング手段を非導通状態かつ第２のスイッチング手段を導
    通状態にし、上記入力信号にかかわらず上記第２の出力
    手段における第３のスイッチング手段を非導通状態にす
    るスイッチング制御手段とを有する出力バッファ回路を
    備える半導体装置。
JP27957288A 1988-11-04 1988-11-04 半導体装置 Expired - Fee Related JPH0777345B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27957288A JPH0777345B2 (ja) 1988-11-04 1988-11-04 半導体装置
US07/405,997 US5003205A (en) 1988-11-04 1989-09-12 Buffer circuit used in a semiconductor device operating by different supply potentials and method of operating the same
DE3936676A DE3936676A1 (de) 1988-11-04 1989-11-03 Pufferschaltkreis fuer eine mit verschiedenen versorgungspotentialen arbeitende halbleitereinrichtung und verfahren zu deren betrieb
US07/639,474 US5097152A (en) 1988-11-04 1991-01-10 Buffer circuit used in a semiconductor device operating by different supply potentials and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27957288A JPH0777345B2 (ja) 1988-11-04 1988-11-04 半導体装置

Publications (2)

Publication Number Publication Date
JPH02125521A JPH02125521A (ja) 1990-05-14
JPH0777345B2 true JPH0777345B2 (ja) 1995-08-16

Family

ID=17612849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27957288A Expired - Fee Related JPH0777345B2 (ja) 1988-11-04 1988-11-04 半導体装置

Country Status (3)

Country Link
US (2) US5003205A (ja)
JP (1) JPH0777345B2 (ja)
DE (1) DE3936676A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195120A (ja) * 1989-12-22 1991-08-26 Sharp Corp 半導体出力回路
JP3059737B2 (ja) * 1989-12-25 2000-07-04 シャープ株式会社 半導体記憶装置
JP2549743B2 (ja) * 1990-03-30 1996-10-30 株式会社東芝 出力回路
JP2616142B2 (ja) * 1990-05-31 1997-06-04 日本電気株式会社 出力回路
US5066872A (en) * 1990-06-11 1991-11-19 Texas Instruments Incorporated Speed-up technique for a constant di/dt buffer
US5239214A (en) * 1990-09-03 1993-08-24 Matsushita Electric Industrial Co., Ltd. Output circuit and data transfer device employing the same
JPH04120817A (ja) * 1990-09-11 1992-04-21 Mitsubishi Electric Corp Ｌｓｉ回路の出力バッファ回路
JPH04153761A (ja) * 1990-10-17 1992-05-27 Nec Corp 出力バッファ
JP2930440B2 (ja) * 1991-04-15 1999-08-03 沖電気工業株式会社 半導体集積回路
US5192881A (en) * 1991-06-28 1993-03-09 Vlsi Technology, Inc. Circuit which reduces noise caused by high current outputs
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
JP2761136B2 (ja) * 1991-10-14 1998-06-04 シャープ株式会社 出力回路
KR940008718B1 (ko) * 1991-10-25 1994-09-26 삼성전자 주식회사 직류 전류를 제거한 데이타 출력버퍼
JPH05243940A (ja) * 1992-02-27 1993-09-21 Mitsubishi Electric Corp 出力バッファ装置
DE69334054T2 (de) * 1992-06-15 2006-12-07 Fujitsu Ltd., Kawasaki Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden
DE4224804C1 (de) * 1992-07-27 1994-01-13 Siemens Ag Programmierbare logische Schaltungsanordnung
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
KR950002084B1 (ko) * 1992-12-16 1995-03-10 현대전자산업주식회사 고전압 노이즈 감소용 데이타 출력 버퍼회로
US5347177A (en) * 1993-01-14 1994-09-13 Lipp Robert J System for interconnecting VLSI circuits with transmission line characteristics
US5444402A (en) * 1993-01-29 1995-08-22 Advanced Micro Devices Variable strength clock signal driver and method of manufacturing the same
US5438278A (en) * 1993-09-28 1995-08-01 Advanced Micro Devices, Inc. High speed CMOS output buffer circuit minimizes propagation delay and crowbar current
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
US5450356A (en) * 1994-10-25 1995-09-12 At&T Corp. Programmable pull-up buffer
EP0717501A1 (en) * 1994-12-15 1996-06-19 Advanced Micro Devices, Inc. Programmable drive buffer
US5550488A (en) * 1995-06-06 1996-08-27 International Business Machines Corporation Self timed driver
US5926651A (en) * 1995-07-28 1999-07-20 Intel Corporation Output buffer with current paths having different current carrying characteristics for providing programmable slew rate and signal strength
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
US5719507A (en) * 1995-10-12 1998-02-17 Xilinx, Inc. Logic gate having transmission gate for electrically configurable device multiplexer
US5742832A (en) * 1996-02-09 1998-04-21 Advanced Micro Devices Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
JP3123952B2 (ja) * 1997-09-30 2001-01-15 日本電気アイシーマイコンシステム株式会社 出力バッファ回路
US6014036A (en) * 1997-11-20 2000-01-11 International Business Machines Corporation Bidirectional data transfer path having increased bandwidth
EP0982733B1 (en) * 1998-08-19 2006-03-22 Texas Instruments Incorporated An output buffer
JP3374820B2 (ja) * 1999-01-08 2003-02-10 セイコーエプソン株式会社 出力バッファ回路
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
JP2004364031A (ja) * 2003-06-05 2004-12-24 Toshiba Corp 半導体集積回路
US6809560B1 (en) 2003-07-11 2004-10-26 Micrel, Inc. Load sensing circuit for a power MOSFET switch
US7173450B2 (en) * 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller
US7317333B1 (en) * 2005-02-10 2008-01-08 Xilinx, Inc. Large loading split I/O driver with negligible crowbar
KR100945811B1 (ko) * 2008-08-08 2010-03-08 주식회사 하이닉스반도체 데이터 출력 회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936427A (ja) * 1982-08-24 1984-02-28 Mitsubishi Electric Corp 出力回路
JPH06101679B2 (ja) * 1985-06-21 1994-12-12 株式会社日立製作所 半導体集積回路装置
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
JPS6234830U (ja) * 1985-08-19 1987-02-28
US4638187A (en) * 1985-10-01 1987-01-20 Vtc Incorporated CMOS output buffer providing high drive current with minimum output signal distortion
GB2184622B (en) * 1985-12-23 1989-10-18 Philips Nv Outputbuffer and control circuit providing limited current rate at the output
JPS62220026A (ja) * 1986-03-20 1987-09-28 Toshiba Corp 出力バツフア回路
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
US4806794A (en) * 1987-07-22 1989-02-21 Advanced Micro Devices, Inc. Fast, low-noise CMOS output buffer
US4882507B1 (en) * 1987-07-31 1993-03-16 Output circuit of semiconductor integrated circuit device
US4820942A (en) * 1988-01-27 1989-04-11 Advanced Micro Devices, Inc. High-speed, high-drive output buffer circuits with reduced ground bounce
US4857770A (en) * 1988-02-29 1989-08-15 Advanced Micro Devices, Inc. Output buffer arrangement for reducing chip noise without speed penalty
JPH073945B2 (ja) * 1988-06-27 1995-01-18 日本電気株式会社 Ｃｍｏｓ出力回路

Also Published As

Publication number Publication date
JPH02125521A (ja) 1990-05-14
DE3936676C2 (ja) 1991-05-02
US5003205A (en) 1991-03-26
DE3936676A1 (de) 1990-05-10
US5097152A (en) 1992-03-17

Similar Documents

Publication Publication Date Title
JPH0777345B2 (ja) 半導体装置
US5381374A (en) Memory cell data output circuit having improved access time
EP0293339B1 (en) Nonvolatile memory device with a high number of cycle programming endurance
JP3881020B2 (ja) プログラム可能論理回路用のプログラム可能不揮発性両方向スイッチ
EP0186907A2 (en) Non-volatile semiconductor memory device having an improved write circuit
JPH08124395A (ja) メモリ装置
US4870618A (en) Semiconductor memory equipped with test circuit for testing data holding characteristic during data programming period
KR930000963B1 (ko) 불휘발성 메모리 회로장치
JP2573380B2 (ja) 不揮発性半導体メモリ
US4019068A (en) Low power output disable circuit for random access memory
EP0377840A2 (en) Nonvolatile semiconductor memory device having reference potential generating circuit
CA1115843A (en) Dynamic precharge circuitry
KR100210627B1 (ko) 반도체 메모리 장치
JPH0766675B2 (ja) プログラマブルｒｏｍ
JPH0516119B2 (ja)
JP2542110B2 (ja) 不揮発性半導体記憶装置
US5986946A (en) Method and apparatus for reducing row shut-off time in an interleaved-row memory device
EP0268288A2 (en) Semiconductor memory device
JP2954079B2 (ja) 不揮発性半導体メモリ
JPH0330193A (ja) 不揮発性半導体記憶装置
JP2633817B2 (ja) 不揮発性半導体メモリ
JPS62102498A (ja) スタテイツク型ランダムアクセスメモリのメモリセル電源制御回路
JP3100393B2 (ja) 半導体記憶装置
JP3745875B2 (ja) 半導体メモリ装置のバーンインストレス制御回路
JP2714478B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees