KR100945811B1 - 데이터 출력 회로 - Google Patents

데이터 출력 회로 Download PDF

Info

Publication number
KR100945811B1
KR100945811B1 KR1020080077708A KR20080077708A KR100945811B1 KR 100945811 B1 KR100945811 B1 KR 100945811B1 KR 1020080077708 A KR1020080077708 A KR 1020080077708A KR 20080077708 A KR20080077708 A KR 20080077708A KR 100945811 B1 KR100945811 B1 KR 100945811B1
Authority
KR
South Korea
Prior art keywords
voltage
level
control signal
power supply
control unit
Prior art date
Application number
KR1020080077708A
Other languages
English (en)
Other versions
KR20100018941A (ko
Inventor
백창기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080077708A priority Critical patent/KR100945811B1/ko
Priority to US12/341,938 priority patent/US7847594B2/en
Publication of KR20100018941A publication Critical patent/KR20100018941A/ko
Application granted granted Critical
Publication of KR100945811B1 publication Critical patent/KR100945811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

본 발명은 구동 제어신호에 따라 입력 데이터에 상응하는 논리 레벨로 데이터 출력단을 구동하도록 구성된 복수개의 드라이버; 및 상기 복수개의 드라이버 중 일부의 드라이버들로 공급되는 구동 제어신호를 활성화시켜 출력하고, 전원 전압의 레벨에 따라 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화 또는 비활성화시켜 출력하도록 구성된 제어부를 구비한다.
전원 전압(VDDQ), 드라이버

Description

데이터 출력 회로{DATA OUTPUT CIRCUIT}
본 발명은 데이터 출력 회로에 관한 것으로서, 서로 다른 전원전압을 이용하여 구동이 가능한 데이터 출력 회로에 관한 것이다.
도 1은 종래의 기술에 따른 데이터 출력 회로의 블록도이다.
종래의 기술에 따른 데이터 출력 회로는 도 1에 도시된 바와 같이, 제어부(10) 및 데이터 구동부(20)를 구비한다.
상기 제어부(10)는 입력 데이터(DATA_IN)의 레벨에 따라 구동신호(PU, PD)를 생성하도록 구성된다.
상기 데이터 구동부(20)는 복수개의 드라이버로 이루어진 드라이버 그룹을 구비하며, 상기 구동신호(PU, PD)에 따라 상기 드라이버 그룹을 동작시켜 출력 데이터(DATA_OUT)를 상기 입력 데이터(DATA_IN)의 논리 레벨로 구동하도록 구성된다.
반도체 메모리의 표준 규정 중에는 데이터 출력 회로의 출력 임피던스 규정도 포함되어 있으며, 데이터 출력 회로의 설계시 출력 임피던스 규정에 준하도록 설계가 이루어져야 한다.
데이터 출력 회로의 출력 임피던스는 드라이버 그룹의 구동 능력(Driving Strength)에 따라 결정되며, 상기 드라이버 그룹의 구동 능력은 드라이버 그룹에 포함된 드라이버의 수를 증가 또는 감소시켜 조정할 수 있다.
종래의 기술에 따른 데이터 출력 회로는 특정 레벨의 전원 전압(VDDQ) 예를 들어, 1.8V의 전원 전압(VDDQ)을 사용할 경우, 출력 임피던스가 표준 규정에 맞도록 드라이버 그룹의 설계가 이루어졌다.
반도체 메모리 분야에서 전력 효율의 중요성이 높아짐에 따라 전원 전압(VDDQ)은 점점 낮아지는 추세이다. 따라서 반도체 메모리는 1.8V는 물론이고, 더 낮은 레벨 예를 들어, 1.2V의 전원 전압(VDDQ)을 사용할 경우에도 출력 임피던스가 표준 규정을 만족해야 한다.
그러나 종래의 기술에 따른 데이터 출력 회로는 1.8V의 전원 전압(VDDQ)에 맞도록 드라이버 그룹의 설계가 이루어져 있으므로 1.2V의 전원 전압(VDDQ)을 사용할 경우 출력 임피던스를 표준 규정에 준하는 값으로 만족시킬 수 없는 문제점이 있다.
물론 서로 다른 전원 전압(VDDQ) 즉, 1.8V와 1.2V의 전원 전압(VDDQ) 각각에 대해 별도로 설계한 데이터 출력 회로 두 개를 사용할 수도 있다. 그러나 이 경우 두 개의 데이터 출력 회로를 구성함에 따른 회로 면적 증가 및 두 개의 데이터 출력 회로가 데이터 출력 핀(DQ)에 동시에 연결됨에 따른 핀 커패시턴스 증가를 초래할 수 있다.
본 발명은 서로 다른 레벨을 갖는 전원 전압에 대하여 출력 임피던스를 규정에 준하는 값으로 유지시킬 수 있도록 한 데이터 출력 회로를 제공함에 그 목적이 있다.
본 발명은 서로 다른 레벨을 갖는 전원 전압에 대하여 동작 가능한 데이터 출력 회로 구성 시 면적 증가를 최소화할 수 있도록 한 데이터 출력 회로를 제공함에 다른 목적이 있다.
본 발명에 따른 데이터 출력 회로는 구동 제어신호에 따라 입력 데이터에 상응하는 논리 레벨로 데이터 출력단을 구동하도록 구성된 복수개의 드라이버; 및 상기 복수개의 드라이버 중 일부의 드라이버들로 공급되는 구동 제어신호를 활성화시켜 출력하고, 전원 전압의 레벨에 따라 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화 또는 비활성화시켜 출력하도록 구성된 제어부를 구비함을 특징으로 한다.
본 발명에 따른 데이터 출력 회로는 입력 데이터에 상응하는 논리 레벨로 데이터 출력단을 구동하도록 구성된 제 1 드라이버 그룹; 상기 입력 데이터에 상응하는 논리 레벨로 상기 데이터 출력단을 구동하도록 구성된 제 2 드라이버 그룹; 및 전원 전압의 레벨에 따라 상기 제 2 드라이버 그룹을 동작시키도록 구성된 제어부를 구비함을 다른 특징으로 한다.
본 발명에 따른 데이터 출력 회로는 입력 데이터에 상응하는 제 1 구동 제어신호를 생성하도록 구성된 제 1 제어부; 전원 전압 레벨에 따라 상기 입력 데이터에 상응하는 제 2 구동 제어신호를 생성하도록 구성된 제 2 제어부; 및 상기 제 1 구동 제어신호 및 상기 제 2 구동 제어신호에 따라 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 데이터 구동부를 구비함을 또 다른 특징으로 한다.
본 발명에 따른 데이터 출력 회로는 입력 데이터에 상응하는 제 1 구동 제어신호를 생성하도록 구성된 제 1 제어부; 전원 전압이 제 1 레벨일 경우 제 2 구동 제어신호를 비 활성화 시키고, 상기 전원 전압이 제 2 레벨일 경우 상기 제 2 구동 제어신호를 입력 데이터에 상응하는 레벨로 활성화시키도록 구성된 제 2 제어부: 상기 제 1 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 제 1 드라이버 그룹; 및 상기 제 2 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 제 2 드라이버 그룹을 구비함을 또 다른 특징으로 한다.
본 발명에 따른 데이터 출력 회로는 다음과 같은 효과가 있다.
첫째, 서로 다른 레벨의 전원 전압을 사용하더라도 출력 임피던스를 규정에 준하는 값으로 유지시킬 수 있다.
둘째, 전원 전압 별로 공유할 수 있도록 드라이버 회로 설계가 이루어지므로 회로 면적 증가를 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 데이터 출력 회로의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 데이터 출력 회로의 블록도이다.
본 발명에 따른 데이터 출력 회로(100)는 도 2에 도시된 바와 같이, 제 1 제어부(200), 제 2 제어부(300) 및 데이터 구동부(400)를 구비한다.
상기 제 1 제어부(200)는 전원 전압(VDDQ)의 레벨과 상관없이 제 1 인에이블 신호(EN, ENB)가 활성화된 경우 입력 데이터(DATA_IN)의 레벨에 따라 제 1 구동 제어신호(PU1, PD1)를 생성하도록 구성된다. 상기 제 1 인에이블 신호(EN, ENB)는 데이터 출력 회로의 동작 여부를 결정하기 위한 신호로서, 제 1 인에이블 신호(EN, ENB)가 비활성화 레벨인 경우 입력 데이터(DATA_IN)와 상관없이 데이터 출력 회로의 동작이 중지된다. 상기 제 1 인에이블 신호(EN, ENB)가 비활성화된 경우, EN = 로우 레벨, ENB = 하이 레벨이다.
상기 제 2 제어부(300)는 제 1 인에이블 신호(EN)가 활성화된 상태에서 전원 전압(VDDQ)이 기설정된 레벨 이상 강하된 경우 입력 데이터(DATA_IN)의 레벨에 따라 제 2 구동 제어신호(PU2, PD2)를 생성하도록 구성된다.
상기 데이터 구동부(400)는 제 1 드라이버 그룹(410)과 제 2 드라이버 그룹(420)을 구비한다. 상기 제 1 드라이버 그룹(410)과 상기 제 2 드라이버 그룹(420)의 데이터 출력단이 공통 연결된다.
상기 제 1 드라이버 그룹(410)은 상기 제 1 구동 제어신호(PU1, PD1)에 따라 상기 데이터 출력단을 상기 입력 데이터(DATA_IN)의 논리 레벨로 구동하도록 구성된다.
상기 제 2 드라이버 그룹(420)은 상기 제 2 구동 제어신호(PU2, PD2)에 따라 상기 데이터 출력단을 상기 입력 데이터(DATA_IN)의 논리 레벨로 구동하도록 구성된다.
도 3은 도 2의 제 1 제어부의 회로도이다.
상기 제 1 제어부(200)는 도 3에 도시된 바와 같이, 제 1 논리 회로부(210) 및 제 2 논리 회로부(220)를 구비한다.
상기 제 1 논리 회로부(210)는 복수개의 트랜지스터(M1 ~ M4)로 구성할 수 있다. 상기 제 1 논리 회로부(210)는 제 1 인에이블 신호(EN)가 활성화된 경우 입력 데이터(DATA_IN)를 이용하여 제 1 구동 제어신호(PU1)를 생성하도록 구성된다. 상기 제 1 논리 회로부(210)는 제 1 인에이블 신호(EN)가 하이 레벨로 활성화된 경우 입력 데이터(DATA_IN)와 반대 논리의 제 1 구동 제어신호(PU1)를 생성한다. 상기 제 1 논리 회로부(210)는 제 1 인에이블 신호(EN)가 로우 레벨로 비활성화된 경우 입력 데이터(DATA_IN)와 상관없이 하이 레벨의 제 1 구동 제어신호(PU1)를 생성한다.
상기 제 2 논리 회로부(220)는 복수개의 트랜지스터(M5 ~ M8)로 구성할 수 있다. 상기 제 2 논리 회로부(220)는 제 1 인에이블 신호(ENB)가 활성화된 경우 입력 데이터(DATA_IN)를 이용하여 제 1 구동 제어신호(PD1)를 생성하도록 구성된다. 상기 제 2 논리 회로부(220)는 제 1 인에이블 신호(ENB)가 로우 레벨로 활성화된 경우 입력 데이터(DATA_IN)와 반대 논리의 제 1 구동 제어신호(PD1)를 생성한다. 상기 제 2 논리 회로부(220)는 제 1 인에이블 신호(ENB)가 하이 레벨로 비활성화된 경우 입력 데이터(DATA_IN)와 상관없이 로우 레벨의 제 1 구동 제어신호(PD1)를 생성한다.
도 4는 도 2의 제 2 제어부의 회로도이다.
상기 제 2 제어부(300)는 도 4에 도시된 바와 같이, 전압 검출부(310), 제 2 인에이블 신호 생성부(320) 및 구동 제어신호 생성부(330)를 구비한다.
상기 전압 검출부(310)는 전압 분배부(311) 및 비교부(312)를 구비한다. 상기 전압 분배부(311)는 전원 전압(VDDQ) 단자와 접지 전압(VSSQ) 단자 사이에 연결된 복수개의 저항(R1 ~ R3)으로 구성할 수 있다. 상기 전압 분배부(311)는 전원 전압(VDDQ)을 상기 복수개의 저항(R1 ~ R3)에 의해 설정된 저항비로 분배하여 분배 전압(VDIV)을 출력한다. 상기 복수개의 저항(R1 ~ R3)이 모두 동일한 저항값을 가질 경우 분배 전압(VDIV)은 전원 전압(VDDQ)의 2/3에 해당하는 레벨이 될 수 있다.
상기 비교부(312)는 복수개의 트랜지스터(M11 ~ M15)를 구비한 차동 증폭기로 구성할 수 있다. 상기 비교부(312)는 상기 분배 전압(VDIV)과 기준 전압(VREF)의 차이를 증폭하여 전압 검출신호(DET)를 출력한다.
상기 복수개의 저항(R1 ~ R3)이 모두 동일한 저항 값을 갖는 다는 가정하에, 전원 전압(VDDQ)이 1.8V일 경우 분배 전압(VDIV)은 1.2V가 되고, 전원 전압(VDDQ)이 1.2V일 경우 분배 전압(VDIV)은 0.8V가 될 수 있다. 따라서 상기 기준 전압(VREF)은 0.8V ~ 1.2V 사이의 값으로 설정함으로써 전압 검출신호(DET)의 논리 레벨에 따라 현재 전원 전압(VDDQ)의 레벨이 1.8V 인지 또는 1.2V인지 판단할 수 있다.
상기 비교부(312)는 상기 분배 전압(VDIV)이 상기 기준 전압(VREF)에 비해 높은 경우 상기 전압 검출신호(DET)를 하이 레벨로 출력하고, 상기 분배 전압(VDIV)이 상기 기준 전압(VREF)에 비해 낮은 경우 상기 전압 검출신호(DET)를 로우 레벨로 출력한다.
상기 제 2 인에이블 신호 생성부(320)는 제 1 및 제 2 인버터(IV11, IV12)와 낸드 게이트(ND11)로 구성할 수 있다. 상기 제 2 인에이블 신호 생성부(320)는 상기 전압 검출신호(DET)와 제 1 인에이블 신호(EN)를 조합하여 제 2 인에이블 신호(EN_LV, ENB_LV)를 생성하도록 구성된다. 상기 제 2 인에이블 신호 생성부(320)는 상기 제 1 인에이블 신호(EN)가 활성화된 경우 상기 전압 검출신호(DET)를 이용하여 상기 제 2 인에이블 신호(EN_LV, ENB_LV)를 생성하도록 구성된다.
상기 구동 제어신호 생성부(330)는 제 3 논리 회로부(331) 및 제 2 논리 회로부(332)를 구비한다.
상기 제 3 논리 회로부(331)는 복수개의 트랜지스터(M16 ~ M19)로 구성할 수 있다. 상기 제 3 논리 회로부(331)는 제 2 인에이블 신호(EN_LV, ENB_LV)가 활성화된 경우 입력 데이터(DATA_IN)를 이용하여 제 2 구동 제어신호(PU2)를 생성하도록 구성된다. 상기 제 3 논리 회로부(331)는 제 2 인에이블 신호(EN_LV)가 하이 레벨로 활성화된 경우 입력 데이터(DATA_IN)와 반대 논리의 제 2 구동 제어신호(PU2)를 생성한다. 상기 제 3 논리 회로부(331)는 제 2 인에이블 신호(EN_LV)가 로우 레벨 로 비활성화된 경우 입력 데이터(DATA_IN)와 상관없이 하이 레벨의 제 2 구동 제어신호(PU2)를 생성한다.
상기 제 4 논리 회로부(332)는 복수개의 트랜지스터(M20 ~ M23)로 구성할 수 있다. 상기 제 4 논리 회로부(332)는 제 2 인에이블 신호(ENB_LV)가 활성화된 경우 입력 데이터(DATA_IN)를 이용하여 제 2 구동 제어신호(PD2)를 생성하도록 구성된다. 상기 제 4 논리 회로부(332)는 제 2 인에이블 신호(ENB_LV)가 로우 레벨로 활성화된 경우 입력 데이터(DATA_IN)와 반대 논리의 제 2 구동 제어신호(PD2)를 생성한다. 상기 제 4 논리 회로부(332)는 제 2 인에이블 신호(ENB_LV)가 하이 레벨로 비활성화된 경우 입력 데이터(DATA_IN)와 상관없이 로우 레벨의 제 2 구동 제어신호(PD2)를 생성한다.
도 5는 도 2의 데이터 구동부의 회로도이다.
상기 데이터 구동부(400)는 제 1 드라이버 그룹(410) 및 제 2 드라이버 그룹(420)을 구비한다. 상기 제 1 드라이버 그룹(410)과 상기 제 2 드라이버 그룹(420)의 데이터 출력단이 공통 연결된다.
상기 제 1 드라이버 그룹(410)은 복수개의 드라이버(411)를 구비한다. 상기 드라이버(411)는 복수개의 트랜지스터(M41, M42) 및 복수개의 저항(R41, R42)로 구성할 수 있다. 상기 복수개의 트랜지스터(M41, M42) 중에서 어느 하나가 제 1 구동 제어신호(PU1, PD1)에 따라 동작하여 데이터 출력단을 입력 데이터(DATA_IN)에 상응하는 논리 레벨로 구동한다.
상기 제 2 드라이버 그룹(420)은 복수개의 드라이버(421)를 구비한다. 상기 드라이버(411)는 복수개의 트랜지스터(M51, M52) 및 복수개의 저항(R51, R52)로 구성할 수 있다. 상기 복수개의 트랜지스터(M51, M52) 중에서 어느 하나가 제 2 구동 제어신호(PU2, PD2)에 따라 동작하여 데이터 출력단을 입력 데이터(DATA_IN)에 상응하는 논리 레벨로 구동한다.
이와 같이 구성된 본 발명에 따른 데이터 출력 회로의 동작을 설명하면 다음과 같다.
본 발명은 서로 다른 레벨의 전원 전압(VDDQ) 예를 들어, 1.8V와 1.2V의 전원 전압(VDDQ) 겸용으로 사용할 수 있도록 데이터 출력 회로를 구성한 것이다.
먼저, 제 1 인에이블 신호(EN, ENB)가 활성화되고, 1.8V의 전원 전압(VDDQ)이 인가되는 경우의 동작을 설명하면 다음과 같다.
제 1 인에이블 신호(EN, ENB)가 하이 레벨과 로우 레벨로 출력되므로 도 3의 제 1 제어부(200)는 입력 데이터(DATA_IN)의 레벨에 따라 제 1 구동 제어신호(PU1, PD1)를 생성한다.
상기 제 1 제어부(200)는 입력 데이터(DATA_IN)가 하이 레벨인 경우 제 1 구동 제어신호(PU1, PD1)를 모두 로우 레벨로 출력하고, 입력 데이터(DATA_IN)가 로우 레벨인 경우 제 1 구동 제어신호(PU1, PD1)를 모두 하이 레벨로 출력한다.
상기 제 1 구동 제어신호(PU1, PD1)가 모두 로우 레벨 또는 하이 레벨이므로 도 5의 제 1 드라이버 그룹(410)의 모든 드라이버(411)가 데이터 출력단을 입력 데이터(DATA_IN)의 논리 레벨과 동일한 논리 레벨 즉, 하이 레벨 또는 로우 레벨로 구동한다.
도 4의 제 2 제어부(300)의 전압 검출부(310)는 분배 전압(VDIV)이 기준 전압(VREF)에 비해 높으므로 전압 검출신호(DET)를 하이 레벨로 출력한다.
상기 전압 검출신호(DET)가 하이 레벨이므로 제 2 인에이블 신호(EN_LV, ENB_LV)를 로우 레벨과 하이 레벨로 출력한다.
도 4의 구동 제어신호 생성부(330)는 제 2 인에이블 신호(EN_LV, ENB_LV)가 로우 레벨과 하이 레벨이므로 제 2 구동 제어신호(PU2, PD2)를 하이 레벨과 로우 레벨로 출력한다.
상기 제 2 구동 제어신호(PU2, PD2)가 하이 레벨과 로우 레벨이므로 도 5의 제 2 드라이버 그룹(420)의 모든 드라이버(421)는 동작이 중지된다.
다음으로, 제 1 인에이블 신호(EN, ENB)가 활성화되고, 1.2V의 전원 전압(VDDQ)이 인가되는 경우의 동작을 설명하면 다음과 같다.
제 1 인에이블 신호(EN, ENB)가 하이 레벨과 로우 레벨로 출력되므로 도 3의 제 1 제어부(200)는 입력 데이터(DATA_IN)의 레벨에 따라 제 1 구동 제어신호(PU1, PD1)를 생성한다.
상기 제 1 제어부(200)는 입력 데이터(DATA_IN)가 하이 레벨인 경우 제 1 구동 제어신호(PU1, PD1)를 모두 로우 레벨로 출력하고, 입력 데이터(DATA_IN)가 로우 레벨인 경우 제 1 구동 제어신호(PU1, PD1)를 모두 하이 레벨로 출력한다.
상기 제 1 구동 제어신호(PU1, PD1)가 모두 로우 레벨 또는 하이 레벨이므로 도 5의 제 1 드라이버 그룹(410)의 모든 드라이버(411)가 데이터 출력단을 입력 데 이터(DATA_IN)의 논리 레벨과 동일한 논리 레벨 즉, 하이 레벨 또는 로우 레벨로 구동한다.
도 4의 제 2 제어부(300)의 전압 검출부(310)는 분배 전압(VDIV)이 기준 전압(VREF)에 비해 낮으므로 전압 검출신호(DET)를 로우 레벨로 출력한다.
상기 전압 검출신호(DET)가 로우 레벨이므로 제 2 인에이블 신호(EN_LV, ENB_LV)를 하이 레벨과 로우 레벨로 출력한다.
도 4의 구동 제어신호 생성부(330)는 제 2 인에이블 신호(EN_LV, ENB_LV)가 하이 레벨과 로우 레벨이므로 입력 데이터(DATA_IN)의 논리 레벨에 따라 제 2 구동 제어신호(PU2, PD2)를 생성한다.
상기 구동 제어신호 생성부(330)는 입력 데이터(DATA_IN)가 하이 레벨인 경우 제 2 구동 제어신호(PU2, PD2)를 모두 로우 레벨로 출력하고, 입력 데이터(DATA_IN)가 로우 레벨인 경우 제 2 구동 제어신호(PU2, PD2)를 모두 하이 레벨로 출력한다.
상기 제 2 구동 제어신호(PU2, PD2)가 모두 로우 레벨 또는 하이 레벨이므로 도 5의 제 2 드라이버 그룹(420)의 모든 드라이버(421)가 데이터 출력단을 입력 데이터(DATA_IN)의 논리 레벨과 동일한 논리 레벨 즉, 하이 레벨 또는 로우 레벨로 구동한다.
한편, 제 1 인에이블 신호(EN, ENB)가 로우 레벨과 하이 레벨로 비활성화된 경우, 도 3의 제 1 제어부(200)와 도 4의 제 2 제어부(300)는 제 1 구동 제어신호(PU1, PD1)와 제 2 구동 제어신호(PU2, PD2)를 하이 레벨과 로우 레벨로 출력한 다.
상기 제 1 구동 제어신호(PU1, PD1) 및 제 2 구동 제어신호(PU2, PD2)가 하이 레벨과 로우 레벨이므로 도 5의 제 1 드라이버 그룹(410) 및 제 2 드라이버 그룹(420)의 동작이 모두 중지된다.
상술한 바와 같이, 본 발명은 1.8V의 전원 전압(VDDQ)이 인가되는 경우 도 5의 제 1 드라이버 그룹(410)과 제 2 드라이버 그룹(420) 중에서 제 1 드라이버 그룹(410) 만이 동작하여 데이터 드라이빙 동작을 수행하고, 1.2V의 전원 전압(VDDQ)이 인가되는 경우 도 5의 제 1 드라이버 그룹(410)과 제 2 드라이버 그룹(420)이 모두 동작하여 데이터 드라이빙 동작을 수행한다. 상기 1.2V의 전원 전압(VDDQ)의 검출 및 그에 따른 제 2 드라이버 그룹(420)의 동작 제어는 제 2 제어부(300)에 의해 자동으로 이루어진다.
결국, 본 발명은 1.2V의 전원 전압(VDDQ)이 인가되는 경우, 1.8V의 전원 전압(VDDQ)이 인가되는 경우에 비해 데이터 드라이빙을 위해 사용하는 드라이버의 수를 증가시킴으로써, 전원 전압(VDDQ)의 변동이 발생하더라도 출력 임피던스를 규정에 준하는 값으로 유지시킬 수 있도록 있다.
또한 종래의 기술설명에서 언급한 바와 같이, 1.8V와 1.2V의 전원 전압(VDDQ) 각각을 위한 드라이버 그룹을 별도로 구성할 경우, 도 5에 도시된 제 1 및 제 2 드라이버 그룹(410, 420) 이외에 도 5의 제 1 드라이버 그룹(410)을 추가로 구비해야 한다. 그러나 본 발명은 도 5에 도시된 제 1 및 제 2 드라이버 그룹(410, 420)만 가지고도 1.8V와 1.2V의 전원 전압(VDDQ) 겸용으로 사용할 수 있으 므로 회로 면적 증가를 최소화할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 데이터 출력 회로의 블록도,
도 2는 본 발명에 따른 데이터 출력 회로의 블록도,
도 3은 도 2의 제 1 제어부의 회로도,
도 4는 도 2의 제 2 제어부의 회로도,
도 5는 도 2의 데이터 구동부의 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 제 1 제어부 300: 제 2 제어부
310: 전압 검출부 311: 전압 분배부
312: 비교부 320: 제 2 인에이블 신호 생성부
330: 구동 제어신호 생성부 400: 데이터 구동부
410: 제 1 드라이버 그룹 420: 제 2 드라이버 그룹

Claims (25)

  1. 구동 제어신호에 따라 입력 데이터에 상응하는 논리 레벨로 데이터 출력단을 구동하도록 구성된 복수개의 드라이버; 및
    상기 복수개의 드라이버 중 일부의 드라이버들로 공급되는 구동 제어신호를 활성화시켜 출력하고, 전원 전압의 레벨에 따라 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화 또는 비활성화시켜 출력하도록 구성된 제어부를 구비하며,
    상기 제어부는
    상기 일부의 드라이버들로 공급되는 구동 제어신호를 상기 전원 전압의 레벨에 상관없이 활성화시키도록 구성되는 데이터 출력 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제어부는
    상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 경우 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  4. 제 1 항에 있어서,
    상기 제어부는
    제 1 인에이블 신호가 활성화된 경우 상기 일부의 드라이버들로 공급되는 구동 제어신호를 상기 전원 전압의 레벨에 상관없이 활성화시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  5. 제 4 항에 있어서,
    상기 제어부는
    상기 제 1 인에이블 신호가 활성화되고 상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 경우, 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  6. 제 5 항에 있어서,
    상기 제어부는
    상기 제 1 인에이블 신호가 활성화된 경우 상기 일부의 드라이버들로 공급되는 구동 제어신호를 활성화시키도록 구성된 제 1 제어부, 및
    상기 제 1 인에이블 신호가 활성화되고, 상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 경우, 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화시키도록 구성된 제 2 제어부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  7. 제 6 항에 있어서,
    상기 제 2 제어부는
    상기 전원 전압이 기설정된 전압 레벨보다 낮은 경우 전압 검출신호를 활성화시키도록 구성된 전압 검출부,
    상기 제 1 인에이블 신호 및 상기 전압 검출신호가 활성화된 경우 제 2 인에이블 신호를 활성화시키도록 구성된 제 2 인에이블 신호 생성부, 및
    상기 제 2 인에이블 신호가 활성화된 경우 상기 일부를 제외한 나머지 드라이버들로 공급되는 구동 제어신호를 활성화시키도록 구성된 구동신호 생성부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  8. 제 7 항에 있어서,
    상기 전압 검출부는
    상기 전원 전압을 기설정된 분배비로 분배하여 분배 전압을 출력하도록 구성된 전압 분배부, 및
    상기 분배 전압과 기준 전압을 비교하여 상기 전압 검출신호를 출력하도록 구성된 비교부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  9. 제 7 항에 있어서,
    상기 제 2 인에이블 신호 생성부는
    상기 제 1 인에이블 신호와 반전된 상기 전압 검출신호를 논리곱하여 상기 제 2 인에이블 신호를 생성하도록 구성됨을 특징으로 하는 데이터 출력 회로.
  10. 입력 데이터에 상응하는 논리 레벨로 데이터 출력단을 구동하도록 구성된 제 1 드라이버 그룹;
    상기 입력 데이터에 상응하는 논리 레벨로 상기 데이터 출력단을 구동하도록 구성된 제 2 드라이버 그룹; 및
    전원 전압의 레벨에 따라 상기 제 2 드라이버 그룹을 동작시키도록 구성된 제어부를 구비하며,
    상기 제어부는
    상기 전원 전압의 레벨에 상관없이 상기 입력 데이터에 따라 상기 제 1 드라이버 그룹을 동작시키도록 구성되는 데이터 출력 회로.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 제어부는
    상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 것을 검출한 경우, 상기 입력 데이터에 따라 상기 제 2 드라이버 그룹을 동작시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  13. 제 10 항에 있어서,
    상기 제어부는
    제 1 인에이블 신호가 활성화된 경우 상기 입력 데이터에 따라 상기 제 1 드라이버 그룹을 동작시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  14. 제 13 항에 있어서,
    상기 제어부는
    상기 제 1 인에이블 신호가 활성화되고, 상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 것을 검출한 경우, 상기 입력 데이터에 따라 상기 제 2 드라이버 그룹을 동작시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
  15. 제 14 항에 있어서,
    상기 제어부는
    상기 제 1 인에이블 신호가 활성화된 경우 상기 제 1 드라이버 그룹을 동작시키기 위한 제 1 구동 제어신호를 생성하도록 구성된 제 1 제어부, 및
    상기 제 1 인에이블 신호가 활성화되고, 상기 전원 전압의 레벨이 기설정된 전압 레벨보다 낮은 것을 검출한 경우, 상기 제 2 드라이버 그룹을 동작시키기 위한 제 2 구동 제어신호를 생성하도록 구성된 제 2 제어부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  16. 제 15 항에 있어서,
    상기 제 2 제어부는
    상기 전원 전압이 기설정된 전압 레벨보다 낮은 경우 전압 검출신호를 활성화시키도록 구성된 전압 검출부,
    상기 제 1 인에이블 신호 및 상기 전압 검출신호가 활성화된 경우 제 2 인에이블 신호를 활성화시키도록 구성된 제 2 인에이블 신호 생성부, 및
    상기 제 2 인에이블 신호가 활성화된 경우 상기 입력 데이터에 따라 상기 제 2 구동 제어신호를 생성하도록 구성된 구동신호 생성부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  17. 제 16 항에 있어서,
    상기 전압 검출부는
    상기 전원 전압을 기설정된 분배비로 분배하여 분배 전압을 출력하도록 구성된 전압 분배부, 및
    상기 분배 전압과 기준 전압을 비교하여 상기 전압 검출신호를 출력하도록 구성된 비교부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  18. 제 16 항에 있어서,
    상기 제 2 인에이블 신호 생성부는
    상기 제 1 인에이블 신호와 반전된 상기 전압 검출신호를 논리곱하여 상기 제 2 인에이블 신호를 생성하도록 구성됨을 특징으로 하는 데이터 출력 회로.
  19. 입력 데이터에 상응하는 제 1 구동 제어신호를 생성하도록 구성된 제 1 제어부;
    전원 전압 레벨에 따라 상기 입력 데이터에 상응하는 제 2 구동 제어신호를 생성하도록 구성된 제 2 제어부; 및
    상기 제 1 구동 제어신호 및 상기 제 2 구동 제어신호에 따라 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 데이터 구동부를 구비하며,
    상기 제 2 제어부는
    상기 전원 전압의 레벨이 기설정된 레벨 보다 낮은 경우 상기 입력 데이터에 상응하는 상기 제 2 구동 제어신호를 생성하도록 구성되는 데이터 출력 회로.
  20. 삭제
  21. 제 19 항에 있어서,
    상기 제 2 제어부는
    상기 전원 전압과 기준 전압을 비교하여 전압 검출신호를 출력하는 전압 검 출부, 및
    상기 전압 검출신호에 따라 상기 제 2 구동 제어신호를 생성하는 구동 제어신호 생성부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  22. 제 19 항에 있어서,
    상기 데이터 구동부는
    상기 제 1 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 제 1 드라이버 그룹, 및
    상기 제 2 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 제 2 드라이버 그룹을 구비하는 것을 특징으로 하는 데이터 출력 회로.
  23. 입력 데이터에 상응하는 제 1 구동 제어신호를 생성하도록 구성된 제 1 제어부;
    전원 전압이 제 1 레벨일 경우 제 2 구동 제어신호를 비 활성화 시키고, 상기 전원 전압이 제 2 레벨일 경우 상기 제 2 구동 제어신호를 입력 데이터에 상응하는 레벨로 활성화시키도록 구성된 제 2 제어부;
    상기 제 1 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이터에 상응하는 논리 레벨로 구동하도록 구성된 제 1 드라이버 그룹; 및
    상기 제 2 구동 제어신호에 응답하여 상기 데이터 출력단을 상기 입력 데이 터에 상응하는 논리 레벨로 구동하도록 구성된 제 2 드라이버 그룹을 구비하는 데이터 출력 회로.
  24. 제 23 항에 있어서,
    상기 제 2 제어부는
    상기 전원 전압을 기설정된 분배비로 분배한 분배 전압과 기준 전압을 비교하여 전압 검출신호를 출력하는 전압 검출부, 및
    상기 전압 검출신호에 따라 상기 제 2 구동 제어신호를 생성하는 구동 제어신호 생성부를 구비하는 것을 특징으로 하는 데이터 출력 회로.
  25. 제 24 항에 있어서,
    상기 구동 제어신호 생성부는
    상기 분배 전압이 상기 기준 전압에 비해 낮은 것을 정의하는 논리 레벨을 갖는 상기 전압 검출신호가 출력되는 경우, 상기 제 2 구동 제어신호를 상기 입력 데이터에 상응하는 논리 레벨로 활성화시키도록 구성됨을 특징으로 하는 데이터 출력 회로.
KR1020080077708A 2008-08-08 2008-08-08 데이터 출력 회로 KR100945811B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080077708A KR100945811B1 (ko) 2008-08-08 2008-08-08 데이터 출력 회로
US12/341,938 US7847594B2 (en) 2008-08-08 2008-12-22 Data output circuit of a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080077708A KR100945811B1 (ko) 2008-08-08 2008-08-08 데이터 출력 회로

Publications (2)

Publication Number Publication Date
KR20100018941A KR20100018941A (ko) 2010-02-18
KR100945811B1 true KR100945811B1 (ko) 2010-03-08

Family

ID=41652329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080077708A KR100945811B1 (ko) 2008-08-08 2008-08-08 데이터 출력 회로

Country Status (2)

Country Link
US (1) US7847594B2 (ko)
KR (1) KR100945811B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490805B2 (en) * 2014-09-02 2016-11-08 Integrated Device Technology, Inc. Low power driver with programmable output impedance
US9419588B1 (en) 2015-02-21 2016-08-16 Integrated Device Technology, Inc. Output driver having output impedance adaptable to supply voltage and method of use
US9407268B1 (en) 2015-04-29 2016-08-02 Integrated Device Technology, Inc. Low voltage differential signaling (LVDS) driver with differential output signal amplitude regulation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537345A (ja) * 1991-07-29 1993-02-12 Nec Kyushu Ltd 半導体出力バツフア回路
KR970055518A (ko) * 1995-12-30 1997-07-31 문정환 메모리의 출력버퍼회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
DE69333821T2 (de) * 1992-06-15 2005-11-17 Fujitsu Ltd., Kawasaki Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
JP2002367376A (ja) 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
JP3889954B2 (ja) 2001-10-29 2007-03-07 株式会社ルネサステクノロジ 半導体装置
JP2003283322A (ja) 2002-03-27 2003-10-03 Mitsubishi Electric Corp インターフェイス回路および半導体装置
US7215150B2 (en) * 2005-01-31 2007-05-08 Freescale Semiconductor, Inc. Method and circuit for maintaining I/O pad characteristics across different I/O supply voltages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537345A (ja) * 1991-07-29 1993-02-12 Nec Kyushu Ltd 半導体出力バツフア回路
KR970055518A (ko) * 1995-12-30 1997-07-31 문정환 메모리의 출력버퍼회로

Also Published As

Publication number Publication date
US20100033210A1 (en) 2010-02-11
KR20100018941A (ko) 2010-02-18
US7847594B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
US7800969B2 (en) Semiconductor memory device and method for driving the same
US20140002130A1 (en) Impedance calibration circuits
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
US20070070722A1 (en) Voltage generator
KR100904423B1 (ko) 반도체 메모리 소자
KR100945811B1 (ko) 데이터 출력 회로
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
KR101094401B1 (ko) 반도체 집적회로의 내부전압 발생기
US20120153986A1 (en) Semiconductor device and method for operating the same
KR100743626B1 (ko) 저전력용 내부 전원 공급 장치
US9690317B2 (en) Semiconductor device and method of driving the same
KR20060087715A (ko) 블라인드 구조를 갖는 반도체 장치
US9136018B2 (en) Internal voltage generation circuits
KR100904426B1 (ko) 내부 전압 생성 회로
US7936613B2 (en) Semiconductor memory device
KR100650371B1 (ko) 전압 발생 장치
KR20140002915A (ko) 전원 회로
US20090168583A1 (en) Internal voltage generator of semiconductor memory device
US20130321033A1 (en) Semiconductor integrated circuit and method of operating the same
KR100996192B1 (ko) 파워 업 신호 생성회로
KR20080001054A (ko) 내부 전압 발생 장치
KR20100026204A (ko) 이퀄라이즈 제어회로
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치
KR100851920B1 (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee