JP2001168693A - 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ - Google Patents
二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチInfo
- Publication number
- JP2001168693A JP2001168693A JP2000345440A JP2000345440A JP2001168693A JP 2001168693 A JP2001168693 A JP 2001168693A JP 2000345440 A JP2000345440 A JP 2000345440A JP 2000345440 A JP2000345440 A JP 2000345440A JP 2001168693 A JP2001168693 A JP 2001168693A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistors
- transistors
- effect transistor
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Abstract
(57)【要約】
【課題】 低電源電圧でも確実にオンオフし、オフ時の
漏れ電流が無視できるアナログスイッチを作る。 【解決手段】 二つの相補形ＭＯＳ電界効果トランジス
タ（１０、１２）のソース−ドレイン回路を入出力端子
（１８、２０）間に並列配置する。制御信号を一方チャ
ネル型トランジスタ（１２）のゲートに直接、他方チャ
ネル型トランジスタ（１０）のゲートに否定器（１６）
を介し印加する。入出力端子間に三つのＭＯＳ電界効果
トランジスタ（２２、２４、２６）の直列ソース−ドレ
イン回路を挿入し、中央トランジスタ（２４）のチャネ
ル型を他トランジスタ（２２、２６）と逆にし、他方チ
ャネル型の全トランジスタのゲートを接続し、直列回路
のトランジスタ（２２、２４、２６）の閾値電圧を相補
トランジスタ（１０、１２）より低くする。
漏れ電流が無視できるアナログスイッチを作る。 【解決手段】 二つの相補形ＭＯＳ電界効果トランジス
タ（１０、１２）のソース−ドレイン回路を入出力端子
（１８、２０）間に並列配置する。制御信号を一方チャ
ネル型トランジスタ（１２）のゲートに直接、他方チャ
ネル型トランジスタ（１０）のゲートに否定器（１６）
を介し印加する。入出力端子間に三つのＭＯＳ電界効果
トランジスタ（２２、２４、２６）の直列ソース−ドレ
イン回路を挿入し、中央トランジスタ（２４）のチャネ
ル型を他トランジスタ（２２、２６）と逆にし、他方チ
ャネル型の全トランジスタのゲートを接続し、直列回路
のトランジスタ（２２、２４、２６）の閾値電圧を相補
トランジスタ（１０、１２）より低くする。
Description
【０００１】
【発明の属する技術分野】本発明は、二つの相補形ＭＯ
Ｓ電界効果トランジスタを含むアナログスイッチであっ
て、そのソース−ドレイン回路がスイッチの入力端子と
出力端子との間に並列に配置され、スイッチを制御する
ための制御信号を一方のチャネル型のＭＯＳ電界効果ト
ランジスタのゲートに直接印加することができ、他方の
チャネル型のＭＯＳ電界効果トランジスタのゲートに否
定器（ｎｅｇａｔｏｒ）を介して印加することができる
ようなアナログスイッチに関するものである。
Ｓ電界効果トランジスタを含むアナログスイッチであっ
て、そのソース−ドレイン回路がスイッチの入力端子と
出力端子との間に並列に配置され、スイッチを制御する
ための制御信号を一方のチャネル型のＭＯＳ電界効果ト
ランジスタのゲートに直接印加することができ、他方の
チャネル型のＭＯＳ電界効果トランジスタのゲートに否
定器（ｎｅｇａｔｏｒ）を介して印加することができる
ようなアナログスイッチに関するものである。
【０００２】
【従来の技術】従来技術で伝達ゲートとも呼ばれるこの
種のアナログスイッチは、高周波回路についてのマイン
ケおよびグントラーハによるドイツ語の教科書「高周波
技術教本」（”Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ Ｈｏ
ｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ” ｂｙ Ｍｅｉ
ｎｋｅ ＆ Ｇｕｎｄｌａｃｈ）の第５版、３５頁で知
られている。図１は、このような公知のアナログスイッ
チの一つの回路図を示す。
種のアナログスイッチは、高周波回路についてのマイン
ケおよびグントラーハによるドイツ語の教科書「高周波
技術教本」（”Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ Ｈｏ
ｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ” ｂｙ Ｍｅｉ
ｎｋｅ ＆ Ｇｕｎｄｌａｃｈ）の第５版、３５頁で知
られている。図１は、このような公知のアナログスイッ
チの一つの回路図を示す。
【０００３】図１に示されるような、この公知のアナロ
グスイッチは二つの相補形ＭＯＳ電界効果トランジス
タ、すなわち、Ｐチャネル電界効果トランジスタ１０お
よびＮチャネル電界効果トランジスタ１２を含む。必要
に応じて位相が逆の二つの電界効果トランジスタ１０お
よび１２のターンオンとターンオフは、スイッチを制御
するために使用される制御信号端子１４からの制御信号
をＮチャネルＭＯＳ電界効果トランジスタのゲートに直
接印加し、ＰチャネルＭＯＳ電界効果トランジスタのゲ
ートに否定器１６を介して印加することにより達成され
る。入力端子１８と出力端子２０の間が導通する他方の
アクティブ状態にスイッチをセットするために、高電位
信号、すなわち電源電圧Ｖｃｃの電位が制御信号端子１
４に印加され、両方の電界効果トランジスタ１０および
１２がターンオンする。これに対して、低電位信号すな
わちアース電位が制御信号端子１４に印加されると、両
方の電界効果トランジスタ１０および１２がターンオフ
し、入力端子１８と出力端子２０の間が導通しなくな
る。
グスイッチは二つの相補形ＭＯＳ電界効果トランジス
タ、すなわち、Ｐチャネル電界効果トランジスタ１０お
よびＮチャネル電界効果トランジスタ１２を含む。必要
に応じて位相が逆の二つの電界効果トランジスタ１０お
よび１２のターンオンとターンオフは、スイッチを制御
するために使用される制御信号端子１４からの制御信号
をＮチャネルＭＯＳ電界効果トランジスタのゲートに直
接印加し、ＰチャネルＭＯＳ電界効果トランジスタのゲ
ートに否定器１６を介して印加することにより達成され
る。入力端子１８と出力端子２０の間が導通する他方の
アクティブ状態にスイッチをセットするために、高電位
信号、すなわち電源電圧Ｖｃｃの電位が制御信号端子１
４に印加され、両方の電界効果トランジスタ１０および
１２がターンオンする。これに対して、低電位信号すな
わちアース電位が制御信号端子１４に印加されると、両
方の電界効果トランジスタ１０および１２がターンオフ
し、入力端子１８と出力端子２０の間が導通しなくな
る。
【０００４】相補形電界効果トランジスタ１０および１
２の生産に通常使用されるＣＭＯＳテクノロジーによれ
ば、これらの電界効果トランジスタはともに閾値が約１
Ｖである。この閾値電圧は、対応するトランジスタがオ
フ状態からオン状態、すなわちトランジスタの絶縁抵抗
が非常に低い値となる状態、に変化するように、そのト
ランジスタのソースに対して相対的にゲートに印加する
必要のある電位である。これと反対に、制御信号として
制御信号端子１４に印加される電源電圧Ｖｃｃが電界効
果トランジスタ１０および１２の二つの閾値電圧の和に
近づくと、電界効果トランジスタの絶縁抵抗が非常に高
くなる。比較的低い電源電圧しか利用できないときは、
電界効果トランジスタ１０および１２をターンオンする
ことは不可能となり、アナログスイッチは所望の機能を
果たさなくなる。低い電源電圧では電界効果トランジス
タがターンオンしなくなるというこの問題に対する一つ
の解は、別のＣＭＯＳ生産プロセスを適用することによ
り閾値が大幅に低い電界効果トランジスタを利用するこ
とである。このような電界効果トランジスタは０Ｖの範
囲の閾値電圧で生産することができる。しかし、このよ
うな電界効果トランジスタを使用するときにも、全面的
にターンオフすることができないという問題がある。閾
値電圧がその温度依存性により、この目的のために通常
使用される制御信号電圧より低くなることがあるからで
ある。その結果、望ましくない程大きな漏れ電流がスイ
ッチの非アクティブ状態で流れる。
２の生産に通常使用されるＣＭＯＳテクノロジーによれ
ば、これらの電界効果トランジスタはともに閾値が約１
Ｖである。この閾値電圧は、対応するトランジスタがオ
フ状態からオン状態、すなわちトランジスタの絶縁抵抗
が非常に低い値となる状態、に変化するように、そのト
ランジスタのソースに対して相対的にゲートに印加する
必要のある電位である。これと反対に、制御信号として
制御信号端子１４に印加される電源電圧Ｖｃｃが電界効
果トランジスタ１０および１２の二つの閾値電圧の和に
近づくと、電界効果トランジスタの絶縁抵抗が非常に高
くなる。比較的低い電源電圧しか利用できないときは、
電界効果トランジスタ１０および１２をターンオンする
ことは不可能となり、アナログスイッチは所望の機能を
果たさなくなる。低い電源電圧では電界効果トランジス
タがターンオンしなくなるというこの問題に対する一つ
の解は、別のＣＭＯＳ生産プロセスを適用することによ
り閾値が大幅に低い電界効果トランジスタを利用するこ
とである。このような電界効果トランジスタは０Ｖの範
囲の閾値電圧で生産することができる。しかし、このよ
うな電界効果トランジスタを使用するときにも、全面的
にターンオフすることができないという問題がある。閾
値電圧がその温度依存性により、この目的のために通常
使用される制御信号電圧より低くなることがあるからで
ある。その結果、望ましくない程大きな漏れ電流がスイ
ッチの非アクティブ状態で流れる。
【０００５】
【発明が解決しようとする課題】本発明は、低い電源電
圧でも確実にターンオンまたはターンオフすることがで
き、オフ状態で無視できる漏れ電流しか流れないよう
な、前記の種類のアナログスイッチを構成するという目
的に基づいている。
圧でも確実にターンオンまたはターンオフすることがで
き、オフ状態で無視できる漏れ電流しか流れないよう
な、前記の種類のアナログスイッチを構成するという目
的に基づいている。
【０００６】
【課題を解決するための手段】この目的は、本発明によ
る前記の種類のスイッチであって、スイッチの入力端子
と出力端子との間に三つのＭＯＳ電界効果トランジスタ
の直列ソース−ドレイン回路が挿入され、直列回路の中
央に配列されたＭＯＳ電界効果トランジスタのチャネル
型は他の二つのＭＯＳ電界効果トランジスタのチャネル
型と逆であることと、他方のチャネル型のすべてのＭＯ
Ｓ電界効果トランジスタのゲートが各々相互接続される
ことと、そして直列回路の三つのＭＯＳ電界効果トラン
ジスタの閾値電圧が、ソース−ドレイン回路が並列に接
続された二つの相補形ＭＯＳ電界効果トランジスタの閾
値電圧より低いスイッチに対して達成される。
る前記の種類のスイッチであって、スイッチの入力端子
と出力端子との間に三つのＭＯＳ電界効果トランジスタ
の直列ソース−ドレイン回路が挿入され、直列回路の中
央に配列されたＭＯＳ電界効果トランジスタのチャネル
型は他の二つのＭＯＳ電界効果トランジスタのチャネル
型と逆であることと、他方のチャネル型のすべてのＭＯ
Ｓ電界効果トランジスタのゲートが各々相互接続される
ことと、そして直列回路の三つのＭＯＳ電界効果トラン
ジスタの閾値電圧が、ソース−ドレイン回路が並列に接
続された二つの相補形ＭＯＳ電界効果トランジスタの閾
値電圧より低いスイッチに対して達成される。
【０００７】閾値電圧が高いＭＯＳ電界効果トランジス
タと閾値電圧が低いＭＯＳ電界効果トランジスタとのこ
の組み合わせにより、電源電圧が低いときでもアナログ
スイッチを確実に開放（電界効果トランジスタがオ
フ）、閉成（電界効果トランジスタがオン）させること
ができる。
タと閾値電圧が低いＭＯＳ電界効果トランジスタとのこ
の組み合わせにより、電源電圧が低いときでもアナログ
スイッチを確実に開放（電界効果トランジスタがオ
フ）、閉成（電界効果トランジスタがオン）させること
ができる。
【０００８】
【発明の実施の形態】次に図面を参照して、本発明の一
実施例を説明する。
実施例を説明する。
【０００９】次に、図２には、以下に説明するアナログ
スイッチが示されている。このアナログスイッチは、図
１に示されている従来技術のアナログスイッチに含まれ
ているのと同様な相補形ＭＯＳ電界効果トランジスタ１
０および１２の他に、三つのＭＯＳ電界効果トランジス
タ２２、２４、および２６を含む。この場合に注意しな
ければならないのは、電界効果トランジスタ１０および
２４はＰチャネル電界効果トランジスタであるのに対し
て、電界効果トランジスタ１２、２２、および２６はＮ
チャネル電界効果トランジスタであるということであ
る。
スイッチが示されている。このアナログスイッチは、図
１に示されている従来技術のアナログスイッチに含まれ
ているのと同様な相補形ＭＯＳ電界効果トランジスタ１
０および１２の他に、三つのＭＯＳ電界効果トランジス
タ２２、２４、および２６を含む。この場合に注意しな
ければならないのは、電界効果トランジスタ１０および
２４はＰチャネル電界効果トランジスタであるのに対し
て、電界効果トランジスタ１２、２２、および２６はＮ
チャネル電界効果トランジスタであるということであ
る。
【００１０】電界効果トランジスタ１０および１２の閾
値電圧が１Ｖの範囲にあるのに対して、電界効果トラン
ジスタ２２、２４、および２６は特別なＣＭＯＳ生産プ
ロセスを適用することにより０Ｖの範囲の、大幅に低い
閾値電圧となる。容易にわかるように、同じチャネル型
の電界効果トランジスタのゲート、すなわち、一方では
電界効果トランジスタ１０および２４のゲートが相互接
続され、他方では電界効果トランジスタ１２、２２、お
よび２６のゲートが相互接続される。これは、電界効果
トランジスタ１０および２４のゲートは否定器１６を介
して制御信号端子１４に印加される制御信号を受けるの
に対して、電界効果トランジスタ１２、２２、および２
６のゲートはこの制御信号を直接、すなわち否定しない
で受けるということを意味する。
値電圧が１Ｖの範囲にあるのに対して、電界効果トラン
ジスタ２２、２４、および２６は特別なＣＭＯＳ生産プ
ロセスを適用することにより０Ｖの範囲の、大幅に低い
閾値電圧となる。容易にわかるように、同じチャネル型
の電界効果トランジスタのゲート、すなわち、一方では
電界効果トランジスタ１０および２４のゲートが相互接
続され、他方では電界効果トランジスタ１２、２２、お
よび２６のゲートが相互接続される。これは、電界効果
トランジスタ１０および２４のゲートは否定器１６を介
して制御信号端子１４に印加される制御信号を受けるの
に対して、電界効果トランジスタ１２、２２、および２
６のゲートはこの制御信号を直接、すなわち否定しない
で受けるということを意味する。
【００１１】次に、図２に示されるアナログスイッチの
動作について説明する。
動作について説明する。
【００１２】電源電圧Ｖｃｃに対応する電圧の制御信号
が制御信号端子１４に印加されたとき、ゲートが制御信
号端子１４に直接接続された電界効果トランジスタ１
２、２２、および２６はターンオンする。前に説明した
ように、これらの電界効果トランジスタはＰチャネル電
界効果トランジスタであるからである。この制御信号は
否定器１６によって否定され、アース電位の低電位信号
が電界効果トランジスタ１０および２４のゲートに現
れ、これらの電界効果トランジスタもターンオンする。
これらの電界効果トランジスタはＮチャネル電界効果ト
ランジスタであるからである。したがって、すべての電
界効果トランジスタはオンとなり、スイッチの入力端子
１８と出力端子２０との間が導通するので、アナログス
イッチが閉成する。
が制御信号端子１４に印加されたとき、ゲートが制御信
号端子１４に直接接続された電界効果トランジスタ１
２、２２、および２６はターンオンする。前に説明した
ように、これらの電界効果トランジスタはＰチャネル電
界効果トランジスタであるからである。この制御信号は
否定器１６によって否定され、アース電位の低電位信号
が電界効果トランジスタ１０および２４のゲートに現
れ、これらの電界効果トランジスタもターンオンする。
これらの電界効果トランジスタはＮチャネル電界効果ト
ランジスタであるからである。したがって、すべての電
界効果トランジスタはオンとなり、スイッチの入力端子
１８と出力端子２０との間が導通するので、アナログス
イッチが閉成する。
【００１３】反対に、アース電位に対応する低電位信号
が制御信号端子１４に印加されると、すべてのトランジ
スタはターンオフするので、スイッチの入力端子と出力
端子との間が導通せず、アナログスイッチは開放され
る。
が制御信号端子１４に印加されると、すべてのトランジ
スタはターンオフするので、スイッチの入力端子と出力
端子との間が導通せず、アナログスイッチは開放され
る。
【００１４】図２に示すようなアナログスイッチのこの
応答は、電源電圧Ｖｃｃ、したがって制御信号端子１４
に印加し得る制御信号の高レベルが電界効果トランジス
タ１０および１２の閾値電圧の電位の２倍に近づくとき
にも、明らかである。制御信号がこのような低電位であ
るとき、電界効果トランジスタ１０および１２をターン
オンさせることはできない。しかし、この場合、閾値電
圧が電界効果トランジスタ１０および１２の閾値電圧よ
り低く、０Ｖの範囲にある電界効果トランジスタ２２、
２４、および２６は、高制御信号が制御信号端子に印加
されたときにスイッチの入力端子１８と出力端子２０と
の間を導通させるために必要な信号を発生する。一方、
アナログスイッチを開放すべき場合、すなわち、スイッ
チの入力端子１８と出力端子２０との間の導通を開放す
べき場合には、これは制御信号端子１４に低電位を印加
することにより達成することができる。この状態では、
Ｎチャネル電界効果トランジスタ１２、２２、および２
６のゲートに負のゲート−ソース電圧が印加されるか、
またはＰチャネル電界効果トランジスタ１０および２４
のゲートに正のゲート−ソース電圧が印加されることに
より、これらの電界効果トランジスタはターンオフされ
る。これは、電界効果トランジスタ２２、２４、および
２６の閾値電圧が温度変化により変動するときにも当て
はまるので、アナログスイッチの開放状態では感知でき
るほどの漏れ電流は流れない。
応答は、電源電圧Ｖｃｃ、したがって制御信号端子１４
に印加し得る制御信号の高レベルが電界効果トランジス
タ１０および１２の閾値電圧の電位の２倍に近づくとき
にも、明らかである。制御信号がこのような低電位であ
るとき、電界効果トランジスタ１０および１２をターン
オンさせることはできない。しかし、この場合、閾値電
圧が電界効果トランジスタ１０および１２の閾値電圧よ
り低く、０Ｖの範囲にある電界効果トランジスタ２２、
２４、および２６は、高制御信号が制御信号端子に印加
されたときにスイッチの入力端子１８と出力端子２０と
の間を導通させるために必要な信号を発生する。一方、
アナログスイッチを開放すべき場合、すなわち、スイッ
チの入力端子１８と出力端子２０との間の導通を開放す
べき場合には、これは制御信号端子１４に低電位を印加
することにより達成することができる。この状態では、
Ｎチャネル電界効果トランジスタ１２、２２、および２
６のゲートに負のゲート−ソース電圧が印加されるか、
またはＰチャネル電界効果トランジスタ１０および２４
のゲートに正のゲート−ソース電圧が印加されることに
より、これらの電界効果トランジスタはターンオフされ
る。これは、電界効果トランジスタ２２、２４、および
２６の閾値電圧が温度変化により変動するときにも当て
はまるので、アナログスイッチの開放状態では感知でき
るほどの漏れ電流は流れない。
【００１５】ＭＯＳ電界効果トランジスタ１０および１
２より閾値電圧が低いＭＯＳ電界効果トランジスタ２
２、２４、および２６を挿入することにより、利用し得
る電源電圧が低いときでも確実にターンオン、ターンオ
フさせることができるアナログスイッチを簡単な構成で
実現することができる。
２より閾値電圧が低いＭＯＳ電界効果トランジスタ２
２、２４、および２６を挿入することにより、利用し得
る電源電圧が低いときでも確実にターンオン、ターンオ
フさせることができるアナログスイッチを簡単な構成で
実現することができる。
【００１６】以上の説明で対応するＭＯＳ電界効果トラ
ンジスタのチャネル型を各場合につき規定したが、チャ
ネル型を取り換えたときにも、すなわち、各場合にＰチ
ャネル電界効果トランジスタの代わりにＮチャネル電界
効果トランジスタを用いたときにも、アナログスイッチ
が動作することは理解されよう。
ンジスタのチャネル型を各場合につき規定したが、チャ
ネル型を取り換えたときにも、すなわち、各場合にＰチ
ャネル電界効果トランジスタの代わりにＮチャネル電界
効果トランジスタを用いたときにも、アナログスイッチ
が動作することは理解されよう。
【００１７】以上の説明に関して更に以下の項を開示す
る。 （１）二つの相補形ＭＯＳ電界効果トランジスタを含む
アナログスイッチであり、そのソース−ドレイン回路が
スイッチの入力端子と出力端子との間に並列に配置さ
れ、スイッチを制御するための制御信号を一方のチャネ
ル型のＭＯＳ電界効果トランジスタのゲートに直接印加
することができ、他方のチャネル型のＭＯＳ電界効果ト
ランジスタのゲートに否定器を介して印加することがで
きるアナログスイッチであって、スイッチの入力端子
（１８）と出力端子（２０）との間に三つのＭＯＳ電界
効果トランジスタ（２２、２４、２６）の直列ソース−
ドレイン回路が挿入され、直列回路の中央に配列された
ＭＯＳ電界効果トランジスタ（２４）のチャネル型は他
の二つのＭＯＳ電界効果トランジスタ（２２、２６）の
チャネル型と逆であることと、他方のチャネル型のすべ
てのＭＯＳ電界効果トランジスタのゲートが各々相互接
続されることと、そして直列回路の三つのＭＯＳ電界効
果トランジスタ（２２、２４、２６）の閾値電圧が、ソ
ース−ドレイン回路が並列に接続された二つの相補形Ｍ
ＯＳ電界効果トランジスタ（１０、１２）の閾値電圧よ
り低いこととを特徴とするアナログスイッチ。
る。 （１）二つの相補形ＭＯＳ電界効果トランジスタを含む
アナログスイッチであり、そのソース−ドレイン回路が
スイッチの入力端子と出力端子との間に並列に配置さ
れ、スイッチを制御するための制御信号を一方のチャネ
ル型のＭＯＳ電界効果トランジスタのゲートに直接印加
することができ、他方のチャネル型のＭＯＳ電界効果ト
ランジスタのゲートに否定器を介して印加することがで
きるアナログスイッチであって、スイッチの入力端子
（１８）と出力端子（２０）との間に三つのＭＯＳ電界
効果トランジスタ（２２、２４、２６）の直列ソース−
ドレイン回路が挿入され、直列回路の中央に配列された
ＭＯＳ電界効果トランジスタ（２４）のチャネル型は他
の二つのＭＯＳ電界効果トランジスタ（２２、２６）の
チャネル型と逆であることと、他方のチャネル型のすべ
てのＭＯＳ電界効果トランジスタのゲートが各々相互接
続されることと、そして直列回路の三つのＭＯＳ電界効
果トランジスタ（２２、２４、２６）の閾値電圧が、ソ
ース−ドレイン回路が並列に接続された二つの相補形Ｍ
ＯＳ電界効果トランジスタ（１０、１２）の閾値電圧よ
り低いこととを特徴とするアナログスイッチ。
【００１８】（２）アナログスイッチは、そのソース−
ドレイン回路がスイッチの入力端子（１８）と出力端子
（２０）との間に並列に配置された二つの相補形ＭＯＳ
電界効果トランジスタ（１０，１２）を含む。スイッチ
を制御するための制御信号は一方のチャネル型のＭＯＳ
電界効果トランジスタ（１２）のゲートに直接印加さ
れ、他方のチャネル型のＭＯＳ電界効果トランジスタ
（１０）のゲートに否定器（１６）を介して印加され
る。スイッチの入力端子（１８）と出力端子（２０）と
の間に三つのＭＯＳ電界効果トランジスタ（２２、２
４、２６）の直列ソース−ドレイン回路が挿入され、直
列回路の中央に配列されたＭＯＳ電界効果トランジスタ
（２４）のチャネル型は他の二つのＭＯＳ電界効果トラ
ンジスタ（２２、２６）のチャネル型と逆である。他方
のチャネル型のすべてのＭＯＳ電界効果トランジスタの
ゲートは各々相互接続される。直列回路の三つのＭＯＳ
電界効果トランジスタ（２２、２４、２６）の閾値電圧
は、ソース−ドレイン回路が並列に接続された二つの相
補形ＭＯＳ電界効果トランジスタ（１０、１２）の閾値
電圧より低い。
ドレイン回路がスイッチの入力端子（１８）と出力端子
（２０）との間に並列に配置された二つの相補形ＭＯＳ
電界効果トランジスタ（１０，１２）を含む。スイッチ
を制御するための制御信号は一方のチャネル型のＭＯＳ
電界効果トランジスタ（１２）のゲートに直接印加さ
れ、他方のチャネル型のＭＯＳ電界効果トランジスタ
（１０）のゲートに否定器（１６）を介して印加され
る。スイッチの入力端子（１８）と出力端子（２０）と
の間に三つのＭＯＳ電界効果トランジスタ（２２、２
４、２６）の直列ソース−ドレイン回路が挿入され、直
列回路の中央に配列されたＭＯＳ電界効果トランジスタ
（２４）のチャネル型は他の二つのＭＯＳ電界効果トラ
ンジスタ（２２、２６）のチャネル型と逆である。他方
のチャネル型のすべてのＭＯＳ電界効果トランジスタの
ゲートは各々相互接続される。直列回路の三つのＭＯＳ
電界効果トランジスタ（２２、２４、２６）の閾値電圧
は、ソース−ドレイン回路が並列に接続された二つの相
補形ＭＯＳ電界効果トランジスタ（１０、１２）の閾値
電圧より低い。
【図１】従来技術のアナログスイッチの単線図である。
【図２】本発明により構成されたアナログスイッチの単
線図である。
線図である。
１０ Ｐチャネル電界効果トランジスタ １２ Ｎチャネル電界効果トランジスタ １８ 入力端子 ２０ 出力端子 ２２ Ｎチャネル電界効果トランジスタ ２４ Ｐチャネル電界効果トランジスタ ２６ Ｎチャネル電界効果トランジスタ
Claims (1)
- 【請求項１】 二つの相補形ＭＯＳ電界効果トランジス
タを含むアナログスイッチであり、そのソース−ドレイ
ン回路がスイッチの入力端子と出力端子との間に並列に
配置され、スイッチを制御するための制御信号を一方の
チャネル型のＭＯＳ電界効果トランジスタのゲートに直
接印加することができ、他方のチャネル型のＭＯＳ電界
効果トランジスタのゲートに否定器を介して印加するこ
とができるアナログスイッチであって、スイッチの入力
端子（１８）と出力端子（２０）との間に三つのＭＯＳ
電界効果トランジスタ（２２、２４、２６）の直列ソー
ス−ドレイン回路が挿入され、直列回路の中央に配列さ
れたＭＯＳ電界効果トランジスタ（２４）のチャネル型
は他の二つのＭＯＳ電界効果トランジスタ（２２、２
６）のチャネル型と逆であることと、他方のチャネル型
のすべてのＭＯＳ電界効果トランジスタのゲートが各々
相互接続されることと、そして直列回路の三つのＭＯＳ
電界効果トランジスタ（２２、２４、２６）の閾値電圧
が、ソース−ドレイン回路が並列に接続された二つの相
補形ＭＯＳ電界効果トランジスタ（１０、１２）の閾値
電圧より低いこととを特徴とするアナログスイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19954329.1 | 1999-11-11 | ||
| DE19954329A DE19954329C1 (de) | 1999-11-11 | 1999-11-11 | Analogschalter mit zwei komplementären MOS-Feldeffekttransistoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168693A true JP2001168693A (ja) | 2001-06-22 |
Family
ID=7928727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000345440A Abandoned JP2001168693A (ja) | 1999-11-11 | 2000-11-13 | 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6359496B1 (ja) |
| EP (1) | EP1100200B1 (ja) |
| JP (1) | JP2001168693A (ja) |
| AT (1) | ATE406697T1 (ja) |
| DE (2) | DE19954329C1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1678828B1 (en) * | 2003-10-23 | 2012-05-02 | Nxp B.V. | Switch |
| JP4047824B2 (ja) * | 2004-03-16 | 2008-02-13 | 株式会社東芝 | 半導体集積回路 |
| JP2006311507A (ja) * | 2005-03-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 電源スイッチ回路 |
| US7679423B1 (en) * | 2006-12-22 | 2010-03-16 | The United States Of America As Represented By The Secretary Of The Navy | Switch circuit for magnetic-induction interface |
| JP2008219527A (ja) * | 2007-03-05 | 2008-09-18 | Fujitsu Ltd | アナログスイッチ |
| US20120081172A1 (en) * | 2010-09-30 | 2012-04-05 | Jonathan Hoang Huynh | High Voltage Switch Suitable for Use in Flash Memory |
| US8537593B2 (en) | 2011-04-28 | 2013-09-17 | Sandisk Technologies Inc. | Variable resistance switch suitable for supplying high voltage to drive load |
| CN102981547B (zh) * | 2011-09-02 | 2015-01-14 | 华邦电子股份有限公司 | 保护电路和控制电路 |
| US8395434B1 (en) | 2011-10-05 | 2013-03-12 | Sandisk Technologies Inc. | Level shifter with negative voltage capability |
| US9330776B2 (en) | 2014-08-14 | 2016-05-03 | Sandisk Technologies Inc. | High voltage step down regulator with breakdown protection |
| JP6511867B2 (ja) | 2015-03-03 | 2019-05-15 | 株式会社デンソー | Ｄ／ａ変換回路 |
| JP2018160855A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社東芝 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446390A (en) * | 1981-12-28 | 1984-05-01 | Motorola, Inc. | Low leakage CMOS analog switch circuit |
| US5448181A (en) * | 1992-11-06 | 1995-09-05 | Xilinx, Inc. | Output buffer circuit having reduced switching noise |
| JPH06169247A (ja) * | 1992-11-30 | 1994-06-14 | New Japan Radio Co Ltd | アナログスイッチ |
| US5506528A (en) * | 1994-10-31 | 1996-04-09 | International Business Machines Corporation | High speed off-chip CMOS receiver |
| JPH098612A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | ラッチ回路 |
| FR2738424B1 (fr) * | 1995-09-05 | 1997-11-21 | Sgs Thomson Microelectronics | Interrupteur analogique basse tension |
-
1999
- 1999-11-11 DE DE19954329A patent/DE19954329C1/de not_active Expired - Fee Related
-
2000
- 2000-11-08 EP EP00123491A patent/EP1100200B1/en not_active Expired - Lifetime
- 2000-11-08 AT AT00123491T patent/ATE406697T1/de not_active IP Right Cessation
- 2000-11-08 DE DE60040048T patent/DE60040048D1/de not_active Expired - Lifetime
- 2000-11-13 JP JP2000345440A patent/JP2001168693A/ja not_active Abandoned
- 2000-11-13 US US09/711,774 patent/US6359496B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19954329C1 (de) | 2001-04-19 |
| EP1100200B1 (en) | 2008-08-27 |
| US6359496B1 (en) | 2002-03-19 |
| ATE406697T1 (de) | 2008-09-15 |
| DE60040048D1 (de) | 2008-10-09 |
| EP1100200A3 (en) | 2001-06-06 |
| EP1100200A2 (en) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886556A (en) | Low power schmitt trigger | |
| KR960036030A (ko) | 드라이버 회로 | |
| KR970063901A (ko) | 연산증폭회로 | |
| KR910017762A (ko) | 출력회로 | |
| KR970700395A (ko) | 고전압 검출을 이용한 항복 방지용 회로(breakdown protection circuit using high voltage detection) | |
| JP2001168693A (ja) | 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ | |
| US4219743A (en) | Buffer circuit | |
| JPH07193488A (ja) | レベルシフタ回路 | |
| US4256974A (en) | Metal oxide semiconductor (MOS) input circuit with hysteresis | |
| JPH02188024A (ja) | レベルシフト回路 | |
| JPH0786917A (ja) | インバータ回路 | |
| KR940003448A (ko) | 반도체 기억장치 | |
| KR19980050807A (ko) | 고출력 전압 생성용 반도체 회로 | |
| KR950016002A (ko) | 3치 입력 버퍼 회로 | |
| JP2001223561A (ja) | シュミット・トリガ回路 | |
| KR940004646A (ko) | 고속 전류 감지 증폭기 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| JP3927312B2 (ja) | 入力増幅器 | |
| JPH02179121A (ja) | インバータ回路 | |
| KR950022128A (ko) | 트랜지스터 회로 | |
| US20230336176A1 (en) | Level shifter circuit, corresponding device and method | |
| KR100268948B1 (ko) | 트랜스미션 게이트 회로 | |
| JPH0795046A (ja) | Ｃｍｏｓ型インバータ回路 | |
| JPS6337716A (ja) | ゲ−ト回路 | |
| KR100281146B1 (ko) | 씨모스 낸드회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081222 |