JP2008219527A

JP2008219527A - アナログスイッチ

Info

Publication number: JP2008219527A
Application number: JP2007054934A
Authority: JP
Inventors: Kazuaki Oishi; 和明大石; Masahiro Kudo; 真大工藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2008-09-18
Also published as: US20100283527A1; US20080218244A1

Abstract

【課題】アナログスイッチのオフ時のリーク電流を減らすことである。
【解決手段】アナログスイッチ３１の第１の入力端子Ｔ１と第１の出力端子Ｔ２との間にｎチャネルＭＯＳトランジスタＴＲ３１が接続され、第１の入力端子Ｔ１と第２の出力端子Ｔ４との間にｎチャネルＭＯＳトランジスタＴＲ３２が接続されている。また、第２の入力端子Ｔ３と第２の出力端子との間にｎチャネルＭＯＳトランジスタＴＲ３３が接続され、第２の入力端子Ｔ３と第１の出力端子Ｔ２とのｎチャネルＭＯＳトランジスタＴＲ３４が接続されている。ＭＯＳトランジスタＴＲ３２とＴＲ３４のゲートは接地されている。
【選択図】図１

Description

本発明は、半導体集積回路上に形成されるアナログスイッチに関する。

半導体集積回路上の信号線を伝送されるアナログ信号を通過または阻止するためにアナログスイッチが用いられる。半導体集積回路の微細化と共にＭＯＳトランジスタのオフ時のリーク電流が増加し、大きなオフ抵抗を実現することが難しくなってきている。アナログスイッチのオフ時のリーク電流が増加すると、後段の増幅器で信号の歪みが増加してしまう。

図８は、アナログスイッチで抵抗値を切り換えることで増幅度を制御する差動増幅回路１１を示している。
差動増幅器１２の反転入力端子には、抵抗Ｒ１〜Ｒｎとアナログスイッチとして機能するｎチャネルＭＯＳトランジスタＴＲ１〜ＴＲｎが直列に接続され、反転入力端子と出力端子との間には帰還抵抗Ｒ０が接続されている。非反転入力端子には基準電圧が印加されている。ｎチャネルＭＯＳトランジスタＴＲ１〜ＴＲｎのゲートには制御信号Ｓ１〜Ｓｎが印加され、それらの制御信号Ｓ１〜Ｓｎによりアナログスイッチのオン、オフが制御される。

上記の差動増幅回路１１は、アナログスイッチのオフ時のリーク電流が大きく、アナログスイッチのオフ抵抗が小さいと、オフ時に入力信号がアナログスイッチを通って反転入力端子に入力して増幅され、信号の歪みが大きくなるという問題点があった。

アナログスイッチのオフ時のリーク電流を低減するために、図９に示すようなＴ-Ｓwitchが提案されている。
このアナログスイッチ（Ｔ−Ｓwitch）２１は、信号経路に直列に接続された２個のｎチャネルＭＯＳトランジスタＴＲ１１、ＴＲ１２と、ソースが電圧ＶＤＤ／２に接続され、ドレインがＭＯＳトランジスタＴＲ１１とＴＲ１２の接続点に接続されたｐチャネルＭＯＳトランジスタＴＲ１３とからなる。それぞれのＭＯＳトランジスタＴＲ１１、ＴＲ１２、ＴＲ１３のゲートには共通の制御信号が与えられている。

このアナログスイッチ２１は、オフ時のリーク電流は、図９に矢印で示す方向に流れるので出力端子から出力されるリーク電流を減らすことができる。
しかしながら、上記のアナログスイッチ２１は信号経路にＭＯＳトランジスタが２個直列に接続された構造となるので、アナログスイッチ２１がオンしたときのオン抵抗が２倍になってしまう。オン抵抗を減らすためには、ＭＯＳトランジスタを並列に接続する必要があり、信号経路に４個のＭＯＳトランジスタが必要となるのでデバイス面積が増大するという問題点があった。

特許文献１には、アナログスイッチのオン時とオフ時の出力のＤＣレベルを等しくすることで出力信号から制御信号成分を除去することが記載されている。
特開昭６２−２８１６１３号公報

本発明の課題は、アナログスイッチのオフ時のリーク電流を減らすことである。

本発明は、差動信号の第１の信号と前記第１の信号の反転信号である第２の信号を通過または阻止するアナログスイッチであって、前記第１の信号が入力する第１の入力端子と前記第１の信号が出力される第１の出力端子との間にドレインとソースが接続され、ゲートに与えられる制御信号によりオン、オフする第１のトランジスタと、前記第１の入力端子と前記第２の信号が出力される第２の出力端子との間にドレインとソースが接続され、ゲートが接地または電源電圧に接続された第２のトランジスタと、前記第２の信号が入力する第２の入力端子と前記第２の出力端子との間にドレインとソースが接続され、ゲートに与えられる制御信号によりオン、オフする第３のトランジスタと、前記第２の入力端子と前記第１の出力端子との間にドレインとソースが接続され、ゲートが接地または電源電圧に接続された第４のトランジスタからなる。

この発明によれば、アナログスイッチの第１及び第２の出力端子には同相のリーク電流のみ存在し、差動のリーク電流は存在しない。これにより、差動増幅器で第１と第２の出力端子間の差動電圧のみ増幅することで、同相のリーク電流を減衰させることが出来るため、差動信号の歪みは少なくなる。

上記の発明のアナログスイッチにおいて、前記第１、第２、第３及び第４のトランジスタはｎチャネルＭＯＳトランジスタであり、前記第２のトランジスタのゲートが接地され、前記第４のトランジスタのゲートが接地されている。

このように構成することでｎチャネルＭＯＳトランジスタを用いてオフ時のリーク電流を減らすことができる。
上記の発明のアナログスイッチにおいて、前記第１、第２、第３及び第４のトランジスタはｐチャネルＭＯＳトランジスタであり、前記第２のトランジスタのゲートは電源電圧に接続され、前記第４のトランジスタのゲートは電源電圧に接続されている。

このように構成することでｐチャネルＭＯＳトランジスタを用いてオフ時のリーク電流を減らすことができる。
上記の発明のアナログスイッチにおいて、前記第１、第２、第３及び第４のトランジスタは、ｎチャネルＭＯＳトランジスタであり、前記第１のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第１の出力端子に接続され、前記第２のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第２の出力端子に接続され、ゲートが接地され、前記第３のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第２の出力端子に接続され、前記第４のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第１の出力端子に接続され、ゲートが接地されている。

このように構成することでｎチャネルＭＯＳトランジスタを用いてリーク電流の少ないアナログスイッチを実現できる。

本発明によれば、アナログスイッチのオフ時のリーク電流を減らすことができる。

以下、本発明の実施の形態について図面を参照して説明する。図１は、第１の実施の形態のアナログスイッチ３１の回路図である。このアナログスイッチ３１はＭＯＳ集積回路等に形成される。

アナログスイッチ３１は、４個のｎチャネルＭＯＳトランジスタＴＲ３１〜ＴＲ３４か
らなり、制御信号Ｓ１によりＭＯＳトランジスタＴＲ３１とＴＲ３４がオン、オフ制御されて入力信号が通過または阻止される。

アナログスイッチ３１の第１の入力端子Ｔ１は、差動信号の一方の入力信号ＩＮＰが入力する信号線に接続され、第２の入力端子Ｔ３は、入力信号ＩＮＰを反転した反転信号ＩＮＭが入力する信号線に接続される。アナログスイッチ３１がオンのとき、第１の入力信号ＩＮＰが第１の出力端子Ｔ２から出力信号ＯＵＴＰとして出力され、第２の入力信号ＩＮＭが第２の出力端子Ｔ４から出力信号ＯＵＴＭとして出力される。

第１の入力端子Ｔ１、第１の出力端子Ｔ２、第２の入力端子Ｔ３、第２の出力端子Ｔ４は、アナログスイッチ３１に差動信号が入力する点、または差動信号が出力される点を仮想的に定めたものであり、半導体集積回路上に端子が存在する分けではない。

図１において、ｎチャネルＭＯＳトランジスタ３１（第１のトランジスタに対応する）は、ドレインが入力信号ＩＮＰが入力する第１の入力端子Ｔ１に接続され、ソースが出力端子Ｔ２に接続され、ゲートに制御信号Ｓ１が与えられる。

ｎチャネルＭＯＳトランジスタＴＲ３２（第２のトランジスタに対応する）のドレインは、ＭＯＳトランジスタＴＲ３１のドレイン（第１の入力端子に接続されている）に接続され、ソースはｎチャネルＭＯＳトランジスタＴＲ３３のソース（第２の出力端子に接続されている）に接続され、ゲートが接地されている。

ｎチャネルＭＯＳトランジスタＴＲ３３（第３のトランジスタに対応する）のドレインは、反転信号ＩＮＭが入力する第２の入力端子Ｔ３に接続され、ソースが第２の出力端子Ｔ４に接続され、ゲートに制御信号Ｓ１が与えられる。

ｎチャネルＭＯＳトランジスタＴＲ３４（第４のトランジスタに対応する）のドレインはＭＯＳトランジスタＴＲ３３のドレイン（第２の出力端子に接続されている）に接続され、ソースはＭＯＳトランジスタＴＲ３１のソース（第１の出力端子に接続されている）に接続され、ゲートが接地されている。

次に、アナログスイッチ３１の動作を、図２（Ａ）、（Ｂ）を参照して説明する。図２（Ａ）は、アナログスイッチ３１がオン状態のときの動作説明図、図２（Ｂ）は、アナログスイッチ３１がオフ状態のときの動作説明図である。

制御信号Ｓ１がｎチャネルＭＯＳトランジスタのゲートの閾値電圧以上のとき、ＭＯＳトランジスタＴＲ３１とＴＲ３３がオン状態となる。ＭＯＳトランジスタＴＲ３２とＴＲ３４のゲートは接地されているので、ＭＯＳトランジスタＴＲ３２とＴＲ３４は、常にオフ状態になっている。このとき、ＭＯＳトランジスタＴＲ３１には、図２（Ａ）に示すように入力信号ＩＮＰに応じて電流Ｉａ１が流れ、ＭＯＳトランジスタＴＲ３３には、反転信号ＩＮＭに応じて電流Ｉａ２が流れる。

制御信号Ｓ１が閾値電圧未満になると、ＭＯＳトランジスタＴＲ３１、ＴＲ３３がオフ状態となる。
差動信号の入力信号ＩＮＰに関するリーク電流について考えてみると、オフ時には、ＭＯＳトランジスタＴＲ３１には、図２（Ｂ）に示すように、入力信号ＩＮＰによるリーク電流Ｉｂ１が流れる。同時に、ＭＯＳトランジスタＴＲ３２には、入力信号ＩＮＰによるリーク電流Ｉｂ２が流れる。リーク電流Ｉｂ１は第１の出力端子Ｔ２に流れ込み、リーク電流Ｉｂ２は第２の出力端子Ｔ４に流れ込む。ＭＯＳトランジスタＴＲ３１とＴＲ３２を同じデバイスサイズで、同じ特性が得られるように設計することで、両者のオフ時のリー
ク電流はほぼ同じ大きさになる。

従って、出力端子Ｔ２と出力端子Ｔ４には、入力信号ＩＮＰと同相で、同じ大きさのリーク電流が流れることになるので、出力端子Ｔ２の出力電圧と出力端子Ｔ４の出力電圧を差動増幅器で増幅して両者の差電圧を得ることで、リーク電流の同相成分を除去することができる。

反転信号ＩＮＭのリーク電流も同様であり、ＭＯＳトランジスタＴＲ３３から、図２（Ｂ）に示すように、反転信号ＩＮＭによるリーク電流Ｉｃ１が第２の出力端子Ｔ４に向かって流れる。同時に、ＭＯＳトランジスタＴＲ３４から、反転信号ＩＮＭによるリーク電流Ｉｃ２が第１の出力端子Ｔ２に向かって流れる。ＭＯＳトランジスタＴＲ３３とＴＲ３４は同じデバイスサイズで、同じ特性が得られるように設計することで、両者のオフ時のリーク電流はほぼ同じ大きさになる。

従って、出力端子Ｔ２と出力端子Ｔ４には、反転信号ＩＮＭと同相で、同じ大きさのリーク電流が流れることになるので、出力端子Ｔ２の出力電圧と出力端子Ｔ４の出力電圧を差動増幅器で増幅し、両者の差電圧を得ることでリーク電流の同相成分を除去することができる。

次に、図３は、第１の実施の形態のアナログスイッチ３１を用いた差増増幅回路３５の一例を示す図である。
この差動増幅回路３５は、差動増幅器３７と、ｎ個のアナログスイッチ３６ａ〜３６ｎと、２×ｎ個の抵抗Ｒ１〜Ｒｎと、２個の帰還抵抗Ｒ０とからなる。

アナログスイッチ３６ａ〜３６ｎは、図１のアナログスイッチ３１と同じ回路構成を有し、入力側には抵抗Ｒ１〜Ｒｎが接続され、出力側は差動増幅器３７の反転入力端子と非反転入力端子に接続されている。帰還抵抗Ｒ０は、差動増幅器３７の差動出力端子と、反転入力端子及び非反転入力端子との間に接続されている。

アナログスイッチ３６ａのｎチャネルＭＯＳトランジスタＴＲ３１ａのドレインには、差動入力電圧ＶＩＰが抵抗Ｒ１を介して入力し、ゲートにはアナログスイッチ３６ａをオン、オフさせる制御信号Ｓ１が与えられ、ソースは反転入力端子に接続されている。アナログスイッチ３６ａがオンのとき、入力電圧ＶＩＰが差動増幅器３７の反転入力端子に出力される。

ＭＯＳトランジスタＴＲ３２ａのドレインはＭＯＳトランジスタＴＲ３１ａのドレインに接続され、ソースはＭＯＳトランジスタＴＲ３３のソース（非反転端子に接続される）に接続されている。ＭＯＳトランジスタＴＲ３２ａのゲートは接地されており、ＭＯＳトランジスタＴＲ３２ａは常時オフ状態になっている。

ＭＯＳトランジスタＴＲ３３ａのドレインには、差動入力電圧ＶＩＰの反転電圧ＶＩＮが抵抗Ｒ１を介して与えられ、その入力電圧ＶＩＰがソースから非反転入力端子に出力される。ＭＯＳトランジスタＴＲ３３ａのゲートには制御信号Ｓ１が与えられている。

ＭＯＳトランジスタＴＲ３４ａのドレインは、ＭＯＳトランジスタＴＲ３３ａのドレインに接続され、ソースはＭＯＳトランジスタＴＲ３１ａのソース（反転入力端子に接続されている）に接続されている。ＭＯＳトランジスタＴＲ３４ａのゲートは接地されており、ＭＯＳトランジスタＴＲ３４ａは常時オフ状態になっている。

ｎ個目のアナログスイッチ３６ｎも４個のｎチャネルＭＯＳトランジスタＴＲ３１ｎ、
ＴＲ３２ｎ、ＴＲ３３ｎ、ＴＲ３４ｎが、アナログスイッチ３６ａと同様に接続されている。

上記の差動増幅回路３５は、制御信号Ｓ１〜Ｓｎを変化させて増幅度を変化させるときに、入力信号の差動成分のみ増幅され、同相信号は減衰する。先に述べたように、実施の形態のアナログスイッチのオフリーク電流は全て同相成分となるため、アナログスイッチ３１で発生する同相リーク電流は減衰され、差動信号のひずみを減らすことができる。

上述した第１の実施の形態によれば、第１の入力端子Ｔ１と第２の出力端子Ｔ４間並びに第２の入力端子Ｔ３と第１の出力端子Ｔ２間に、ゲートを接地したｎチャネルＭＯＳトランジスタＴＲ３２とＴＲ３４を交差するように接続することで、第１及び第２の出力端子Ｔ２及びＴ４に流れるＭＯＳトランジスタのリーク電流は、同相で同じ大きさのリーク電流となる。

従って、２個の出力端子Ｔ２及びＴ４の出力電圧を差動増幅器で差動増幅して両者の差動電圧をえることで差動成分のみ増幅されるため、同相のリーク電流は減衰する。アナログスイッチ３１で発生するリーク電流は同相成分となるため減衰され、差動信号のひずみを減らすことができる。

また、第１の実施の形態のアナログスイッチ３１は、通常のオン抵抗を有するＭＯＳトランジスタを１本の信号線について２個（２本の信号線で４個）使用するだけでよいので、従来のＴ−Ｓwitchに比べてデバイス面積を小さくできる。また、信号線に接続するトランジスタサイズを小さくできるので高速動作が要求される回路に用いることができる。

半導体集積回路の微細化が進むにつれてＭＯＳトランジスタのオフ時のリーク電流は増加する傾向にあるが、上述した第１の実施の形態のアナログスイッチ３１を用いることで、デバイス面積をそれほど増加せずに、アナログスイッチのオン抵抗を小さく保ち、かつオフ時のリーク電流を抑えることができる。

次に、図４は、第２の実施の形態のアナログスイッチ４１の回路図である。第２の実施の形態は、アナログスイッチ４１をｐチャネルＭＯＳトランジスタで構成した場合の例である。

アナログスイッチ４１は、４個のｐチャネルＭＯＳトランジスタＴＲ４１〜ＴＲ４４を有し、制御信号Ｓ１バー（制御信号Ｓ１の反転信号）によりＭＯＳトランジスタＴＲ４１とＴＲ４４のオン、オフが制御され、入力信号が通過または阻止される。

アナログスイッチ４１の第１の入力端子Ｔ１には、差動信号の一方の入力信号ＩＮＰが入力し、アナログスイッチ４１がオンのとき、第１の入力信号が第１の出力端子Ｔ２から出力信号ＯＵＴＰとして出力される。アナログスイッチ４１の第２の入力端子Ｔ３には、入力信号ＩＮＰの反転信号ＩＮＭが入力し、その反転信号ＩＮＭが第２の出力端子Ｔ４から出力信号ＯＵＴＭとして出力される。

図４において、ｐチャネルＭＯＳトランジスタＴＲ４１は、ドレインが入力信号ＩＮＰが入力する第１の入力端子Ｔ１に接続され、ソースが第１の出力端子Ｔ２に接続され、ゲートに制御信号Ｓ１バーが与えられている。

ｐチャネルＭＯＳトランジスタＴＲ４２のドレインは、ＭＯＳトランジスタＴＲ４１のドレインに接続され、ソースはｐチャネルＭＯＳトランジスタＴＲ３３のソースに接続され、ゲートは電源電圧Ｖｄｄに接続されている。

ｐチャネルＭＯＳトランジスタＴＲ４３のドレインは、反転信号ＩＮＭが入力する第２の入力端子Ｔ３に接続され、ソースは第２の出力端子Ｔ４に接続され、ゲートに制御信号Ｓ１バーが与えられている。

ｐチャネルＭＯＳトランジスタＴＲ４４のドレインはＭＯＳトランジスタＴＲ４３のドレインに接続され、ソースはＭＯＳトランジスタＴＲ４１のソースに接続され、ゲートは電源電圧Ｖｄｄに接続されている。

次に、図４のアナログスイッチ４１の動作を説明する。制御信号Ｓ１バーがゲートの閾値電圧以上のとき、ｐチャネルＭＯＳトランジスタＴＲ４１とＴＲ４３がオン状態となる。ＭＯＳトランジスタＴＲ４１とＴＲ４３がオン状態となると、入力信号ＩＮＰとその反転信号ＩＮＭが第１の出力端子Ｔ２と第２の出力端子Ｔ４からそれぞれ出力される。

他方、制御信号Ｓ１バーがゲートの閾値電圧未満となると、ｐチャネルＭＯＳトランジスタＴＲ４１とＴＲ４３がオフ状態となる。このとき、ｐチャネルＭＯＳトランジスタＴＲ４２とＴＲ４４のゲートは電源電圧Ｖｄｄに接続されているので、ｐチャネルＭＯＳトランジスタＲ４２とＴＲ４４はオフ状態になっている。

ＭＯＳトランジスタＴＲ４１がオフのとき、ＭＯＳトランジスタＴＲ４１のドレイン・ソース間にはオフ時のリーク電流が流れるが、同時にＭＯＳトランジスタＴＲ４２にも同じ大きさのリーク電流が流れる。すなわち、ＭＯＳトランジスタＴＲ４１から第１の出力端子Ｔ２に向かってリーク電流が流れるのと同時に、ＭＯＳトランジスタＴＲ４２から第２の出力端子Ｔ４に向かって同相で同じ大きさのリーク電流が流れる。

従って、出力端子Ｔ２と出力端子Ｔ４には、それぞれ入力信号ＩＮＰと同相で、同じ大きさのリーク電流が流れ込むことになるので、出力端子Ｔ２の出力電圧と出力端子Ｔ４の出力電圧を差動増幅器で増幅して両者の差の電圧を得ることで、入力信号ＩＮＰによるリーク電流の同相成分を除去することができる。

反転信号ＩＮＭのリーク電流についても同様である。ＭＯＳトランジスタＴＲ４３がオフ状態のとき、第１の出力端子Ｔ４に接続されているＭＯＳトランジスタＴＲ４４もオフ状態になっている。ＭＯＳトランジスタＴＲ４３のオフ時のリーク電流は第２の出力端子Ｔ４に流れ込み、ＭＯＳトランジスタＴＲ４４のリーク電流は第１の出力端子Ｔ２に流れ込む。

従って、出力端子Ｔ２と出力端子Ｔ４には、反転信号ＩＮＭと同相で、同じ大きさのリーク電流が流れることになるので、出力端子Ｔ２の出力電圧と出力端子Ｔ４の出力電圧を差動増幅器で増幅して差電圧を得ることでリーク電流の同相成分を除去することができる。

上述した第２の実施の形態によれば、第１の入力端子Ｔ１と第２の出力端子Ｔ４間並びに第２の入力端子Ｔ３と第１の出力端子Ｔ２間に、ゲートを電源電圧Ｖｄｄに接続したｐチャネルＭＯＳトランジスタＴＲ４２とＴＲ４４を交差するように接続することで、第１及び第２の出力端子Ｔ２及びＴ４に同相で、同じ大きさのリーク電流となる。

従って、２個の出力端子Ｔ２及びＴ４の出力電圧を差動増幅器で差動増幅して両者の差動電圧をえることで差動成分のみ増幅されるため、同相のリーク電流は減衰される。ＭＯＳトランジスタのリーク電流は全て同相成分となるため、アナログスイッチ３１で発生する同相リーク電流は減衰され、差動信号のひずみを減らすことができる。

次に、図５は、第３の実施の形態のアナログスイッチ５１の回路図である。この第３の実施の形態は、ｐチャネルとｎチャネルのＭＯＳトランジスタを並列に接続してアナログスイッチを構成した場合の例である。

図５において、ｎチャネルＭＯＳトランジスタＴＲ３１、ＴＲ３２、ＴＲ３３３及びＴＲ３４は、図１のアナログスイッチ３１と同じように接続され、ゲートにも同じ電圧が印加されている。ｐチャネルＭＯＳトランジスタＴＲ４１、ＴＲ４２、ＴＲ４３及びＴＲ４４も図４のアナログスイッチ４１と同じように接続され、ゲートにも同じ電圧が印加されている。

ここで、上記のアナログスイッチ５１のオフ時の動作を説明する。
最初に入力信号ＩＮＰのリーク電流について説明する。制御信号Ｓ１及び制御信号Ｓ１バーがゲートの閾値電圧未満になると、ｎチャネルＭＯＳトランジスタＴＲ３１とｐチャネルＭＯＳトランジスタＴＲ４１がオフ状態になる（アナログスイッチ５１がオフの状態）。このとき、第１の入力端子Ｔ１と第２の出力端子Ｔ４との間に接続されているｎチャネルＭＯＳトランジスタＴＲ３２と、ｐチャネルＭＯＳトランジスタＴＲ４２はオフ状態になっている。

オフ時に、ＭＯＳトランジスタＴＲ３１とＴＲ４１のドレイン・ソース間には一定のリーク電流が流れるが、第１の入力端子Ｔ１と第２の出力端子Ｔ４との間にクロス接続されているＭＯＳトランジスタＴＲ３２とＴＲ４２のドレイン・ソース間には、上記のリーク電流と同相で、同じ大きさのリーク電流が流れる。

従って、第１の出力端子Ｔ２と第２の出力端子Ｔ４には、入力信号ＩＮＰと同相で、同じ大きさのリーク電流が流れ込むことになる。よって、第１の出力端子Ｔ２の出力電圧と第２の出力端子Ｔ４の出力電圧を差動増幅器で差動増幅して両者の差電圧を得ることで、入力信号ＩＮＰによるリーク電流の同相成分を除去することができる。

反転信号ＩＮＭのリーク電流についても同様である。ｎチャネルＭＯＳトランジスタＴＲ３３とｐチャネルＭＯＳトランジスタＴＲ４３がオフ状態となったとき、第２の入力端子Ｔ３と第１の出力端子Ｔ４の間をクロスするように接続されているｎチャネルＭＯＳトランジスタＴＲ３４とｐチャネルＭＯＳトランジスタＴＲ４４もオフ状態となっている。

オフ時に、ｎチャネルＭＯＳトランジスタＴＲ３３とｐチャネルＭＯＳトランジスタＴＲ４３のドレイン・ソース間には一定のリーク電流が流れるが、第２の入力端子Ｔ３と第１の出力端子Ｔ２との間にクロス接続されているｎチャネルＭＯＳトランジスタＴＲ３４とｐチャネルＭＯＳトランジスタＴＲ４４のドレイン・ソース間には、上記のリーク電流と同相で、同じ大きさのリーク電流が流れる。

従って、第１の出力端子Ｔ２と第２の出力端子Ｔ４には、反転信号ＩＮＭと同相で、同じ大きさのリーク電流が流れ込むことになる。よって、第１の出力端子Ｔ２の出力電圧と第２の出力端子Ｔ４の出力電圧を差動増幅器で差動増幅して両者の差電圧を得ることで、反転信号ＩＮＭによるリーク電流の同相成分を除去することができる。

最後に、実施の形態のアナログスイッチを使用した場合と、従来のアナログスイッチを使用した場合の差動増幅回路の入出力特性の比較結果について説明する。
図６は、従来のアナログスイッチと実施の形態のアナログスイッチ３１を使用した場合の差動増幅回路の入出力特性のシミュレーション結果を示す図である。図６の横軸は入力レベルのｄＢＶ値（１Ｖを基準にしたｄＢ値）、縦軸は出力レベルのｄＢＶ値を示してい
る。シミュレーションは、図７に示す差動増幅回路６１を用いて行った。

図７の差動増幅回路６１は、理想的なオペアンプ６２の反転入力端子と非反転入力端子にそれぞれ１００個のアナログスイッチＳＷ１〜ＳＷ１００を接続し、それらのアナログスイッチＳＷ１〜ＳＷ１００を切り換えて増幅度を制御している。

図６に示すように、従来のアナログスイッチを使用した差動増幅回路の出力は、出力のｄＢＶ値が、入力のｄＢＶ値が−１ｄＢＶ付近から急激に増加している。これに対して、実施の形態のアナログスイッチを使用した差動増幅回路６１の出力のｄＢＶ値は、入力のｄＢＶの値の変化に対して直線的に変化している。

従来のアナログスイッチを使用した差動増幅回路６１の出力レベルが非直線性を示しているのは、従来のアナログスイッチのオフ時のリーク電流が入力レベルが大きくなったときに増加し、その結果信号の歪みが増大しているためである。図６のシミュレーション結果から、実施の形態のアナログスイッチ３１等によりリーク電流の作動成分が抑えられ、その結果、差動増幅回路の出力信号の歪みが小さくなることが確認できた。

上述した実施の形態によれば、ＭＯＳトランジスタのリーク電流は、差動信号の出力端子に同相で同じ大きさのリーク電流となるので、リーク電流に差動成分は存在せず、２個の出力端子の電圧を差動増幅器で差動増幅して差電圧に変換しても差動信号は歪まない。アナログスイッチのオフ時の同相のリーク電流は差動増幅器では減衰する。

本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）上述した実施の形態では、ｎチャネルＭＯＳトランジスタＴＲ３２、ＴＲ３４、あるいはｐチャネルＭＯＳトランジスタＴＲ４２、ＴＲ４４のゲートに接地電位または電源電圧を印加しているが、ＭＯＳトランジスタをオフできるようなゲート電圧であれば、それより高いまたは低い電圧を印加しても良い。
（２）本発明のアナログスイッチは、実施の形態に示した差動増幅回路に限らず、公知の他の差動増幅回路にも適用できる。また、スイッチトキャパシタ回路のアナログスイッチとして使用しても良い。

第１の実施の形態のアナログスイッチの回路図である。第１の実施の形態のアナログスイッチの動作説明図である。増幅回路の一例を示す図である。第２の実施の形態のアナログスイッチの回路図である。第３の実施の形態のアナログスイッチの回路図である。シミュレーション結果を示す図である。シミュレーションに用いた増幅回路の回路図である。従来のアナログスイッチを用いた増幅回路を示す図である。従来のアナログスイッチの回路図である。

符号の説明

３１、４１、５１アナログスイッチ
ＴＲ３１〜ＴＲ３４ｎチャネルＭＯＳトランジスタ
ＴＲ４１〜ＴＲ４４ｐチャネルＭＯＳトランジスタ

Claims

差動信号の第１の信号と前記第１の信号の反転信号である第２の信号を通過または阻止するアナログスイッチであって、
前記第１の信号が入力する第１の入力端子と前記第１の信号が出力される第１の出力端子との間にドレインとソースが接続され、ゲートに与えられる制御信号によりオン、オフする第１のトランジスタと、
前記第１の入力端子と前記第２の信号が出力される第２の出力端子との間にドレインとソースが接続され、ゲートが接地または電源電圧に接続された第２のトランジスタと、
前記第２の信号が入力する第２の入力端子と前記第２の出力端子との間にドレインとソースが接続され、ゲートに与えられる制御信号によりオン、オフする第３のトランジスタと、
前記第２の入力端子と前記第１の出力端子との間にドレインとソースが接続され、ゲートが接地または電源電圧に接続された第４のトランジスタからなるアナログスイッチ。
前記第１、第２、第３及び第４のトランジスタはｎチャネルＭＯＳトランジスタであり、前記第２及び第４のトランジスタのゲートは接地されている請求項１記載のアナログスイッチ。
前記第１、第２、第３及び第４のトランジスタはｐチャネルＭＯＳトランジスタであり、前記第２及び第４のトランジスタのゲートは電源電圧に接続されている請求項１記載のアナログスイッチ。
前記第１、第２、第３及び第４のトランジスタは、ｎチャネルＭＯＳトランジスタであり、前記第１のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第１の出力端子に接続され、前記第２のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第２の出力端子に接続され、ゲートが接地され、前記第３のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第２の出力端子に接続され、前記第４のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第１の出力端子に接続され、ゲートが接地されている請求項１記載のアナログスイッチ。
前記第１、第２、第３及び第４のトランジスタは、ｐチャネルＭＯＳトランジスタであり、前記第１のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第１の出力端子に接続され、前記第２のトランジスタのドレインは前記第１の入力端子に接続され、ソースは前記第２の出力端子に接続され、ゲートが電源電圧に接続され、前記第３のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第２の出力端子に接続され、前記第４のトランジスタのドレインは前記第２の入力端子に接続され、ソースは前記第１の出力端子に接続され、ゲートが電源電圧に接続されている請求項１記載のアナログスイッチ。
ｐチャネルとｎチャネルのＭＯＳトランジスタが並列に接続され、差動信号の第１の信号と前記第１の信号の反転信号である第２の信号を通過または阻止するアナログスイッチであって、
前記第１の信号が入力する第１の入力端子と前記第１の信号が出力される第１の出力端子との間にドレインとソースが接続され、ゲートに与えられる制御信号によりオン、オフする第１のｎチャネルＭＯＳトランジスタと、
前記第１の入力端子と前記第２の信号が出力される第２の出力端子との間にドレインとソースが接続され、ゲートが接地された第２のｎチャネルＭＯＳトランジスタと、
前記第２の信号が入力する第２の入力端子と前記第２の出力端子との間にドレインとソ
ースが接続され、ゲートに与えられる制御信号によりオン、オフする第３のｎチャネルＭＯＳトランジスタと、
前記第２の入力端子と前記第１の出力端子との間にドレインとソースが接続され、ゲートが接地された第４のｎチャネルＭＯＳトランジスタと、
前記第１の入力端子と前記第１の出力端子との間にドレインとソースが接続され、ゲートに与えられる反転制御信号によりオン、オフする第１のｐチャネルＭＯＳトランジスタと、
前記第１の入力端子と前記第２の出力端子との間にドレインとソースが接続され、ゲートが電源電圧に接続された第２のｐチャネルＭＯＳトランジスタと、
前記第２の入力端子と前記第２の出力端子との間にドレインとソースが接続され、ゲートに与えられる反転制御信号によりオン、オフする第３のｐチャネルＭＯＳトランジスタと、
前記第２の入力端子と前記第１の出力端子との間にドレインとソースが接続され、ゲートが電源電圧に接続された第４のｐチャネルＭＯＳトランジスタとからなるアナログスイッチ。