JP2009055351A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2009055351A JP2009055351A JP2007220172A JP2007220172A JP2009055351A JP 2009055351 A JP2009055351 A JP 2009055351A JP 2007220172 A JP2007220172 A JP 2007220172A JP 2007220172 A JP2007220172 A JP 2007220172A JP 2009055351 A JP2009055351 A JP 2009055351A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- resistance
- input terminal
- differential input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
【課題】ゲイン誤差やDCオフセット電圧が生じ難く、微細化・低消費電力化に適した増幅回路を提供することを目的とする。
【解決手段】入力端子2と出力端子3との間に、第1の抵抗4と第2の抵抗5が直列接続されている。VREFL端子6とVREFH端子7との間に、第3の抵抗8と第4の抵抗9が直列接続されている。第1の抵抗4と第2の抵抗5の抵抗値の比は、第3の抵抗と第4の抵抗9の抵抗値の比は同じである。オペアンプ10の第1差動入力端子(−)に第1の抵抗4と第2の抵抗5との接続点の電圧が印加され、第2差動入力端子(+)に第3の抵抗8と第4の抵抗9との接続点の電圧、またはVREFHのいずれかが選択的に印加される。オペアンプ10の出力は出力端子3を介して出力されるとともに、第2の抵抗5を帰還抵抗として第1差動入力端子に印加される。
【選択図】図1
【解決手段】入力端子2と出力端子3との間に、第1の抵抗4と第2の抵抗5が直列接続されている。VREFL端子6とVREFH端子7との間に、第3の抵抗8と第4の抵抗9が直列接続されている。第1の抵抗4と第2の抵抗5の抵抗値の比は、第3の抵抗と第4の抵抗9の抵抗値の比は同じである。オペアンプ10の第1差動入力端子(−)に第1の抵抗4と第2の抵抗5との接続点の電圧が印加され、第2差動入力端子(+)に第3の抵抗8と第4の抵抗9との接続点の電圧、またはVREFHのいずれかが選択的に印加される。オペアンプ10の出力は出力端子3を介して出力されるとともに、第2の抵抗5を帰還抵抗として第1差動入力端子に印加される。
【選択図】図1
Description
本発明は、レベルシフト機能を有する増幅回路に関するものである。
近年、半導体集積回路の微細化及び低電源電圧化が進んでいるが、その一方である一定値以上の電源電圧が動作上要求される場合がある。例えばオーディオ用の音声信号処理に用いられる半導体集積回路では、低電源電圧が供給されて動作する信号処理系の回路と、それよりも高い電源電圧が供給されて動作する出力系の回路とを有する。このような場合には、信号処理系の回路から出力された信号のDCレベルを出力系の回路のDCレベルに合わせてシフトする必要があり、出力系の回路では当該シフトされた信号を増幅して出力する必要がある。
音声信号処理に用いられる従来の半導体集積回路の構成の概略を、図2を参照しながら説明する。図2に示す半導体集積回路は、第1の電源電圧(VDDLとする)が供給されて動作する信号処理系の回路100と、第1の電源電圧よりも高い第2の電源電圧(VDDHとする)が供給されて動作する出力系の回路101とを有する。
信号処理系の回路100の後段には、レベルシフト回路102が設けられている。レベルシフト回路102は、入力端子103から供給された入力信号Vinの振幅を変えずにDCレベルだけを変化させる回路であり、例えばオペアンプ及び複数の抵抗を含んで構成されている(例えば特許文献1の図1参照)。
ここで、入力信号Vinが電圧VREFLを中心レベルとして振幅を有する信号であるとすると、電圧VREFLは、最大のダイナミックレンジを確保するためにVDDLの2分の1に通常設定される。そのため、入力信号VinはVDDLの2分の1を中心レベルとして最大の振幅で振れることになる。
出力系の回路101は、抵抗104,抵抗105,オペアンプ106を備えている。オペアンプ106の第1差動入力端子(−)には、レベルシフト回路102から出力された信号が抵抗104を介して印加され、第2差動入力端子(+)には電圧VREFHが印加されている。また、オペアンプ106の出力は、出力端子107から更に後段にある不図示の回路(例えばスピーカ)へ出力されるとともに、抵抗105を帰還抵抗として第1差動入力端子に印加される。
ここで、出力信号Voutが電圧VREFHを中心レベルとして振幅を有する信号であるとすると、入力信号Vinと同様の理由から、電圧VREFHはVDDHの2分の1に通常設定される。そのため、出力信号VoutはVDDHの2分の1を中心レベルとして最大の振幅で振れることになる。
次に、出力信号Voutを電圧VREFH、抵抗104・抵抗105の抵抗値R1,R2等を用いて表す。
入力信号VinのDCレベルは、レベルシフト回路102によって(VREFH−VREFL)だけシフトする。従って、オペアンプ106の第1差動入力端子に供給される電圧をV1とすると、V1は以下の(数1)で表される。
しかしながら、図2で示した従来の構成では以下の問題があった。つまり、レベルシフト回路102のレベルシフト動作のばらつきに起因するゲイン誤差やDCオフセット電圧の発生の問題があった。
また、半導体集積回路の微細化・低消費電力化を更に進めるために、上述したようなレベルシフト動作及び増幅動作を出来る限り小さい回路面積で、なお且つ低消費電力で実現することが要望されている。
そこで本発明は、ゲイン誤差やDCオフセット電圧が生じ難く、微細化・低消費電力化に適した増幅回路を提供することを目的とする。
本発明は上記課題に基づいてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の増幅回路は、第1の電圧を中心レベルとして振幅を有する信号を、第2の電圧を中心レベルとして振幅を有する信号にシフト及び増幅して出力する増幅回路であって、入力端子と出力端子との間に直列接続された第1及び第2の抵抗と、前記第1の電圧が供給された第1端子と、前記第2の電圧が供給された第2端子との間に直列接続された第3及び第4の抵抗と、第1差動入力端子に前記第1の抵抗と第2の抵抗との接続点の電圧が印加され、第2差動入力端子に前記第3の抵抗と前記第4の抵抗との接続点の電圧、または、前記第2の電圧のいずれかが選択的に印加され、その出力が前記出力端子に供給されるとともに、前記第2の抵抗を帰還抵抗として前記第1差動入力端子に印加されるオペアンプとを備え、前記第1の抵抗と前記第2の抵抗の抵抗値の比が、前記第3の抵抗と前記第4の抵抗の抵抗値の比と同じであることを特徴とする。
本発明の増幅回路の構成によれば、オペアンプにレベルシフト動作と増幅動作の両機能を持たせることができる。そのため、従来のようなレベルシフト回路を別途設ける必要がなくなって増幅回路の低消費電力・微細化を図ることができる。また、従来あったレベルシフト回路における動作ばらつき等に起因するゲイン誤差やDCオフセット電圧の発生を防止することができる。
次に、本発明の実施形態について図面を参照しながら説明する。図1は、本発明の実施形態に係る増幅回路1を示す回路図である。
この増幅回路1は、第1の電源電圧(VDDL)が供給されて動作する回路から出力されたVDDL系の信号を入力端子2で受け、第1の電源電圧よりも高い第2の電源電圧(VDDH)が供給されて動作する回路に合わせたVDDH系の信号にレベルシフトするとともに増幅し、当該信号を出力端子3から出力する回路である。ただし、本実施形態では、VDDL<VDDHとする。
入力端子2と出力端子3との間には、第1の抵抗4と第2の抵抗5とが直列に接続されている。第2の抵抗5は、図1に示すように、オペアンプ10のゲインを調整するために種々の抵抗値に設定可能な可変抵抗であってもよい。この場合第2の抵抗5は、例えば直列に接続された複数の抵抗素子と、各抵抗素子ごとに並列に接続された複数のスイッチとを備える。そして、これらのスイッチを選択的にオンさせることで、上記複数の抵抗素子のうち任意の抵抗素子をバイパスさせ、第2の抵抗5の抵抗値を変化させることができる。
また、電圧VREFLが供給されるVREFL端子6と電圧VREFHが供給されるVREFH端子7との間には、第3の抵抗8と第4の抵抗9とが直列に接続されている。
ここで、第1の抵抗4と第2の抵抗5の抵抗値の比は、第3の抵抗と第4の抵抗9の抵抗値の比と実質同じである。さらに言えば、第1の抵抗4と第3の抵抗8とが同じ抵抗値R1であり、第2の抵抗5と第4の抵抗9とが同じ抵抗値R2であることが好ましい。また、第2の抵抗5が可変抵抗である場合には、これと対応して第4の抵抗9も可変抵抗から成り、通常動作時において第1の抵抗4と第2の抵抗5の抵抗値の比が、第3の抵抗8と第4の抵抗9の抵抗値の比と常に同じに推移するように構成されている。また、電圧VREFLは第1の電源電圧VDDLの2分の1であり、電圧VREFHは第2の電源電圧VDDHの2分の1である。
また、増幅回路1はオペアンプ10を備えている。オペアンプ10は、第1差動入力端子(−)に第1の抵抗4と第2の抵抗5との接続点の電圧が印加され、第2差動入力端子(+)に第3の抵抗8と第4の抵抗9との接続点の電圧、または電圧VREFHのいずれかが後述するスイッチ12によって選択的に印加され、その出力が出力端子3を介して更に後段の回路(例えばスピーカ)に出力されるとともに、第2の抵抗5を帰還抵抗として第1差動入力端子に印加されるように構成されている。
また、第1の抵抗4とオペアンプ10の第1差動入力端子との間にはスイッチ11が設けられている。なお、スイッチ11を配置する位置はこれに限られず、例えば入力端子2と抵抗4との間に配置することも可能である。そして、オペアンプ10の第2差動入力端子にはスイッチ12が接続されており、スイッチ12の制御によって第3の抵抗8と第4の抵抗9との接続点の電圧、または電圧VREFHのいずれかが第2差動入力端子に印加されるように構成されている。スイッチ11は、通常動作時にオンし、ミュート動作時にオフするように制御される。スイッチ12は、通常動作時に第3の抵抗8と第4の抵抗9との接続点の電圧が第2差動入力端子に印加され、ミュート動作時に電圧VREFHが第2差動入力端子に印加されるように制御される。つまり、スイッチ11をオフさせると、第1差動入力端子への入力信号が遮断され、オペアンプの出力は電圧VREFHとなることでミュート動作が達成される。なお、本実施形態の増幅回路1は、レベルシフト回路102を設けていた従来構成に比べてオペオンプの段数が少なく構成されるため、オペアンプ10のDCオフセット電圧が生じ難くなっている。そのため、ミュート動作のオン/オフの切換時のノイズの発生が抑えられている。
(数5)及び式(数9)の関係から明らかなように、従来構成(図2参照)と同値の出力電圧Voutを本実施形態の構成で得ることができることが証明された。つまり、本実施形態の構成によれば、従来のようなレベルシフト回路102を用いずに、少ない段数のオペアンプによって入力信号Vinのレベルシフト動作及び増幅動作をすることができる。そのため、従来あったレベルシフト回路のシフト動作のばらつきに起因するゲイン誤差やDCオフセット電圧の問題を解消することができる。
また、従来のレベルシフト回路に必要であったオペアンプや抵抗等の多数の半導体素子の形成を要しなくなるため、レベルシフト動作及び増幅動作を従来に比して小さい回路面積で、なお且つ低消費電力で実現することができる。
また、オペアンプ10のゲインを決定する抵抗(第1の抵抗4,第2の抵抗5)と、オペアンプ10の第2差動入力端子に印加される電圧を決定する抵抗(第3の抵抗8,第4の抵抗9)は、それぞれ同一工程で作成できる。そのため、第1の抵抗4と第2の抵抗5の抵抗値の比と、第3の抵抗と第4の抵抗9の抵抗値の比のばらつきが小さく、従来構造に比してレベルシフト動作及び増幅動作の精度が良い。
また、オペアンプ10のDCオフセット電圧が生じ難くなっているため、ミュート動作のオン/オフの切換時のノイズの発生が抑えられている。
なお、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、上記実施形態では、入力信号を高いDCレベルにシフトする増幅回路について説明したが、低いDCレベルにシフトするように増幅回路を構成することも可能である。本発明は、電源電圧の異なる回路間において、信号をレベルシフト及び増幅して伝播する技術として広く適用できるものである。
1 増幅回路 2 入力端子 3 出力端子 4 第1の抵抗
5 第2の抵抗 6 VREFL端子 7 VREFH端子 8 第3の抵抗
9 第4の抵抗 10 オペアンプ 11 スイッチ 12 スイッチ
100 信号処理系の回路 101 出力系の回路 102 レベルシフト回路
103 抵抗 104 抵抗 105 オペアンプ 106 入力端子
107 出力端子 VDDL 第1の電源電圧 VDDH 第2の電源電圧
Vin 入力信号 Vout 出力信号
5 第2の抵抗 6 VREFL端子 7 VREFH端子 8 第3の抵抗
9 第4の抵抗 10 オペアンプ 11 スイッチ 12 スイッチ
100 信号処理系の回路 101 出力系の回路 102 レベルシフト回路
103 抵抗 104 抵抗 105 オペアンプ 106 入力端子
107 出力端子 VDDL 第1の電源電圧 VDDH 第2の電源電圧
Vin 入力信号 Vout 出力信号
Claims (4)
- 第1の電圧を中心レベルとして振幅を有する信号を、第2の電圧を中心レベルとして振幅を有する信号にシフト及び増幅して出力する増幅回路であって、
入力端子と出力端子との間に直列接続された第1及び第2の抵抗と、
前記第1の電圧が供給された第1端子と、前記第2の電圧が供給された第2端子との間に直列接続された第3及び第4の抵抗と、
第1差動入力端子に前記第1の抵抗と第2の抵抗との接続点の電圧が印加され、
第2差動入力端子に前記第3の抵抗と前記第4の抵抗との接続点の電圧、または、前記第2の電圧のいずれかが選択的に印加され、その出力が前記出力端子に供給されるとともに、前記第2の抵抗を帰還抵抗として前記第1差動入力端子に印加されるオペアンプとを備え、
前記第1の抵抗と前記第2の抵抗の抵抗値の比が、前記第3の抵抗と前記第4の抵抗の抵抗値の比と同じであることを特徴とする増幅回路。 - 前記第1の抵抗と接続され、前記第1の抵抗と前記第1差動入力端子との導通を制御する第1のスイッチ手段と、
前記第2差動入力端子と接続され、前記第2差動入力端子に前記第3の抵抗と前記第4の抵抗との接続点の電圧、または、前記第2の電圧のいずれかを印加するように制御する第2のスイッチ手段とを備えることを特徴とする請求項1に記載の増幅回路。 - 前記第2の抵抗及び前記第4の抵抗は可変抵抗であることを特徴とする請求項1または請求項2に記載の増幅回路。
- 前記第1の抵抗と前記第3の抵抗は同じ抵抗値であり、前記第2の抵抗と前記第4の抵抗は同じ抵抗値であることを特徴とする請求項1乃至請求項3のいずれかに記載の増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220172A JP2009055351A (ja) | 2007-08-27 | 2007-08-27 | 増幅回路 |
KR1020070107122A KR101038123B1 (ko) | 2007-08-27 | 2007-10-24 | 증폭 회로 |
US11/926,611 US7504880B1 (en) | 2007-08-27 | 2007-10-29 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220172A JP2009055351A (ja) | 2007-08-27 | 2007-08-27 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009055351A true JP2009055351A (ja) | 2009-03-12 |
Family
ID=40406501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007220172A Withdrawn JP2009055351A (ja) | 2007-08-27 | 2007-08-27 | 増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7504880B1 (ja) |
JP (1) | JP2009055351A (ja) |
KR (1) | KR101038123B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI492661B (zh) * | 2013-01-21 | 2015-07-11 | Princeton Technology Corp | 發光二極體驅動裝置 |
US10514016B1 (en) * | 2018-07-25 | 2019-12-24 | Semiconductor Components Industries, Llc | Circuit and method for soft shutdown of a coil |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696304A (en) * | 1970-06-29 | 1972-10-03 | Monsanto Co | Proportional only process controller |
DE2542171A1 (de) * | 1974-09-24 | 1976-04-01 | Clayton L Sturgeon | Verfahren und schaltung zur linearen verstaerkung eines signales |
JPS5918761Y2 (ja) * | 1978-09-12 | 1984-05-30 | 日本電気株式会社 | Fm受信機のミュ−ティング回路 |
FR2714548B1 (fr) * | 1993-12-23 | 1996-03-15 | Sgs Thomson Microelectronics | Amplificateur à correction de tension de décalage. |
US5939938A (en) * | 1995-10-13 | 1999-08-17 | National Semiconductor Corporation | Amplifier circuit with reduced DC power related turn-on and turn-off transients |
US5861775A (en) * | 1997-01-16 | 1999-01-19 | Ford Global Technologies, Inc. | Signal conditioning circuit for low amplitude, high common mode voltage input signals |
US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
JP3889545B2 (ja) | 2000-03-02 | 2007-03-07 | 三洋電機株式会社 | 集積回路 |
JP2002050935A (ja) * | 2000-08-04 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 増幅装置 |
JP2004096324A (ja) * | 2002-08-30 | 2004-03-25 | Nippon Precision Circuits Inc | 増幅回路 |
JP2004214712A (ja) * | 2002-12-26 | 2004-07-29 | Toshiba Corp | 増幅回路 |
US6965268B2 (en) * | 2003-08-26 | 2005-11-15 | Intel Corporation | Common mode feedback circuit for fully differential two-stage operational amplifiers |
-
2007
- 2007-08-27 JP JP2007220172A patent/JP2009055351A/ja not_active Withdrawn
- 2007-10-24 KR KR1020070107122A patent/KR101038123B1/ko not_active IP Right Cessation
- 2007-10-29 US US11/926,611 patent/US7504880B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090058520A1 (en) | 2009-03-05 |
KR101038123B1 (ko) | 2011-05-31 |
US7504880B1 (en) | 2009-03-17 |
KR20090022987A (ko) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100791934B1 (ko) | 고속 신호 전송 시스템의 고전압 출력 버퍼 회로 | |
JP2008205560A (ja) | 可変利得増幅回路、フィルタ回路、及び半導体装置 | |
JP2008219620A (ja) | 送信電力制御回路 | |
JP2008219527A (ja) | アナログスイッチ | |
JP5022789B2 (ja) | 信号変換回路及びレール・ツー・レール回路 | |
JP2007282157A (ja) | 可変利得増幅器 | |
US20060197592A1 (en) | Variable gain amplifier | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
US7020293B2 (en) | Noise reduction method | |
JP4719044B2 (ja) | 増幅回路 | |
JP2009055351A (ja) | 増幅回路 | |
JP2013524665A (ja) | レール・ツー・レール入力電圧範囲を有する差動増幅器 | |
US7602239B2 (en) | Variable gain amplifier circuits | |
JP2007116569A (ja) | オペアンプの開放利得調整回路 | |
US20180152157A1 (en) | Programmable gain amplifier | |
WO2007078519A3 (en) | Fully differential amplifier with continuous-time offset reduction | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
JPWO2003028210A1 (ja) | 低消費電力の可変利得増幅器 | |
JP2005303823A (ja) | 増幅回路 | |
JP4850755B2 (ja) | バイアス回路 | |
JP2007074340A (ja) | 演算増幅器 | |
JP2005217583A (ja) | スイッチングアンプ | |
TW200718003A (en) | Cascaded variable gain amplifier system and variable gain amplifier | |
JP4461480B2 (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100127 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |