JP2007282157A - 可変利得増幅器 - Google Patents

Abstract

【課題】広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さい、少ない段数の可変利得増幅回路で構成された可変利得増幅器を提供する。
【解決手段】入力をＲＦ入力端子１に接続し出力をＲＦ出力端子６に接続した可変利得増幅回路２と、一方の端子をＲＦ入力端子１に接続した減衰回路３と、入力を減衰回路３の他方の端子に接続し出力をＲＦ出力端子６に接続した可変利得増幅回路５と、一方の端子を減衰回路３と可変利得増幅回路５との接続点に接続し他方の端子を接地した可変抵抗回路４と、利得制御電圧により可変利得増幅回路２の利得と可変利得増幅回路５の利得と可変抵抗回路４の抵抗値を可変する利得制御部８とを設ける。
【選択図】図１

Description

本発明は、受信装置のフロントエンドに用いられるＮＦ（ノイズフィギュア：雑音指数）が小さい可変利得増幅器に関するものである。

従来の可変利得増幅器の構成を図９に示す。可変利得増幅器１１０は第１可変利得増幅回路１０２、第２可変利得増幅回路１０４、第３可変利得増幅回路１０６という複数の可変利得増幅回路と、第１減衰回路１０３、第２減衰回路１０５という複数の減衰回路と、利得制御部１０８とを備えている。

第１可変利得増幅回路１０２は、入力がＲＦ入力端子１に接続され、出力がＲＦ出力端子６に接続されている。第２可変利得増幅回路１０４は、入力が第１減衰回路１０３を介してＲＦ入力端子１に接続され、出力がＲＦ出力端子６に接続されている。第３可変利得増幅回路１０６は、入力が第２減衰回路１０５を介して第２可変利得増幅回路１０４の入力に接続され、出力がＲＦ出力端子６に接続されている。

利得制御電圧入力端子７に入力される利得制御電圧に応じて利得制御部１０８が第１可変利得増幅回路１０２の利得と第２可変利得増幅回路１０４の利得と第３可変利得増幅回路１０６の利得を可変する。

可変利得増幅回路の利得を可変するためには、可変利得増幅回路のバイアス電流を可変するという手段がよく用いられている。

次に図１０を用いて可変利得増幅器１１０の動作について説明する。図１０は利得制御電圧に対する可変利得増幅器１１０の内部の各信号経路の利得を示している。記号Ｇ１はＲＦ入力端子１に入力されたＲＦ信号が第１可変利得増幅回路１０２で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ２はＲＦ入力端子１に入力されたＲＦ信号が第１減衰回路１０３で減衰しさらに第２可変利得増幅回路１０４で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ３はＲＦ入力端子１に入力されたＲＦ信号が第１減衰回路１０３で減衰しさらに第２減衰回路１０５で減衰しさらに第２可変利得増幅回路１０４で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ４は可変利得増幅器１１０の利得を示す。

可変利得増幅器１１０の利得が最大となるときは第１可変利得増幅回路１０２の利得が最大となり第２可変利得増幅回路１０４の利得が最小となり第３可変利得増幅回路１０６の利得が最小となるように利得制御部１０８が動作する。可変利得増幅器１１０の利得を低下させるように利得制御電圧が変化していくと、最初に第１可変利得増幅回路１０２の利得が低下していくとともに第２可変利得増幅回路１０４の利得が増加していくように利得制御部１０８が動作していく。さらに可変利得増幅器１１０の利得を低下させるように利得制御電圧が変化していくと、第１可変利得増幅回路１０２の利得はさらに低下していき第２可変利得増幅回路１０４の利得は最大となるまで増加した後低下に転じ第３可変利得増幅回路１０６の利得は増加していくように利得制御部１０８が動作していく。可変利得増幅器１１０の利得が最小となったときは第１可変利得増幅回路１０２の利得が最小となり第２可変利得増幅回路１０４の利得が最小となり第３可変利得増幅回路１０６の利得が最大となっている。

また従来の可変利得増幅器として例えば、特許文献１に記載されているようなものがあった。図１１は上記特許文献１に記載された可変利得増幅器１１７を示している。図１１において、図９と同じ構成については同じ符号を用い、説明を省略する。可変利得増幅器１１７は、最大利得が異なる可変利得増幅回路１１１と可変利得増幅回路１１２と可変利得増幅回路１１３という複数の可変利得増幅回路を備え、各可変利得増幅回路がＲＦ入力端子１とＲＦ出力端子６の間に並列に挿入されている。

可変利得増幅回路１１１の利得は、利得制御電圧と利得制御電圧に応じて電流制御回路１１６で設定されたバイアス電流とにより可変される。可変利得増幅回路１１２の利得は、利得制御電圧を電圧シフト回路１１４で所定の電圧だけシフトした電圧と利得制御電圧に応じて電流制御回路１１６で設定されたバイアス電流とにより可変される。可変利得増幅回路１１３の利得は、利得制御電圧を電圧シフト回路１１４で所定の電圧だけシフトした電圧をさらに電圧シフト回路１１５で所定の電圧だけシフトした電圧と利得制御電圧に応じて電流制御回路１１６で設定されたバイアス電流とにより可変される。

次に図１２を用いて可変利得増幅器１１７の動作について説明する。図１２は利得制御電圧に対する可変利得増幅器１１７の内部の各信号経路の利得を示している。記号Ｇ１はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路１１１で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ２はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路１１２で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ３はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路１１３で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ４は可変利得増幅器１１７の利得を示す。

可変利得増幅器１１７の利得が最大となるときは、可変利得増幅回路１１１の利得が最大となり、可変利得増幅回路１１２の利得が最小となり、可変利得増幅回路１１３の利得が最小となるように各可変利得増幅回路が動作し、電流制御回路１１６により各可変利得増幅回路のバイアス電流が設定される。

可変利得増幅器１１７の利得を低下させるように利得制御電圧が変化していくと、最初に可変利得増幅回路１１１の利得が低下していくとともに可変利得増幅回路１１２の利得が増加していくように各可変利得増幅回路が動作していき、電流制御回路１１６により各可変利得増幅回路のバイアス電流が設定されていく。さらに、可変利得増幅器１１７の利得を低下させるように利得制御電圧が変化していくと、可変利得増幅回路１１１の利得はさらに低下していき可変利得増幅回路１１２の利得は最大となるまで増加した後低下に転じ、可変利得増幅回路１１３の利得は増加していくように各可変利得増幅回路が動作していき、電流制御回路１１６により各可変利得増幅回路のバイアス電流が設定されていく。さらに、可変利得増幅器１１７の利得を低下させるように利得制御電圧が変化していくと、可変利得増幅回路１１１の利得はさらに低下していき可変利得増幅回路１１２の利得はさらに低下していき可変利得増幅回路１１３の利得は最大となるまで増加した後低下に転じていくように各可変利得増幅回路が動作していき、電流制御回路１１６により各可変利得増幅回路のバイアス電流が設定されていく。
特開２００３−６０４５７号公報 特開２００５−１１７４６９号公報

しかしながら、上記従来の可変利得増幅器１１０では、利得可変範囲を広くとろうとした場合、良好な線形性を確保しようとすると制御回路を含めた回路規模が大きくなるという問題があった。

上記の通り、可変利得増幅器１１０を構成する各可変利得増幅回路は、バイアス電流を制御することで利得の制御を行うことが多いが、可変利得増幅回路の利得を低下させるために可変利得増幅回路のバイアス電流を低下させた場合に可変利得増幅回路の線形性が劣化する。

可変利得増幅器１１０の利得可変範囲を広くとるために第１減衰回路１０３および第２減衰回路１０５の減衰量を大きくとると、例えば第１可変利得増幅回路１０２のバイアス電流が低下し利得が低く線形性が劣化した状態でも、第１可変利得増幅回路１０２の出力が可変利得増幅器１１０のＲＦ出力に寄与する割合が第２可変利得増幅回路１０４の出力が可変利得増幅器１１０のＲＦ出力に寄与する割合や第３可変利得増幅回路１０６の出力が可変利得増幅器１１０のＲＦ出力に寄与する割合よりも高くなるために、可変利得増幅器１１０の線形性が劣化してしまう。線形性の劣化を抑えて可変利得増幅器１１０の利得可変範囲を広げるためには可変利得増幅回路の段数を増やすことが必要となり、回路規模が大きくなってしまう。

可変利得増幅器１１７の場合も同様に、可変利得増幅器１１７の利得可変範囲を広くとるために可変利得増幅回路１１１、可変利得増幅回路１１２、可変利得増幅回路１１３の最大利得差を大きくとると可変利得増幅器１１７の線形性が劣化してしまう。線形性の劣化を抑えて可変利得増幅器１１７の利得可変範囲を広げるためには、可変利得増幅回路の段数を増やすことが必要となり、回路規模が大きくなってしまう。

したがって、本発明の目的は、広い利得可変範囲をもち、回路規模が小さい可変利得増幅器を提供することである。

本発明の他の目的は、ＮＦが小さい可変利得増幅器を提供することである。

本発明のさらに他の目的は、良好な線形性をもった可変利得増幅器を提供することである。

本発明の可変利得増幅器は、入力を可変利得増幅器入力端子に接続し出力を可変利得増幅器出力端子に接続した第１の可変利得増幅回路と、一方の端子を可変利得増幅器入力端子に接続した減衰回路と、入力を減衰回路の他方の端子に接続し出力を可変利得増幅器出力端子に接続した第２の可変利得増幅回路と、一方の端子を減衰回路と第２の可変利得増幅回路との接続点に接続し他方の端子を接地した第１の可変抵抗回路と、利得制御電圧により第１の可変利得増幅回路の利得と第２の可変利得増幅回路の利得と第１の可変抵抗回路の抵抗値とを可変する利得制御部とを備えている。

この構成により、可変利得増幅器の利得を最大とするときは第１の可変利得増幅回路の利得を最大とし第２の可変利得増幅回路の利得を最小とし第１の可変抵抗回路の抵抗値を最大とすることで可変利得増幅器の入力端子と第１の可変利得増幅回路の入力との間の損失を低くできる。そのためＮＦが小さい可変利得増幅器を実現できる。

また、可変利得増幅器の利得を最小とするときは第１の可変利得増幅回路の利得を最小とし第２の可変利得増幅回路の利得を最大とし第１の可変抵抗回路の抵抗値を最小とすることで減衰回路と可変抵抗回路との分圧により大きい減衰量が生じ可変利得増幅器の利得はこの減衰量により小さくできる。このことから可変利得増幅器が広い利得可変範囲をもつことができる。

その結果少ない段数の可変利得増幅回路で構成され、回路規模が小さく、広い利得可変範囲をもち、ＮＦが小さい可変利得増幅器を提供することができる。

ここで、可変抵抗回路を付加して、可変利得増幅回路の数を削減することにより、回路規模が小さくなる点について説明する。図９の従来例では、可変利得増幅回路が３段のものを示しているが、本発明と同等の特性を得ようとした場合は４段、５段といったさらに多くの段数の可変利得増幅回路が必要となる。また可変利得増幅器回路に関しては、それぞれの可変利得増幅器回路に対してバイアス電流を制御・調整するために差動対やカレントミラーといった回路が必要となる。なお、比較的簡単に差動対を構成する方法として特許文献２に開示された方法がある。これらの制御回路を含めた場合に、複数の可変利得増幅回路の削減が可能であることから回路規模の縮小が可能となる。

上記本発明の構成においては、可変利得増幅器利得を最大とするときは第１の可変利得増幅回路の利得を最大とし第２の可変利得増幅回路の利得を最小とし第１の可変抵抗回路の抵抗値を最大とし、可変利得増幅器利得を最小とするときは第１の可変利得増幅回路の利得を最小とし第２の可変利得増幅回路の利得を最大とし第１の可変抵抗回路の抵抗値を最小とし、可変利得増幅器利得を低下させていくときに第１の可変利得増幅回路の利得が第２の可変利得増幅回路の利得と比べて高い間は第１の可変抵抗回路の抵抗値を高い値に保ち、第１の可変利得増幅回路の利得が低下しかつ第２の可変利得増幅回路の利得が増加し第２の可変利得増幅回路の出力が可変利得増幅器出力に寄与する割合が第１の可変利得増幅回路が可変利得増幅器出力に寄与する割合と比べて大きくなった後で第１の可変抵抗回路の抵抗値が減少していくように利得制御部が動作することが好ましい。

この構成により、可変利得増幅器の利得可変範囲を広げるために減衰回路の減衰量を大きくした場合と比較して、第１の可変利得増幅回路出力が可変利得増幅器出力に寄与する割合よりも第２の可変利得増幅回路出力が可変利得増幅器出力に寄与する割合が高くなる状態において第１の可変利得増幅回路の利得を大きくできる。このとき、第１の可変利得増幅回路のバイアス電流が大きいことから第１の可変利得増幅回路で発生する非線形歪を抑圧することができ、可変利得増幅器出力に含まれる非線形歪を低減することができる。また、可変抵抗回路の抵抗値が最小となったときには減衰回路と可変抵抗回路との分圧により大きい減衰量が生じ可変利得増幅器の利得はこの減衰量により小さくできることから可変利得増幅器が広い利得可変範囲をもつことができる。また、可変利得増幅器の利得が最大となるときに可変利得増幅器の入力端子と第１の可変利得増幅回路の入力との間の損失を低くできるため、ＮＦが小さい可変利得増幅器を実現できる。その結果少ない段数の可変利得増幅回路で構成され、回路規模が小さくなり、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さい可変利得増幅器を提供することができる。

上記本発明の構成においては、一方の端子を可変利得増幅器入力端子に接続し他方の端子を接地した第２の可変抵抗回路をさらに備え、利得制御部は利得制御電圧により第２の可変抵抗回路の抵抗値を可変するようにしてもよい。

この構成により、可変利得増幅器の利得を最大とするときは第１の可変利得増幅回路の利得を最大とし第２の可変利得増幅回路の利得を最小とし第１の可変抵抗回路と第２の可変抵抗回路の抵抗値を最大とすることで可変利得増幅器の入力端子と第１の可変利得増幅回路の入力との間の損失を低くできる。そのためＮＦが小さい可変利得増幅器を実現できる。

また、可変利得増幅器の利得を最小とするときは第１の可変利得増幅回路の利得を最小とし第２の可変利得増幅回路の利得を最大とし第１の可変抵抗回路と第２の可変抵抗回路の抵抗値を最小とすることで、第1の減衰回路と第１の可変抵抗回路との分圧により大きい減衰量が生じ、かつ可変利得増幅器の入力電力に対する第1の可変利得増幅回路の入力電圧を低下させることで可変利得増幅器の利得を小さくできる。このことから可変利得増幅器が広い利得可変範囲をもつことができ、かつ可変利得増幅器の許容入力電力を向上させることができる。

また、第２の可変抵抗回路を備えた可変利得増幅器においては、可変利得増幅器利得を最大とするときは第１の可変利得増幅回路の利得を最大とし第２の可変利得増幅回路の利得を最小とし第１の可変抵抗回路の抵抗値と第２の可変抵抗回路の抵抗値を最大とし、可変利得増幅器利得を最小とするときは第１の可変利得増幅回路の利得を最小とし第２の可変利得増幅回路の利得を最大とし第１の可変抵抗回路の抵抗値と第２の可変抵抗回路の抵抗値とを最小とし、可変利得増幅器利得を低下させていくときに第１の可変利得増幅回路の利得が低下し第２の可変利得増幅回路の利得が増加する状態において第２の可変抵抗回路の抵抗値が減少し、第１の可変利得増幅回路の利得が第２の可変利得増幅回路の利得と比べて高い間は第１の可変抵抗回路の抵抗値を高い値に保ち、第１の可変利得増幅回路の利得が低下しかつ第２の可変利得増幅回路の利得が増加し第２の可変利得増幅回路の出力が可変利得増幅器出力に寄与する割合が第１の可変利得増幅回路が可変利得増幅器出力に寄与する割合と比べて大きくなった後で第１の可変抵抗回路の抵抗値が減少していくように利得制御部が動作することが好ましい。

この構成により、可変利得増幅器の利得可変範囲を広げるために減衰回路の減衰量を大きくした場合と比較して、第１の可変利得増幅回路出力が可変利得増幅器出力に寄与する割合よりも第２の可変利得増幅回路出力が可変利得増幅器出力に寄与する割合が高くなる状態において第１の可変利得増幅回路の利得を大きくすることができる。このとき、第１の可変利得増幅回路のバイアス電流が大きいことから第１の可変利得増幅回路で発生する非線形歪を抑圧することができ、可変利得増幅器のＲＦ出力に含まれる非線形歪を低減することができる。また、第２の可変抵抗回路の抵抗値が最小となったときには減衰回路と第２の可変抵抗回路との分圧により大きい減衰量が生じ可変利得増幅器の利得はこの減衰量により小さくできる。このことから可変利得増幅器が広い利得可変範囲をもつことができる。また、可変利得増幅器の利得が最大となるときに可変利得増幅器の入力端子と第１の可変利得増幅回路の入力との間の損失を低くできるため、ＮＦが小さい可変利得増幅器を実現できる。さらに第１の可変抵抗回路の抵抗値の変化により可変利得増幅器の利得可変範囲を広げることができるとともに、利得制御部が第１の可変利得増幅回路の利得を低下させ第２の可変利得増幅回路の利得を増加させている条件下において可変利得増幅器の利得が増加するという可変利得増幅器の自動制御に不適な状態の発生を防止することができる。その結果少ない段数の可変利得増幅回路で構成され、回路規模が小さく、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さく、利得の自動制御に適した可変利得増幅器を提供することができる。

また、本発明の可変利得増幅器は、可変抵抗回路としてソース接地させた電界効果トランジスタを用い、電界効果トランジスタのドレイン端子を可変抵抗回路の一方の端子とし、電界効果トランジスタのソース端子を使用周波数において接地した構成とし、利得制御電圧に応じて利得制御部において生成される可変抵抗回路制御電圧と、利得制御部において内部生成する可変抵抗回路基準電圧のうち、一方の電圧は電界効果トランジスタのゲートに印加し、他方の電圧は電界効果トランジスタのソースに印加する構成を有していることが好ましい。

この構成により、可変抵抗回路として、集積化に適した電界効果トランジスタを使用することで、少ない段数の可変利得増幅回路で構成され、回路規模が小さく、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さく、利得の自動制御に適し、集積化に適した可変利得増幅器を提供することができる。

また、本発明の可変利得増幅器は、可変抵抗回路としてソース接地させた複数の電界効果トランジスタを用い、各々の電界効果トランジスタのドレイン端子を可変抵抗回路の一方の端子とし、各々の電界効果トランジスタのソース端子を使用周波数において接地した構成とし、入力された電圧を所定の電圧分だけそれぞれシフトさせた電圧を各々の電界効果トランジスタのゲートに対して供給する制御電圧シフト手段を備え、利得制御電圧に応じて利得制御部において生成される可変抵抗回路制御電圧と、利得制御部において内部生成する可変抵抗回路基準電圧のうち、一方の電圧を電界効果トランジスタのゲートに制御電圧シフト手段を介して印加し、他方の電圧を電界効果トランジスタのソースに印加する構成を有していることが好ましい。

この構成により、電界効果トランジスタを使用した可変抵抗回路の最小抵抗値を低減するために複数の電界効果トランジスタを並列配置したときに、可変利得増幅器に入力された利得制御電圧に対する各電界効果トランジスタのＶｇｓを所定の電圧分だけシフトさせることで特定の利得制御電圧において複数の電界効果トランジスタのＶｇｓがスレッショルド電圧となり可変抵抗回路で大きな非線形歪が発生してしまうことを防ぐ。その結果、少ない段数の可変利得増幅回路で構成され、回路規模が小さく、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さく、利得の自動制御に適し、集積化に適した可変利得増幅器を提供することができる。

ここで、複数の電界効果トランジスタを使用した場合にも、回路規模を小さくできる点について説明する。複数の電界効果トランジスタは、本来必要としている電界効果トランジスタのサイズを分割しているために可変抵抗回路の物理的な大きさが極端に大きくなることがないからである。

さらに、本発明の受信装置は、本発明の可変利得増幅器をフロントエンドの低雑音アンプとして用いた構成を有している。

この構成により、受信装置のフロントエンドの低雑音アンプとして、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さく、利得の自動制御に適した可変利得増幅器を配置することで、良好な受信性能を有した受信装置を提供することができる。また受信装置のフロントエンドの低雑音アンプとして、集積化に適した可変利得増幅器を配置することで集積化に適した受信装置を提供することができる。

以上のように、本発明の可変利得増幅器によれば、少ない可変利得増幅回路の段数で構成した可変利得増幅器が、広い利得可変範囲を有し、良好な線形性を有し、ＮＦを低く抑えることができる。

以下に、本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における可変利得増幅器のブロック図を示す。図１において、図９と同じ構成については同じ符号を用い、説明を省略する。

可変利得増幅器９は、可変利得増幅回路２、可変利得増幅回路５という複数の可変利得増幅回路と、減衰回路３と、可変抵抗回路４と、利得制御部８とを備えている。

可変利得増幅回路２は、入力がＲＦ入力端子１に接続され、出力がＲＦ出力端子６に接続されている。可変利得増幅回路５は、入力が減衰回路３を介してＲＦ入力端子１に接続され、出力がＲＦ出力端子６に接続されている。可変抵抗回路４は、一方の端子が減衰回路３と可変利得増幅回路５との接続点に接続され、他方の端子が接地されている。そして、利得制御電圧入力端子７から、つまり外部から入力される利得制御電圧に応じて利得制御部８が可変利得増幅回路２の利得と可変利得増幅回路５の利得と可変抵抗回路４の抵抗値を可変する。

減衰回路３としては、信号ラインに直列に挿入したカップリング用の小容量コンデンサや抵抗が適している。可変利得増幅回路２、５としては、バイポーラトランジスタや電界効果トランジスタを使用した増幅回路のバイアス電流を可変して増幅回路の利得を可変する構成がよく使用される。

可変利得増幅回路２と可変利得増幅回路５とは、特性が同じものを使用しても良いが、最大利得や利得可変範囲や消費電力やサイズなどの特性が異なるものを使用しても良い。

利得制御電圧に応じて可変利得増幅回路の利得を増減する手段としては、差動対を使用し、差動対に流れる電流の変化を利用して可変利得増幅回路のバイアス電流を増減するという手段や、利得制御電圧をＡＤ変換回路により取り込みデジタル信号処理により各可変利得増幅回路のバイアス電流を設定する電圧を生成しＤＡ変換回路を介して各可変利得増幅回路に供給するという手段を用いてもよい。

本実施の形態によれば、可変利得増幅器９の利得を最小とするときには可変利得増幅回路２の利得を最小とし可変抵抗回路４の抵抗値を最小とすることで可変利得増幅器９に入力された信号は減衰回路３と可変抵抗回路４に分圧された後、可変利得増幅回路５で増幅されてＲＦ出力端子９に出力されることになる。そのため、減衰回路３と可変抵抗回路４との分圧により大きな減衰量を得ることで可変利得増幅器９の最小利得を低く抑えることができるために可変利得増幅器９は広い利得可変範囲をもつことができる。

さらに可変利得増幅器９の利得が最大となるときは、可変利得増幅回路５の利得を最小とするためバイアス電流が非常に小さくなっていることから、可変利得増幅回路５の入力インピーダンスが高くなっており、かつ可変抵抗回路４の抵抗値も最大となっているためＲＦ入力端子１からみた減衰回路３のインピーダンスが高くなる。そのため、ＲＦ入力端子１と可変利得増幅回路２の入力との間の損失が小さくなり可変利得増幅器９のＮＦ（ノイズフィギュア）を小さくすることができる。

図２は本発明の実施の形態１における可変利得増幅器の制御動作を説明するため、利得制御電圧に対する可変利得増幅器９の内部の各信号経路の利得を示している。図２において、記号Ｇ１はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路２で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ２はＲＦ入力端子１に入力されたＲＦ信号が減衰回路３で減衰しさらに可変利得増幅回路５で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ３は記号Ｇ２の特性に対して可変抵抗回路４の特性を加味したときの特性を示す。記号Ｇ４は可変利得増幅器９の特性を示す。

可変利得増幅器９の利得が最大となるときは、可変利得増幅回路２の利得が最大となり、可変利得増幅回路５の利得が最小となり、可変抵抗回路４の抵抗値が最大となるように利得制御部８が動作する。

可変利得増幅器９の利得を低下させるように利得制御電圧が変化していくと、最初に可変利得増幅回路２の利得が低下していくとともに可変利得増幅回路５の利得が増加していくように利得制御部８が動作していく。このとき、可変利得増幅回路２の利得が可変利得増幅回路５の利得と比べて高いうちは可変抵抗回路４の抵抗値は大きい値に保たれている。さらに可変利得増幅器９の利得を低下させるように利得制御電圧が変化していき、可変利得増幅回路５の出力が可変利得増幅器９のＲＦ出力に寄与する割合が可変利得増幅回路２の出力が可変利得増幅器９のＲＦ出力に寄与する割合に比べて大きくなる利得制御電圧あたりから可変抵抗回路４の抵抗値が徐々に小さくなっていくように利得制御部８が動作していく。

さらに可変利得増幅器９の利得を低下させるように利得制御電圧が変化していくと、可変利得増幅回路２の利得はさらに低下し可変利得増幅回路５の利得は最大となり可変抵抗回路４の抵抗値はさらに小さくなっていくように利得制御部８が動作していく。可変利得増幅器９の利得が最小となったときは可変利得増幅回路２の利得が最小となり可変利得増幅回路５の利得が最大となり可変抵抗回路４の抵抗値が最小となっている。

なお、可変利得増幅器９の利得可変範囲を広げるために利得制御電圧の変化に応じて一旦最大となった可変利得増幅回路５の利得を可変利得増幅回路５が所望の線形性を満足できる利得まで再度低下させていくように利得制御部８が動作する構成としてもよい。

図２では利得制御電圧の増加に合せて可変利得増幅器９の利得が低下する特性を示しているが、利得制御電圧の減少に合せて可変利得増幅器９の利得が低下する構成としてもよい。

本実施の形態によれば、可変利得増幅回路２の出力が可変利得増幅器９のＲＦ出力に寄与する割合よりも可変利得増幅回路５の出力が可変利得増幅器９のＲＦ出力に寄与する割合が高くなる状態において可変利得増幅回路２の利得を大きくすることができ、このとき可変利得増幅回路２のバイアス電流が大きいことから可変利得増幅回路２で発生する非線形歪を抑圧することができ、可変利得増幅器９のＲＦ出力に含まれる非線形歪を低減することができる。

ここで、上記のように、可変利得増幅回路２の出力が可変利得増幅器９のＲＦ出力に寄与する割合よりも可変利得増幅回路５の出力が可変利得増幅器９のＲＦ出力に寄与する割合が高くなる状態において可変利得増幅回路２の利得を大きくすることができる理由について説明する。可変利得増幅器のＲＦ出力においては、『入力〜可変利得増幅回路２〜出力』と『入力〜減衰回路３〜（可変抵抗回路４）〜可変利得増幅回路５』の２系統の信号が存在している。それぞれの系統を通過した信号が可変利得増幅器９のＲＦ出力に寄与する割合が等しくなるのは、
可変利得増幅回路２の利得＝可変利得増幅回路５の利得−減衰回路の減衰量
（まだ可変抵抗回路４の抵抗値は大きいため、可変抵抗回路４での損失は無い）のとき。

本発明の実施の形態の構成では減衰回路３の減衰量を小さくしているので、可変利得増幅回路２の利得が大きく低下する前に、可変利得増幅回路２の出力が可変利得増幅器９のＲＦ出力に寄与する割合よりも可変利得増幅回路５の出力が可変利得増幅器９のＲＦ出力に寄与する割合が高くなる。

さらに可変抵抗回路４の抵抗値が最小となったときに可変利得増幅器９に入力された信号は減衰回路３と可変抵抗回路４とで分圧された後、可変利得増幅回路５で増幅されてＲＦ出力端子６に出力されることになり、減衰回路３と可変抵抗回路４との分圧により大きな減衰量を得ることで可変利得増幅器９の最小利得を低く抑えることができる。そのために可変利得増幅器９は広い利得可変範囲をもつことができる。

さらに可変利得増幅器９の利得が最大となるときは、可変利得増幅回路５の利得を最小とするためバイアス電流が非常に小さくなっていることから可変利得増幅回路５の入力インピーダンスが高くなっており、かつ可変抵抗回路４の抵抗値も最大となっているためＲＦ入力端子１からみた減衰回路３のインピーダンスが高くなるため、ＲＦ入力端子１と可変利得増幅回路２の入力との間の損失が小さくなり可変利得増幅器９のＮＦを小さくすることができる。

また、従来例に比べて可変利得増幅回路の数を減らすことができ、回路規模を小さくできる。ここで、回路規模を小さくできる点についてもう少し詳しく説明する。この実施の形態は、従来例の可変利得増幅器の代わりに、可変抵抗回路を設けたことにより回路規模を小さくしているが、小さくできる理由について以下に説明する。従来例で、本発明と同等の線形性と利得可変幅を確保しようとした場合、可変抵抗回路１個に対して可変利得増幅回路をおよそ２段程度増やすことになり、制御回路を含めて考えれば、従来例に比べて本発明の構成では、回路規模の縮小が可能である。例えば、図８の構成で５０ｄＢ以上の利得可変幅を有している。線形性を確保したまま同様の利得可変幅を従来の構成で得ようとした場合は６段の可変増幅回路が必要である。

以上説明したように、この実施の形態の構成によれば、可変抵抗回路を利用することにより、少ない可変利得増幅回路の段数で構成した可変利得増幅器が、広い利得可変範囲を有し、良好な線形性を有し、ＮＦを低く抑えることができる。

（実施の形態２）
図３は、本発明の実施の形態２における可変利得増幅器のブロック図を示す。図３において、図１と同じ構成については同じ符号を用い、説明を省略する。

可変利得増幅器１３は、図１の構成に加えて、一方の端子をＲＦ入力端子１と可変利得増幅回路２の入力との接続点に接続し他方の端子を接地した可変抵抗回路１０を設けている。

利得制御電圧に応じて利得制御部１２が可変利得増幅回路２の利得と可変利得増幅回路５の利得と可変抵抗回路１０の抵抗値と可変抵抗回路４の抵抗値とを可変する。可変抵抗回路１０と可変抵抗回路４とは同じ構成のものを使用してもよいし、最大抵抗値や最小抵抗値の異なるものを使用しても良い。

次に図４を用いて可変利得増幅器１３の動作について説明する。図４は利得制御電圧に対する可変利得増幅器１３の内部の各信号経路の利得を示している。図４において、記号Ｇ１はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路２で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ２は記号Ｇ１の特性に対して可変抵抗回路１０の特性を加味したときの特性を示す。記号Ｇ３はＲＦ入力端子１に入力されたＲＦ信号が減衰回路３で減衰しさらに可変利得増幅回路５で増幅された後ＲＦ出力端子６に出力される信号経路の利得に対して可変抵抗回路１０の特性と可変抵抗回路４の特性を加味したときの特性を示す。記号Ｇ４は可変利得増幅器１３の特性を示す。

可変利得増幅器１３の利得が最大となるときは、可変利得増幅回路２の利得が最大となり、可変利得増幅回路５の利得が最小となり、可変抵抗回路１０の抵抗値が最大となり、可変抵抗回路４の抵抗値が最大となるように、利得制御部１２が動作する。

可変利得増幅器１３の利得を低下させるように利得制御電圧が変化していくと、まず可変利得増幅回路２の利得が低下していき可変利得増幅回路５の利得が増加していくとともに可変抵抗回路１０の抵抗値が減少していくように利得制御部１２が動作していく。

さらに可変利得増幅器１３の利得を低下させるように利得制御電圧が変化してき、可変利得増幅回路５の出力が可変利得増幅器１３のＲＦ出力に寄与する割合が可変利得増幅回路２の出力が可変利得増幅器１３のＲＦ出力に寄与する割合と比べて大きくなる利得制御電圧あたりから可変抵抗回路４の抵抗値が徐々に小さくなっていくように利得制御部１２が動作していく。

さらに可変利得増幅器１３の利得を低下させるように利得制御電圧が変化していくと、可変利得増幅回路２の利得はさらに低下し可変利得増幅回路５の利得は最大となり可変抵抗回路１０の抵抗値はさらに小さくなっていき可変抵抗回路４の抵抗値はさらに小さくなっていくように利得制御部１２が動作していく。

可変利得増幅器１３の利得が最小となったときは、可変利得増幅回路２の利得が最小となり、可変利得増幅回路５の利得が最大となり、可変抵抗回路１０の抵抗値が最小となり、可変抵抗回路４の抵抗値が最小となっている。

なお、可変利得増幅回路２の利得と可変利得増幅回路５の利得が増減を開始する利得制御電圧と可変抵抗回路１０の抵抗値が減少を開始する利得制御電圧の関係は、等しくてもよいし、可変利得増幅回路２の利得と可変利得増幅回路５の利得の増減が先に開始してもよいし、可変抵抗回路１０の抵抗値の減少が先に開始してもよい。

さらに図５を用いて本実施の形態において期待できる効果を説明する。図５は利得制御電圧に対する可変利得増幅器９の内部の各信号経路の利得と、利得制御電圧に対する可変利得増幅器１３の内部の各信号経路の利得を示している。図５において、記号Ｇ１はＲＦ入力端子１に入力されたＲＦ信号が可変利得増幅回路２で増幅された後ＲＦ出力端子６に出力される信号経路の利得を示す。記号Ｇ２はＲＦ入力端子１に入力されたＲＦ信号が減衰回路３で減衰しさらに可変利得増幅回路５で増幅された後ＲＦ出力端子６に出力される信号経路の利得に対して可変抵抗回路４の特性を加味したときの特性を示す。記号Ｇ３は可変増幅器９の特性を示す。記号Ｇ３’は可変利得増幅器１３の利得から可変抵抗回路１０の影響を除いたときの特性を示す。記号Ｇ３と記号Ｇ３’の特性は等しい。記号Ｇ４は可変利得増幅器１３の特性を示す。

特定の利得制御電圧において可変利得増幅回路２の利得の減少が可変利得増幅器９のＲＦ出力に与える影響よりも可変利得増幅回路５の利得の増加が可変利得増幅器９のＲＦ出力に与える影響が大きくなるように可変利得増幅器９が設計されているとき、利得制御電圧が可変利得増幅器９の利得を低下させる方向に変化しているのに対して可変利得増幅器９の利得が増加するという、記号Ｇ３における“Ａ”のような特性を示す。このような特性は可変利得増幅器９の利得を自動制御しようとした場合に不都合が生じてしまう。

これに対して、可変抵抗回路１０を設けた可変利得増幅器１３では利得制御電圧が可変利得増幅器１３の利得を低下させる方向に変化した場合に可変利得増幅器１３の利得が増加するような状態の発生を防ぐことができる。

以下、この理由について説明する。上記のような問題が発生する要因として、可変利得増幅回路５の利得が上昇途中で可変利得増幅回路２の出力が可変利得増幅器１３のＲＦ出力に寄与する割合よりも可変利得増幅回路５の出力が可変利得増幅器１３のＲＦ出力に寄与する割合が高くなる場合がある。これは減衰回路の減衰量が小さい場合に発生しやすくなる。このとき可変利得増幅回路５の利得増加よりも可変抵抗回路１０による利得低下が大きくなるように設計されていれば、可変利得増幅器１３としては利得制御電圧が可変利得増幅器１３の利得を低下させる方向に変化した場合に可変利得増幅器１３の利得が増加するような状態の発生を防ぐことができる。

本実施の形態によれば、可変抵抗回路１０を設けることにより、可変抵抗回路１０の抵抗値が小さくなると可変利得増幅器１３の入力インピーダンスが低下し可変利得増幅器１３の利得を低下させることができる。このことから、可変利得増幅器１３の利得可変範囲を拡大することができる。

また利得制御電圧の変化する方向に合わせて可変利得増幅器１３の利得が増減するため、利得の自動制御に適した可変利得増幅器１３を提供することができる。

（実施の形態３）
図６は、本発明の実施の形態３の可変利得増幅器に用いられる可変抵抗回路１９の回路図である。可変抵抗回路１９は、電界効果トランジスタ１７のソースをＲＦ信号周波数においてコンデンサ１８により接地し、電圧入力端子１５に入力する電圧と電圧入力端子１６に入力する電圧との差であるＶｇｓを制御してＲＦ接続端子１４からみたＲＦ信号周波数における可変抵抗回路１９の抵抗値を可変している。電圧入力端子１５および電圧入力端子１６のうちの一方の端子に可変抵抗回路基準電圧を入力し、他方の端子には利得制御電圧に応じて変化する可変抵抗回路制御電圧を入力する。

可変抵抗回路基準電圧は可変利得増幅器に加えられる電源電圧を抵抗分圧して生成する構成や、ロジック部で設定する構成としてもよい。可変抵抗回路制御電圧は利得制御電圧を抵抗分圧して生成する構成や、利得制御電圧をＡＤ変換回路により取り込み信号処理により適当な値に変換しＤＡ変換回路を介して出力する構成としてもよい。また電界効果トランジスタ１７のソースを直接接地し、電圧入力端子１５に可変抵抗回路制御電圧を入力して可変抵抗回路１９の抵抗値を制御する構成としてもよい
本実施の形態によれば、集積化に適した電界効果トランジスタを用いて可変抵抗回路を構成することにより、可変抵抗回路が集積化に適した構成を有する可変利得増幅器を提供することができる。

（実施の形態４）
図７は、本発明の実施の形態４の可変利得増幅器に用いられる可変抵抗回路２５の回路図である。図７において、図６と同じ構成については同じ符号を用い、説明を省略する。

本実施例では、電界効果トランジスタ２０、電界効果トランジスタ２１、電界効果トランジスタ２２、電界効果トランジスタ２３が並列に接続され、電圧入力端子１５に入力された信号は制御電圧シフト手段２４によりそれぞれ所定の電圧分だけシフトされて各々の電界効果トランジスタのゲートに印加されている。使用する電界効果トランジスタの数に制限はない。

制御電圧シフト手段２４は抵抗分圧による構成や、例えばダイオードの電圧降下を利用する構成や、ＡＤ変換回路により取り込んだ電圧値を元にデジタル信号処理によりそれぞれ所定の電圧分だけシフトさせた電圧値を設定し各々ＤＡ変換回路を介して出力する構成としてもよい。制御電圧シフト手段２４は入力された電圧を等ステップでシフトさせて出力してもよいし、各々異なるステップでシフトさせて出力してもよい。

本実施の形態によれば、複数の電界効果トランジスタを並列に設けることでＲＦ接続端子１４からみたＲＦ信号周波数における可変抵抗回路２５の最小抵抗値を低減しているとともに、制御電圧シフト手段２４により各電界効果トランジスタのＶｇｓを異なる値とすることができる。そのために、特定の利得制御電圧において複数の電界効果トランジスタのＶｇｓがスレッショルド電圧となり可変抵抗回路２５で大きな非線形歪が発生してしまうことを防ぐことができる。その結果、良好な線形性をもち、集積化に適した可変利得増幅器を提供することができる。

（実施の形態５）
図８は本発明の実施の形態５における可変利得増幅器の回路図を示す。図８において、図３と同じ構成については同じ符号を用い、説明を省略する。

可変利得増幅回路２および可変利得増幅回路５は、エミッタ接地トランジスタのバイアス電流を増減することで利得の増減を設定している。可変利得増幅回路２および可変利得増幅回路５は同じものを使用してもよいし、異なるトランジスタを使用してもよいし、異なる回路定数としてもよい。減衰回路３としては小容量のコンデンサを信号ラインに直列に入力した構成を有し、このコンデンサはＤＣカットを兼ねている。

利得制御部１２は電源電圧入力端子２６に入力された電源電圧を抵抗分圧した電圧と利得制御電圧Ｖａｇｃとを比較する差動対を有し、差動対に流れる電流の変動をもとに可変利得増幅回路２に流れる電流と可変利得増幅回路５に流れるバイアス電流とを可変している。１組の差動対を用いて可変利得増幅回路２と可変利得増幅回路５のバイアス電流を可変する構成としてもよいし、各々の可変利得増幅回路のバイアス電流を可変するためにそれぞれ差動対を設ける構成としてもよい。

制御電圧シフト手段２４は、電源電圧を抵抗分圧して可変抵抗回路１０用の可変抵抗回路基準電圧Ｖａｔｔ１−１〜Ｖａｔｔ１−４と可変抵抗回路４用の可変抵抗回路基準電圧Ｖａｔｔ２−１〜Ｖａｔｔ２−４とを生成し、各々の電界効果トランジスタのゲートに供給している。ベース接地トランジスタ２７は本構成の可変利得増幅器の出力インピーダンスの変動を抑えるために設けている。

本構成により利得制御電圧の低下に合せて利得が低下する可変利得増幅器を実現できる。

本実施の形態によれば、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さく、利得の自動制御に適した可変利得増幅器をフロントエンドの低雑音アンプとして用いることで、良好な受信性能を有した受信装置を提供することができる。またさらに集積化に適した可変利得増幅器をフロントエンドの低雑音アンプとして用いることで、フロントエンド部を集積化した受信装置を提供することができる。

以上説明したように、本発明では、第１および第２の可変利得増幅回路を設け、一方の端子を減衰回路と第２の可変利得増幅回路の間に接続し他方の端子を接地した可変抵抗回路を設け、可変利得増幅器の利得を低下させていくときに可変抵抗回路が接続された第２の可変利得増幅回路とは別の第１の可変利得増幅回路の利得が高い間は可変抵抗回路の抵抗値を高い値に保ち、第１の可変利得増幅回路の利得が低下しかつ可変抵抗回路が接続された第２の可変利得増幅回路の利得が増加し可変抵抗回路が接続された第２の可変利得増幅回路の出力が可変利得増幅器のＲＦ出力に寄与する割合が第１の可変利得増幅回路の出力が可変利得増幅器のＲＦ出力に寄与する割合より大きくなった後で可変抵抗回路の抵抗値が減少していくように制御を行う。可変抵抗回路の抵抗値が最小となったときには減衰回路と可変抵抗回路との分圧により大きい減衰量が生じるため可変利得増幅器の利得はこの減衰量により小さくできることから、減衰回路の減衰量を大きくすることなくかつ可変利得増幅回路の段数を増やすことなく、可変利得増幅器は広い利得可変範囲をもつことができる。その結果広い利得可変範囲をもち、回路規模が小さく、良好な線形性をもった可変利得増幅器を提供することができる。

本発明にかかる可変利得増幅器は、少ない段数の可変利得増幅回路で構成され、広い利得可変範囲をもち、良好な線形性をもち、ＮＦが小さいという特長を有し、受信装置のフロントエンドの低雑音アンプ等の用途に有用である。

本発明の実施の形態１における可変利得増幅器の構成を示すブロック図である。 本発明の実施の形態１における可変利得増幅器の内部信号経路の利得−利得制御電圧特性を示す特性図である。 本発明の実施の形態２における可変利得増幅器の構成を示すブロック図である。 本発明の実施の形態２における可変利得増幅器の内部信号経路の利得−利得制御電圧特性を示す特性図である。 本発明の実施の形態２における可変利得増幅器の内部信号経路の利得−利得制御電圧特性を示す特性図である。 本発明の実施の形態３における可変利得増幅器に用いられる可変抵抗回路の構成を示す回路図である。 本発明の実施の形態４における可変利得増幅器に用いられる可変抵抗回路の構成を示す回路図である。 本発明の実施の形態５における可変利得増幅器の構成を示す回路図である。 従来の可変利得増幅器の構成を示すブロック図である。 従来の可変利得増幅器の内部信号経路の利得−利得制御電圧特性を示す特性図である。 従来の可変利得増幅器の構成を示すブロック図である。 従来の可変利得増幅器の内部信号経路の利得−利得制御電圧特性を示す特性図である。

符号の説明

１ ＲＦ入力端子
２ 可変利得増幅回路
３ 減衰回路
４ 可変抵抗回路
５ 可変利得増幅回路
６ ＲＦ出力端子
７ 利得制御電圧入力端子
８，１２ 利得制御部
９ １３ 可変利得増幅器
１０ 可変抵抗回路
１４ ＲＦ接続端子
１５，１６ 電圧入力端子
１７，２０，２１，２２，２３ 電界効果トランジスタ
１８ コンデンサ
１９，２５ 可変抵抗回路
２４ 制御電圧シフト手段
２６ 電源電圧入力端子
２７ ベース接地トランジスタ
１０２ 第１可変利得増幅回路
１０３ 第１減衰回路
１０４ 第２可変利得増幅回路
１０５ 第２減衰回路
１０６ 第３可変利得増幅回路
１０８ 利得制御部
１１０ 可変利得増幅器
１１１，１１２，１１３ 可変利得増幅回路
１１４，１１５ 電圧シフト回路
１１６ 電流制御回路
１１７ 可変利得増幅器

Claims (7)

1. 入力を可変利得増幅器入力端子に接続し出力を可変利得増幅器出力端子に接続した第１の可変利得増幅回路と、
   一方の端子を前記可変利得増幅器入力端子に接続した減衰回路と、
   入力を前記減衰回路の他方の端子に接続し出力を前記可変利得増幅器出力端子に接続した第２の可変利得増幅回路と、
   一方の端子を前記減衰回路と前記第２の可変利得増幅回路との接続点に接続し他方の端子を接地した第１の可変抵抗回路と、
   利得制御電圧により前記第１の可変利得増幅回路の利得と前記第２の可変利得増幅回路の利得と前記第１の可変抵抗回路の抵抗値とを可変する利得制御部とを備えた可変利得増幅器。
2. 可変利得増幅器利得を最大とするときは前記第１の可変利得増幅回路の利得を最大とし前記第２の可変利得増幅回路の利得を最小とし前記第１の可変抵抗回路の抵抗値を最大とし、
   前記可変利得増幅器利得を最小とするときは前記第１の可変利得増幅回路の利得を最小とし前記第２の可変利得増幅回路の利得を最大とし前記第１の可変抵抗回路の抵抗値を最小とし、
   前記可変利得増幅器利得を低下させていくときに前記第１の可変利得増幅回路の利得が前記第２の可変利得増幅回路の利得と比べて高い間は前記第１の可変抵抗回路の抵抗値を高い値に保ち、前記第１の可変利得増幅回路の利得が低下しかつ前記第２の可変利得増幅回路の利得が増加し前記第２の可変利得増幅回路の出力が可変利得増幅器出力に寄与する割合が前記第１の可変利得増幅回路が前記可変利得増幅器出力に寄与する割合と比べて大きくなった後で前記第１の可変抵抗回路の抵抗値が減少していくように前記利得制御部が動作する請求項１記載の可変利得増幅器。
3. 一方の端子を可変利得増幅器入力端子に接続し他方の端子を接地した第２の可変抵抗回路をさらに備え、前記利得制御部は前記利得制御電圧により前記第２の可変抵抗回路の抵抗値を可変する請求項１記載の可変利得増幅器。
4. 可変利得増幅器利得を最大とするときは前記第１の可変利得増幅回路の利得を最大とし前記第２の可変利得増幅回路の利得を最小とし前記第１の可変抵抗回路の抵抗値と前記第２の可変抵抗回路の抵抗値を最大とし、
   前記可変利得増幅器利得を最小とするときは前記第１の可変利得増幅回路の利得を最小とし前記第２の可変利得増幅回路の利得を最大とし前記第１の可変抵抗回路の抵抗値と前記第２の可変抵抗回路の抵抗値とを最小とし、
   前記可変利得増幅器利得を低下させていくときに前記第１の可変利得増幅回路の利得が低下し前記第２の可変利得増幅回路の利得が増加する状態において前記第２の可変抵抗回路の抵抗値が減少し、前記第１の可変利得増幅回路の利得が前記第２の可変利得増幅回路の利得と比べて高い間は前記第１の可変抵抗回路の抵抗値を高い値に保ち、前記第１の可変利得増幅回路の利得が低下しかつ前記第２の可変利得増幅回路の利得が増加し前記第２の可変利得増幅回路の出力が可変利得増幅器出力に寄与する割合が前記第１の可変利得増幅回路が前記可変利得増幅器出力に寄与する割合と比べて大きくなった後で前記第１の可変抵抗回路の抵抗値が減少していくように前記利得制御部が動作する請求項３記載の可変利得増幅器。
5. 前記可変抵抗回路としてソース接地させた電界効果トランジスタを用い、前記電界効果トランジスタのドレイン端子を前記可変抵抗回路の一方の端子とし、前記電界効果トランジスタのソース端子を使用周波数において接地した構成とし、前記利得制御電圧に応じて前記利得制御部において生成される可変抵抗回路制御電圧と、前記利得制御部において内部生成する可変抵抗回路基準電圧のうち、一方の電圧は電界効果トランジスタのゲートに印加し、他方の電圧は電界効果トランジスタのソースに印加する請求項１〜４のいずれか１項記載の可変利得増幅器。
6. 前記可変抵抗回路としてソース接地させた複数の電界効果トランジスタを用い、各々の電界効果トランジスタのドレイン端子を前記可変抵抗回路の一方の端子とし、各々の電界効果トランジスタのソース端子を使用周波数において接地した構成とし、入力された電圧を所定の電圧分だけそれぞれシフトさせた電圧を各々の電界効果トランジスタのゲートに対して供給する制御電圧シフト手段を備え、前記利得制御電圧に応じて前記利得制御部において生成される可変抵抗回路制御電圧と、前記利得制御部において内部生成する可変抵抗回路基準電圧のうち、一方の電圧を電界効果トランジスタのゲートに前記制御電圧シフト手段を介して印加し、他方の電圧を電界効果トランジスタのソースに印加することを特徴とする請求項１〜４のいずれか１項記載の可変利得増幅器。
7. 請求項１〜６のいずれか１項記載の可変利得増幅器をフロントエンドの低雑音アンプとして用いた受信装置。

Images