JP6584718B2 - 電流増幅器 - Google Patents
電流増幅器 Download PDFInfo
- Publication number
- JP6584718B2 JP6584718B2 JP2019506837A JP2019506837A JP6584718B2 JP 6584718 B2 JP6584718 B2 JP 6584718B2 JP 2019506837 A JP2019506837 A JP 2019506837A JP 2019506837 A JP2019506837 A JP 2019506837A JP 6584718 B2 JP6584718 B2 JP 6584718B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- current
- source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
この発明は、電流増幅器に関するものである。
例えば、移動体用の送受信器に用いられる増幅器には高い線形性が要求される。
以下の非特許文献１には、２つのトランジスタから構成されている第１の差動対と、２つのトランジスタから構成されている第２の差動対とを備えている電流増幅器が開示されている。
以下の非特許文献１には、２つのトランジスタから構成されている第１の差動対と、２つのトランジスタから構成されている第２の差動対とを備えている電流増幅器が開示されている。
この電流増幅器は、第１の差動対を構成する２つのトランジスタのソース端子とグランドとの間に接続されている第１の電流源と、第２の差動対を構成する２つのトランジスタのソース端子とグランドとの間に接続されている第２の電流源とを備えている。
この電流増幅器の利得は、第１の電流源から出力される電流と、第２の電流源から出力される電流との比に比例する。
この電流増幅器の利得は、第１の電流源から出力される電流と、第２の電流源から出力される電流との比に比例する。
また、この電流増幅器では、第１の差動対を構成する２つのトランジスタにおけるゲート端子とドレイン端子との間に帰還抵抗がそれぞれ接続されている。
この電流増幅器は、帰還抵抗が接続されているため、第１の差動対を構成する２つのトランジスタにおけるゲート−ソース間電圧のダイナミックレンジの歪が小さくなる。即ち、ゲート−ソース間電圧のダイナミックレンジにおける第１の差動対に起因する歪が小さくなる。
ダイナミックレンジの歪が小さくなることで、第１の差動対と第２の差動対には、ほぼ同じ電圧が印加されるため、電流増幅器の線形性が高められる。
この電流増幅器は、帰還抵抗が接続されているため、第１の差動対を構成する２つのトランジスタにおけるゲート−ソース間電圧のダイナミックレンジの歪が小さくなる。即ち、ゲート−ソース間電圧のダイナミックレンジにおける第１の差動対に起因する歪が小さくなる。
ダイナミックレンジの歪が小さくなることで、第１の差動対と第２の差動対には、ほぼ同じ電圧が印加されるため、電流増幅器の線形性が高められる。
G. S. Sahota and C. J. Persico, "High dynamic range variable-gain amplifier for CDMA wireless applications," in Digest of Technical Papers - IEEE International Solid-State Circuits Conference, 1997, vol. 40, pp. 374-375.
従来の電流増幅器では、第２の差動対を構成する２つのトランジスタのソース端子とグランドとの間に、第２の電流源が接続されているため、第２の電流源の両端子間に電圧が生じている。第２の電流源の両端子間に電圧が生じていると、その生じている電圧の影響で、第２の差動対を構成する２つのトランジスタにおけるドレイン端子の電圧の最大振幅が小さくなる。ドレイン端子の電圧の最大振幅が小さくなると、線形性が劣化し、最大振幅の低下量が増えるほど、線形性が低下してしまう。
即ち、従来の電流増幅器では、上記帰還抵抗により第１の差動対を構成する２つのトランジスタにおけるゲート−ソース間電圧のダイナミックレンジの歪を小さくしても、依然として、線形性が低下してしまうことがあるという課題があった。
即ち、従来の電流増幅器では、上記帰還抵抗により第１の差動対を構成する２つのトランジスタにおけるゲート−ソース間電圧のダイナミックレンジの歪を小さくしても、依然として、線形性が低下してしまうことがあるという課題があった。
この発明は上記のような課題を解決するためになされたもので、第２の差動対を構成する２つのトランジスタのソース端子とグランドとの間に接続される第２の電流源を不要にして、線形性の低下を回避することができる電流増幅器を得ることを目的とする。
この発明に係る電流増幅器は、ソース端子が接地されており、第１の信号がゲート端子に与えられる第１のトランジスタと、ソース端子が接地されており、第１の信号と相互に差動信号を構成している第２の信号がゲート端子に与えられる第２のトランジスタと、ソース端子が接地され、ドレイン端子が第１の出力端子と接続されており、第１の信号がゲート端子に与えられる第３のトランジスタと、ソース端子が接地され、ドレイン端子が第２の出力端子と接続されており、第２の信号がゲート端子に与えられる第４のトランジスタと、第１のトランジスタにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスを有する第１の帰還回路と、第２のトランジスタにおけるゲート端子とドレイン端子との間に接続され、前記第１のインピーダンスを有する第２の帰還回路と、電流を出力する電流源と、第１のトランジスタのドレイン端子と電流源の出力端子との間に接続され、第２のインピーダンスを有する第１の負荷回路と、第２のトランジスタのドレイン端子と電流源の出力端子との間に接続され、第２のインピーダンスを有する第２の負荷回路とを備え、第１及び第２の負荷回路として、センタータップ端子を有する差動インダクタが用いられており、差動インダクタのセンタータップ端子が電流源の出力端子と接続され、差動インダクタの第１の入出力端子が第１のトランジスタのドレイン端子と接続され、差動インダクタの第２の入出力端子が第２のトランジスタのドレイン端子と接続されているようにしたものである。
この発明によれば、上記のように構成したので、第２の差動対を構成する２つのトランジスタのソース端子とグランドとの間に接続される第２の電流源が不要になる。その結果、線形性の低下を回避することができる効果がある。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１はこの発明の実施の形態１による電流増幅器を示す構成図である。
図１において、入力端子１ａは第１の信号が入力される端子である。
入力端子１ｂは第１の信号と差動信号を構成している第２の信号が入力される端子である。
この実施の形態１では、入力端子１ａから入力される第１の信号と入力端子１ｂから入力される第２の信号との電位差を入力電圧ＩＮと称する。
第１の差動対２は、第１のトランジスタ２ａ及び第２のトランジスタ２ｂを備えている。
第１のトランジスタ２ａ及び第２のトランジスタ２ｂは、それぞれ、例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどの電界効果トランジスタである。
第１のトランジスタ２ａのソース端子は接地され、第１のトランジスタ２ａのゲート端子は入力端子１ａと接続されている。第１のトランジスタ２ａのゲート端子には第１の信号が与えられる。
第２のトランジスタ２ｂのソース端子は接地され、第１のトランジスタ２ｂのゲート端子は入力端子１ｂと接続されている。第２のトランジスタ２ｂのゲート端子には第２の信号が与えられる。
図１はこの発明の実施の形態１による電流増幅器を示す構成図である。
図１において、入力端子１ａは第１の信号が入力される端子である。
入力端子１ｂは第１の信号と差動信号を構成している第２の信号が入力される端子である。
この実施の形態１では、入力端子１ａから入力される第１の信号と入力端子１ｂから入力される第２の信号との電位差を入力電圧ＩＮと称する。
第１の差動対２は、第１のトランジスタ２ａ及び第２のトランジスタ２ｂを備えている。
第１のトランジスタ２ａ及び第２のトランジスタ２ｂは、それぞれ、例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどの電界効果トランジスタである。
第１のトランジスタ２ａのソース端子は接地され、第１のトランジスタ２ａのゲート端子は入力端子１ａと接続されている。第１のトランジスタ２ａのゲート端子には第１の信号が与えられる。
第２のトランジスタ２ｂのソース端子は接地され、第１のトランジスタ２ｂのゲート端子は入力端子１ｂと接続されている。第２のトランジスタ２ｂのゲート端子には第２の信号が与えられる。
第２の差動対３は、第３のトランジスタ３ａ及び第４のトランジスタ３ｂを備えている。
第３のトランジスタ３ａ及び第４のトランジスタ３ｂは、それぞれ、例えば、ＭＯＳトランジスタなどの電界効果トランジスタである。
第３のトランジスタ３ａのソース端子は接地され、第３のトランジスタ３ａのゲート端子は入力端子１ａと接続され、第３のトランジスタ３ａのドレイン端子は第１の出力端子７ａと接続されている。第３のトランジスタ３ａのゲート端子には第１の信号が与えられる。
第４のトランジスタ３ｂのソース端子は接地され、第４のトランジスタ３ｂのゲート端子は入力端子１ｂと接続され、第４のトランジスタ３ｂのドレイン端子は第２の出力端子７ｂと接続されている。第４のトランジスタ３ｂのゲート端子には第２の信号が与えられる。
第３のトランジスタ３ａ及び第４のトランジスタ３ｂは、それぞれ、例えば、ＭＯＳトランジスタなどの電界効果トランジスタである。
第３のトランジスタ３ａのソース端子は接地され、第３のトランジスタ３ａのゲート端子は入力端子１ａと接続され、第３のトランジスタ３ａのドレイン端子は第１の出力端子７ａと接続されている。第３のトランジスタ３ａのゲート端子には第１の信号が与えられる。
第４のトランジスタ３ｂのソース端子は接地され、第４のトランジスタ３ｂのゲート端子は入力端子１ｂと接続され、第４のトランジスタ３ｂのドレイン端子は第２の出力端子７ｂと接続されている。第４のトランジスタ３ｂのゲート端子には第２の信号が与えられる。
第１の帰還回路４ａは、第１のトランジスタ２ａにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスＺ１を有している。
第２の帰還回路４ｂは、第２のトランジスタ２ｂにおけるゲート端子とドレイン端子との間に接続されている。第２の帰還回路４ｂは、第１の帰還回路４ａが有している第１のインピーダンスＺ１と同じ特性のインピーダンスとして、第１のインピーダンスＺ１を有している。
第１の帰還回路４ａ及び第２の帰還回路４ｂは、例えば抵抗で実現される回路であることが想定されるが、第１のインピーダンスＺ１を有していればよく、特に回路構成は問わない。
第２の帰還回路４ｂは、第２のトランジスタ２ｂにおけるゲート端子とドレイン端子との間に接続されている。第２の帰還回路４ｂは、第１の帰還回路４ａが有している第１のインピーダンスＺ１と同じ特性のインピーダンスとして、第１のインピーダンスＺ１を有している。
第１の帰還回路４ａ及び第２の帰還回路４ｂは、例えば抵抗で実現される回路であることが想定されるが、第１のインピーダンスＺ１を有していればよく、特に回路構成は問わない。
電流源５は、入力端子と出力端子とを有している。電流源５の入力端子は、電圧Ｖｄｄの電源ラインと接続されている。
第１の負荷回路６ａは、第１のトランジスタ２ａのドレイン端子と電流源５の出力端子との間に接続され、第２のインピーダンスＺ２を有している。
第２の負荷回路６ｂは、第２のトランジスタ２ｂのドレイン端子と電流源５の出力端子との間に接続されている。第２の負荷回路６ｂは、第１の負荷回路６ａが有している第２のインピーダンスＺ２と同じ特性のインピーダンスとして、第２のインピーダンスＺ２を有している。
第１の負荷回路６ａ及び第２の負荷回路６ｂは、例えば抵抗で実現される回路であることが想定されるが、第２のインピーダンスＺ２を有していればよく、特に回路構成は問わない。
第１の負荷回路６ａは、第１のトランジスタ２ａのドレイン端子と電流源５の出力端子との間に接続され、第２のインピーダンスＺ２を有している。
第２の負荷回路６ｂは、第２のトランジスタ２ｂのドレイン端子と電流源５の出力端子との間に接続されている。第２の負荷回路６ｂは、第１の負荷回路６ａが有している第２のインピーダンスＺ２と同じ特性のインピーダンスとして、第２のインピーダンスＺ２を有している。
第１の負荷回路６ａ及び第２の負荷回路６ｂは、例えば抵抗で実現される回路であることが想定されるが、第２のインピーダンスＺ２を有していればよく、特に回路構成は問わない。
第１の出力端子７ａは、第１のトランジスタ２ａ及び第３のトランジスタ３ａにより増幅された第１の信号を出力する端子である。
第２の出力端子７ｂは、第２のトランジスタ２ｂ及び第４のトランジスタ３ｂにより増幅された第２の信号を出力する端子である。
コンデンサ１０ａは、入力端子１ａから入力された第１の信号に含まれている直流成分をカットする容量成分である。
コンデンサ１０ｂは、入力端子１ｂから入力された第２の信号に含まれている直流成分をカットする容量成分である。
この実施の形態１では、第１の出力端子７ａから出力される電流及び第２の出力端子７ｂから出力される電流を出力電流ＩＯＵＴと称する。
第２の出力端子７ｂは、第２のトランジスタ２ｂ及び第４のトランジスタ３ｂにより増幅された第２の信号を出力する端子である。
コンデンサ１０ａは、入力端子１ａから入力された第１の信号に含まれている直流成分をカットする容量成分である。
コンデンサ１０ｂは、入力端子１ｂから入力された第２の信号に含まれている直流成分をカットする容量成分である。
この実施の形態１では、第１の出力端子７ａから出力される電流及び第２の出力端子７ｂから出力される電流を出力電流ＩＯＵＴと称する。
次に動作について説明する。
第１の差動対２を構成する第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおいては、それぞれのゲート−ソース間が、電流源５から出力されている電流によってバイアスされている。
入力端子１ａから入力されたのち、コンデンサ１０ａで直流成分がカットされた第１の信号は、第１のトランジスタ２ａのゲート端子に与えられ、入力端子１ｂから入力されたのち、コンデンサ１０ｂで直流成分がカットされた第２の信号は、第２のトランジスタ２ｂのゲート端子に与えられる。
これにより、第２のトランジスタ２ａのドレイン端子には、第１の負荷回路６ａが有する第２のインピーダンスＺ２によって、第１の信号に応じた電圧振幅が現れる。
また、第２のトランジスタ２ｂのドレイン端子には、第２の負荷回路６ｂが有する第２のインピーダンスＺ２によって、第２の信号に応じた電圧振幅が現れる。
第１の差動対２を構成する第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおいては、それぞれのゲート−ソース間が、電流源５から出力されている電流によってバイアスされている。
入力端子１ａから入力されたのち、コンデンサ１０ａで直流成分がカットされた第１の信号は、第１のトランジスタ２ａのゲート端子に与えられ、入力端子１ｂから入力されたのち、コンデンサ１０ｂで直流成分がカットされた第２の信号は、第２のトランジスタ２ｂのゲート端子に与えられる。
これにより、第２のトランジスタ２ａのドレイン端子には、第１の負荷回路６ａが有する第２のインピーダンスＺ２によって、第１の信号に応じた電圧振幅が現れる。
また、第２のトランジスタ２ｂのドレイン端子には、第２の負荷回路６ｂが有する第２のインピーダンスＺ２によって、第２の信号に応じた電圧振幅が現れる。
第１の信号に応じた電圧振幅は、第１の帰還回路４ａによって、第１のトランジスタ２ａのゲート端子に帰還される。
また、第２の信号に応じた電圧振幅は、第２の帰還回路４ｂによって、第２のトランジスタ２ｂのゲート端子に帰還される。
第１の信号に応じた電圧振幅の帰還作用により、入力端子１ａから入力された第１の信号に対する、第１のトランジスタ２ａのドレイン電流の線形性が向上する。
また、第２の信号に応じた電圧振幅の帰還作用により、入力端子１ｂから入力された第２の信号に対する、第２のトランジスタ２ｂのドレイン電流の線形性が向上する。
また、第２の信号に応じた電圧振幅は、第２の帰還回路４ｂによって、第２のトランジスタ２ｂのゲート端子に帰還される。
第１の信号に応じた電圧振幅の帰還作用により、入力端子１ａから入力された第１の信号に対する、第１のトランジスタ２ａのドレイン電流の線形性が向上する。
また、第２の信号に応じた電圧振幅の帰還作用により、入力端子１ｂから入力された第２の信号に対する、第２のトランジスタ２ｂのドレイン電流の線形性が向上する。
第２の差動対３を構成する第３のトランジスタ３ａのドレイン電流は、第３のトランジスタ３ａと第１のトランジスタ２ａとのトランジスタ寸法比に比例して増幅される。
また、第２の差動対３を構成する第４のトランジスタ３ｂのドレイン電流は、第４のトランジスタ３ｂと第２のトランジスタ２ｂとのトランジスタ寸法比に比例して増幅される。
また、第２の差動対３を構成する第４のトランジスタ３ｂのドレイン電流は、第４のトランジスタ３ｂと第２のトランジスタ２ｂとのトランジスタ寸法比に比例して増幅される。
従来、第１の差動対２が無く、第２の差動対３が直接に入力端子１ａ，１ｂと接続されている電流増幅器が存在する。この実施の形態１の電流増幅器は、この従来の電流増幅器と比較して、入力端子１ａ，１ｂからの入力電圧ＩＮに対する出力電流ＩＯＵＴの線形性が向上する。
図２は図１の電流増幅器における入力端子１ａと入力端子１ｂの間に入力信号源８が接続されている例を示す説明図である。
図２において、ＶＩＮは入力端子１ａと入力端子１ｂの間に接続されている入力信号源８の電圧振幅、ＲＳは入力信号源８の出力インピーダンスである。ＩＯＵＴは第１の出力端子７ａ及び第２の出力端子７ｂから出力される電流である。
図２は図１の電流増幅器における入力端子１ａと入力端子１ｂの間に入力信号源８が接続されている例を示す説明図である。
図２において、ＶＩＮは入力端子１ａと入力端子１ｂの間に接続されている入力信号源８の電圧振幅、ＲＳは入力信号源８の出力インピーダンスである。ＩＯＵＴは第１の出力端子７ａ及び第２の出力端子７ｂから出力される電流である。
図２の電流増幅器におけるトランスコンダクタンスＧｍは、第１のトランジスタ２ａ及び第２のトランジスタ２ｂのトランスコンダクタンスをｇｍ１とすると、以下の式（１）のように表される。
式（１）において、Ｉ１は第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるドレイン−ソース間を流れる電流、Ｉ２は第３のトランジスタ３ａ及び第４のトランジスタ３ｂにおけるドレイン−ソース間を流れる電流である。
式（１）において、第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるトランスコンダクタンスｇｍ１は、非線形性である。
しかし、以下の式（２）に示すように、式（１）における分母第２項が１よりも十分に大きくなるように、Ｚ１，Ｚ２，ｇｍ１及びＲＳを設定すると、近似的に、式（１）の分子におけるｇｍ１と、分母におけるｇｍ１とをキャンセルすることができる。この結果、トランスコンダクタンスＧｍは、線形になる。
しかし、以下の式（２）に示すように、式（１）における分母第２項が１よりも十分に大きくなるように、Ｚ１，Ｚ２，ｇｍ１及びＲＳを設定すると、近似的に、式（１）の分子におけるｇｍ１と、分母におけるｇｍ１とをキャンセルすることができる。この結果、トランスコンダクタンスＧｍは、線形になる。
以上で明らかなように、この実施の形態１によれば、ソース端子が接地されており、第１の信号がゲート端子に与えられる第１のトランジスタ２ａと、ソース端子が接地されており、第１の信号と互いに差動信号を構成している第２の信号がゲート端子に与えられる第２のトランジスタ２ｂと、ソース端子が接地され、ドレイン端子が第１の出力端子７ａと接続されており、第１の信号がゲート端子に与えられる第３のトランジスタ３ａと、ソース端子が接地され、ドレイン端子が第２の出力端子７ｂと接続されており、第２の信号がゲート端子に与えられる第４のトランジスタ３ｂと、第１のトランジスタ２ａにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスＺ１を有する第１の帰還回路４ａと、第２のトランジスタ２ｂにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスＺ１を有する第２の帰還回路４ｂと、電流を出力する電流源５と、第１のトランジスタ２ａのドレイン端子と電流源５の出力端子との間に接続され、第２のインピーダンスＺ２を有する第１の負荷回路６ａと、第２のトランジスタ２ｂのドレイン端子と電流源５の出力端子との間に接続され、第２のインピーダンスＺ２を有する第２の負荷回路６ｂとを備えている。これにより、第３のトランジスタ３ａのソース端子及び第４のトランジスタ３ｂのソース端子とグランドとの間に接続される第２の電流源が不要になり、線形性の低下を回避することができる効果を奏する。
即ち、この実施の形態１によれば、第３のトランジスタ３ａ及び第４のトランジスタ３ｂは、ソース端子が接地されており、ソース端子とグランドの間に電流源が接続されていない。このため、この実施の形態１の電流増幅器においては、第３のトランジスタ３ａ及び第４のトランジスタ３ｂにおけるドレイン端子の電圧の最大振幅が、電流源の影響によって小さくなってしまうということがなく、非特許文献１に記載されている電流増幅器のようには、線形性の低下が生じない。よって、非特許文献１に記載されている電流増幅器よりも線形性を高めることができる。
実施の形態２．
この実施の形態２では、第１及び第２の負荷回路として、センタータップ端子９ａを有する差動インダクタ９を備えている電流増幅器について説明する。
図３はこの発明の実施の形態２による電流増幅器を示す構成図である。図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
差動インダクタ９は、センタータップ端子９ａを有している。
差動インダクタ９のセンタータップ端子９ａは電流源５の出力端子と接続され、差動インダクタ９の第１の入出力端子９ｂは第１のトランジスタ２ａのドレイン端子と接続され、差動インダクタ９の第２の入出力端子９ｃは第２のトランジスタ２ｂのドレイン端子と接続されている。
この実施の形態２では、第１及び第２の負荷回路として、センタータップ端子９ａを有する差動インダクタ９を備えている電流増幅器について説明する。
図３はこの発明の実施の形態２による電流増幅器を示す構成図である。図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
差動インダクタ９は、センタータップ端子９ａを有している。
差動インダクタ９のセンタータップ端子９ａは電流源５の出力端子と接続され、差動インダクタ９の第１の入出力端子９ｂは第１のトランジスタ２ａのドレイン端子と接続され、差動インダクタ９の第２の入出力端子９ｃは第２のトランジスタ２ｂのドレイン端子と接続されている。
差動インダクタ９のうち、センタータップ端子９ａから第１の入出力端子９ｂに至る部分は、図１の第１の負荷回路６ａと同様に、第２のインピーダンスＺ２を有している。
また、差動インダクタ９のうち、センタータップ端子９ａから第２の入出力端子９ｃに至る部分は、図１の第２の負荷回路６ｂと同様に、第２のインピーダンスＺ２を有している。
これにより、差動インダクタ９は、図１の第１の負荷回路６ａ及び第２の負荷回路６ｂと同様に動作する。
また、差動インダクタ９のうち、センタータップ端子９ａから第２の入出力端子９ｃに至る部分は、図１の第２の負荷回路６ｂと同様に、第２のインピーダンスＺ２を有している。
これにより、差動インダクタ９は、図１の第１の負荷回路６ａ及び第２の負荷回路６ｂと同様に動作する。
上記実施の形態１では、入力端子１ａ，１ｂから同相信号として雑音信号が入力された場合、第１の負荷回路６ａにおける第１のトランジスタ２ａ側の端子には同相信号に応じた電圧が生じる。また、第２の負荷回路６ｂにおける第２のトランジスタ２ｂ側の端子には同相信号に応じた電圧が生じる。このため、第１の出力端子７ａ及び第２の出力端子７ｂから増幅された同相信号が出力される。
この実施の形態２では、入力端子１ａ，１ｂから同相信号として雑音信号が入力された場合でも、差動インダクタ９の第１の入出力端子９ｂには同相信号に応じた電圧が生じない。また、同様の場合において、差動インダクタ９の第２の入出力端子９ｃには同相信号に応じた電圧が生じない。このため、第１の出力端子７ａ及び第２の出力端子７ｂから増幅された同相信号の出力を抑えることができる。
この実施の形態２では、入力端子１ａ，１ｂから同相信号として雑音信号が入力された場合でも、差動インダクタ９の第１の入出力端子９ｂには同相信号に応じた電圧が生じない。また、同様の場合において、差動インダクタ９の第２の入出力端子９ｃには同相信号に応じた電圧が生じない。このため、第１の出力端子７ａ及び第２の出力端子７ｂから増幅された同相信号の出力を抑えることができる。
以上で明らかなように、この実施の形態２によれば、第１及び第２の負荷回路として、センタータップ端子９ａを有する差動インダクタ９が用いられており、差動インダクタ９のセンタータップ端子９ａが電流源５の出力端子と接続され、差動インダクタ９の第１の入出力端子９ｂが第１のトランジスタ２ａのドレイン端子と接続され、差動インダクタ９の第２の入出力端子９ｃが第２のトランジスタ２ｂのドレイン端子と接続されているように構成したので、上記実施の形態１と同様の効果を奏するほか、上記実施の形態１よりも、同相信号除去比（ＣＭＲＲ：Ｃｏｍｍｏｎ−Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）を高めることができる効果を奏する。
実施の形態３．
この実施の形態３では、図１又は図３の電流増幅器が２つ並列に接続されている例を説明する。
図４はこの発明の実施の形態３による電流増幅器を示す構成図である。図４において、図１と同一符号は同一または相当部分を示している。
図４では、図１の電流増幅器が２つ並列に接続されている例を示しているが、図３の電流増幅器が２つ並列に接続されていてもよい。
この実施の形態３では、図１又は図３の電流増幅器が２つ並列に接続されている例を説明する。
図４はこの発明の実施の形態３による電流増幅器を示す構成図である。図４において、図１と同一符号は同一または相当部分を示している。
図４では、図１の電流増幅器が２つ並列に接続されている例を示しているが、図３の電流増幅器が２つ並列に接続されていてもよい。
第１の増幅回路１１及び第２の増幅回路１２はそれぞれ図１の電流増幅器に相当する。
第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同じ役割を担っている。このため、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同様に、同じ特性のインピーダンスとして、第１のインピーダンスをそれぞれ有している。
また、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同じ役割を担っている。このため、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同様に、同じ特性のインピーダンスとして、第１のインピーダンスをそれぞれ有している。
しかし、第１の増幅回路１１と第２の増幅回路１２とは特性が異なるため、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスと、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスとは異なっている。
図４の例では、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスがＺ１ａであり、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスがＺ１ｂである。
第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同じ役割を担っている。このため、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同様に、同じ特性のインピーダンスとして、第１のインピーダンスをそれぞれ有している。
また、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同じ役割を担っている。このため、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂは、図１の電流増幅器における第１の帰還回路４ａ及び第２の帰還回路４ｂと同様に、同じ特性のインピーダンスとして、第１のインピーダンスをそれぞれ有している。
しかし、第１の増幅回路１１と第２の増幅回路１２とは特性が異なるため、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスと、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスとは異なっている。
図４の例では、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスがＺ１ａであり、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスがＺ１ｂである。
第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同じ役割を担っている。このため、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同様に、同じ特性のインピーダンスとして、第２のインピーダンスをそれぞれ有している。
また、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同じ役割を担っている。このため、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同様に、同じ特性のインピーダンスとして、第２のインピーダンスをそれぞれ有している。
しかし、第１の増幅回路１１と第２の増幅回路１２とは特性が異なるため、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスと、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスとは異なっている。
図４の例では、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスがＺ２ａであり、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスがＺ２ｂである。
また、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同じ役割を担っている。このため、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂは、図１の電流増幅器における第１の負荷回路６ａ及び第２の負荷回路６ｂと同様に、同じ特性のインピーダンスとして、第２のインピーダンスをそれぞれ有している。
しかし、第１の増幅回路１１と第２の増幅回路１２とは特性が異なるため、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスと、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスとは異なっている。
図４の例では、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスがＺ２ａであり、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスがＺ２ｂである。
次に動作について説明する。
第１の増幅回路１１における入力端子１ａから第１の信号が入力され、第１の信号と同じ信号が第２の増幅回路１２における入力端子１ａから入力される。
また、第１の増幅回路１１における入力端子１ｂから第２の信号が入力され、第２の信号と同じ信号が第２の増幅回路１２における入力端子１ｂから入力される。
第１の増幅回路１１における入力端子１ａから第１の信号が入力され、第１の信号と同じ信号が第２の増幅回路１２における入力端子１ａから入力される。
また、第１の増幅回路１１における入力端子１ｂから第２の信号が入力され、第２の信号と同じ信号が第２の増幅回路１２における入力端子１ｂから入力される。
これにより、第１の増幅回路１１により増幅された第１の信号と、第２の増幅回路１２により増幅された第１の信号とが合成され、合成後の増幅された第１の信号が第１の出力端子７ａから出力される。
また、第１の増幅回路１１により増幅された第２の信号と、第２の増幅回路１２により増幅された第２の信号とが合成され、合成後の増幅された第２の信号が第２の出力端子７ｂから出力される。
また、第１の増幅回路１１により増幅された第２の信号と、第２の増幅回路１２により増幅された第２の信号とが合成され、合成後の増幅された第２の信号が第２の出力端子７ｂから出力される。
ここで、図５は電流増幅器の周波数応答を示す説明図である。
図５では、電流増幅器の周波数応答として、周波数と、電流増幅器におけるトランスコンダクタンスＧｍとの関係を示している。
図５において、破線は実施の形態１の電流増幅器を示し、実線は実施の形態３の電流増幅器を示している。
図５では、電流増幅器の周波数応答として、周波数と、電流増幅器におけるトランスコンダクタンスＧｍとの関係を示している。
図５において、破線は実施の形態１の電流増幅器を示し、実線は実施の形態３の電流増幅器を示している。
この実施の形態３では、第１の増幅回路１１における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスと、第２の増幅回路１２における第１の帰還回路４ａ及び第２の帰還回路４ｂが有する第１のインピーダンスとが異なっている。また、第１の増幅回路１１における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスと、第２の増幅回路１２における第１の負荷回路６ａ及び第２の負荷回路６ｂが有する第２のインピーダンスとが異なっている。
このため、第１の増幅回路１１における周波数に対応するトランスコンダクタンスＧｍと、第２の増幅回路１２における周波数に対応するトランスコンダクタンスＧｍとが異なる。
したがって、この実施の形態３の電流増幅器では、上記実施の形態１のように、電流増幅器が１つだけの場合よりも、図５に示すように、広帯域で平坦な周波数応答が得られる。
このため、第１の増幅回路１１における周波数に対応するトランスコンダクタンスＧｍと、第２の増幅回路１２における周波数に対応するトランスコンダクタンスＧｍとが異なる。
したがって、この実施の形態３の電流増幅器では、上記実施の形態１のように、電流増幅器が１つだけの場合よりも、図５に示すように、広帯域で平坦な周波数応答が得られる。
実施の形態４．
上記実施の形態３では、第１の増幅回路１１及び第２の増幅回路１２が、出力電流が固定の電流源５を備えている例を示している。
この実施の形態４では、第１の増幅回路１１及び第２の増幅回路１２が、出力電流が可変の電流源２１を備えるとともに、電流源２１から出力される電流を制御する制御回路２２を備える例を説明する。
上記実施の形態３では、第１の増幅回路１１及び第２の増幅回路１２が、出力電流が固定の電流源５を備えている例を示している。
この実施の形態４では、第１の増幅回路１１及び第２の増幅回路１２が、出力電流が可変の電流源２１を備えるとともに、電流源２１から出力される電流を制御する制御回路２２を備える例を説明する。
図６はこの発明の実施の形態４による電流増幅器を示す構成図である。図６において、図４と同一符号は同一または相当部分を示している。
第１の増幅回路１１に含まれている電流源２１及び第２の増幅回路１２に含まれている電流源２１は、いずれも、入力端子と出力端子とを有する可変電流源である。第１の増幅回路１１に含まれている電流源２１の入力端子は、第１の増幅回路１１における電圧Ｖｄｄの電源ラインと接続され、第１の増幅回路１１における電流源２１の出力端子は、第１の増幅回路１１における第１の負荷回路６ａの一端及び第２の負荷回路６ｂの一端と接続されている。第２の増幅回路１２に含まれている電流源２１の入力端子は、第１の増幅回路１２における電圧Ｖｄｄの電源ラインと接続され、第２の増幅回路１２における電流源２１の出力端子は、第２の増幅回路１２における第１の負荷回路６ａの一端及び第２の負荷回路６ｂの一端と接続されている。
制御回路２２は、第１の増幅回路１１に含まれている電流源２１から出力される電流を制御するとともに、第２の増幅回路１２に含まれている電流源２１から出力される電流を制御する回路である。
第１の増幅回路１１に含まれている電流源２１及び第２の増幅回路１２に含まれている電流源２１は、いずれも、入力端子と出力端子とを有する可変電流源である。第１の増幅回路１１に含まれている電流源２１の入力端子は、第１の増幅回路１１における電圧Ｖｄｄの電源ラインと接続され、第１の増幅回路１１における電流源２１の出力端子は、第１の増幅回路１１における第１の負荷回路６ａの一端及び第２の負荷回路６ｂの一端と接続されている。第２の増幅回路１２に含まれている電流源２１の入力端子は、第１の増幅回路１２における電圧Ｖｄｄの電源ラインと接続され、第２の増幅回路１２における電流源２１の出力端子は、第２の増幅回路１２における第１の負荷回路６ａの一端及び第２の負荷回路６ｂの一端と接続されている。
制御回路２２は、第１の増幅回路１１に含まれている電流源２１から出力される電流を制御するとともに、第２の増幅回路１２に含まれている電流源２１から出力される電流を制御する回路である。
図７は電流増幅器の周波数応答を示す説明図である。
図７では、電流増幅器の周波数応答として、周波数と、電流増幅器におけるトランスコンダクタンスＧｍとの関係を示している。
図７では、電流増幅器の周波数応答として、周波数と、電流増幅器におけるトランスコンダクタンスＧｍとの関係を示している。
次に動作について説明する。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流と、第２の増幅回路１２に含まれている電流源２１から出力される電流とが同じ値になるように制御すると、電流増幅器の周波数応答が図７のＡのようになる。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流が、第２の増幅回路１２に含まれている電流源２１から出力される電流よりも大きくなるように制御すると、電流増幅器の周波数応答が図７のＢのようになる。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流が、第２の増幅回路１２に含まれている電流源２１から出力される電流よりも小さくなるように制御すると、電流増幅器の周波数応答が図７のＣのようになる。
したがって、制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流及び第２の増幅回路１２に含まれている電流源２１から出力される電流を制御することで、電流増幅器の周波数応答を調整することができる。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流と、第２の増幅回路１２に含まれている電流源２１から出力される電流とが同じ値になるように制御すると、電流増幅器の周波数応答が図７のＡのようになる。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流が、第２の増幅回路１２に含まれている電流源２１から出力される電流よりも大きくなるように制御すると、電流増幅器の周波数応答が図７のＢのようになる。
制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流が、第２の増幅回路１２に含まれている電流源２１から出力される電流よりも小さくなるように制御すると、電流増幅器の周波数応答が図７のＣのようになる。
したがって、制御回路２２が、第１の増幅回路１１に含まれている電流源２１から出力される電流及び第２の増幅回路１２に含まれている電流源２１から出力される電流を制御することで、電流増幅器の周波数応答を調整することができる。
実施の形態５．
上記実施の形態１〜４では、第１のトランジスタ２ａ、第２のトランジスタ２ｂ、第３のトランジスタ３ａ及び第４のトランジスタ３ｂが電界効果トランジスタである例を示しているが、電界効果トランジスタに限るものではない。
例えば、第１のトランジスタ２ａ、第２のトランジスタ２ｂ、第３のトランジスタ３ａ及び第４のトランジスタ３ｂがバイポーラトランジスタであってもよい。
上記実施の形態１〜４では、第１のトランジスタ２ａ、第２のトランジスタ２ｂ、第３のトランジスタ３ａ及び第４のトランジスタ３ｂが電界効果トランジスタである例を示しているが、電界効果トランジスタに限るものではない。
例えば、第１のトランジスタ２ａ、第２のトランジスタ２ｂ、第３のトランジスタ３ａ及び第４のトランジスタ３ｂがバイポーラトランジスタであってもよい。
第１のトランジスタ２ａ、第２のトランジスタ２ｂ、第３のトランジスタ３ａ及び第４のトランジスタ３ｂとして、バイポーラトランジスタを用いる場合、バイポーラトランジスタのベース端子は、上記実施の形態１〜４で示している第１から第４のトランジスタのゲート端子に対応する。
また、バイポーラトランジスタのエミッタ端子は、上記実施の形態１〜４で示している第１から第４のトランジスタのソース端子に対応し、バイポーラトランジスタのコレクタ端子は、上記実施の形態１〜４で示している第１から第４のトランジスタのドレイン端子に対応する。
第１から第４のトランジスタとして、バイポーラトランジスタを用いる場合も、上記実施の形態１〜４と同様の効果を奏することができる。
また、バイポーラトランジスタのエミッタ端子は、上記実施の形態１〜４で示している第１から第４のトランジスタのソース端子に対応し、バイポーラトランジスタのコレクタ端子は、上記実施の形態１〜４で示している第１から第４のトランジスタのドレイン端子に対応する。
第１から第４のトランジスタとして、バイポーラトランジスタを用いる場合も、上記実施の形態１〜４と同様の効果を奏することができる。
実施の形態６．
上記実施の形態１〜５では、電流増幅器が電流源５を備えている例を示している。
この実施の形態６では、電流源５として、振幅検出器２３を備えている例を説明する。
図８はこの発明の実施の形態６による電流増幅器を示す構成図である。図８において、図１と同一符号は同一または相当部分を示すので説明を省略する。
振幅検出器２３は、２乗検波回路２４、定電流源２５，２６及び電流ミラー回路２７を備えている電流源であり、入力された信号の電圧振幅の２乗値に正比例する電流と固定電流との和の電流（Ｉ０＋Ｉｄ）を出力する回路である。
上記実施の形態１〜５では、電流増幅器が電流源５を備えている例を示している。
この実施の形態６では、電流源５として、振幅検出器２３を備えている例を説明する。
図８はこの発明の実施の形態６による電流増幅器を示す構成図である。図８において、図１と同一符号は同一または相当部分を示すので説明を省略する。
振幅検出器２３は、２乗検波回路２４、定電流源２５，２６及び電流ミラー回路２７を備えている電流源であり、入力された信号の電圧振幅の２乗値に正比例する電流と固定電流との和の電流（Ｉ０＋Ｉｄ）を出力する回路である。
２乗検波回路２４は、トランジスタ２４ａ及びトランジスタ２４ｂを備えており、入力された信号の電圧振幅ＶＩＮの２乗値に正比例する電流Ｉｂを出力する回路である。
トランジスタ２４ａ及びトランジスタ２４ｂは、それぞれ、例えば、ＭＯＳなどの電界効果トランジスタである。
トランジスタ２４ａのソース端子は接地され、トランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
トランジスタ２４ｂのソース端子は接地され、トランジスタ２４ｂのドレイン端子はトランジスタ２４ａのドレイン端子と接続され、トランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
トランジスタ２４ａ及びトランジスタ２４ｂは、それぞれ、例えば、ＭＯＳなどの電界効果トランジスタである。
トランジスタ２４ａのソース端子は接地され、トランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
トランジスタ２４ｂのソース端子は接地され、トランジスタ２４ｂのドレイン端子はトランジスタ２４ａのドレイン端子と接続され、トランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
定電流源２５は、固定電流である電流Ｉａを出力する電流源である。
定電流源２５は、入力端子及び出力端子を有しており、定電流源２５の入力端子は、電源ラインＶｄｄと接続され、定電流源２５の出力端子は、トランジスタ２４ａのドレイン端子及びトランジスタ２４ｂのドレイン端子のそれぞれと接続されている。
定電流源２６は、固定電流である電流Ｉｄを出力する電流源である。
定電流源２６は、入力端子及び出力端子を有しており、定電流源２６の入力端子は、電源ラインＶｄｄと接続され、定電流源２６の出力端子は、電流ミラー回路２７におけるＰ型ＭＯＳ２７ｂのドレイン端子、第１の負荷回路６ａ及び第２の負荷回路６ｂのそれぞれと接続されている。
定電流源２５は、入力端子及び出力端子を有しており、定電流源２５の入力端子は、電源ラインＶｄｄと接続され、定電流源２５の出力端子は、トランジスタ２４ａのドレイン端子及びトランジスタ２４ｂのドレイン端子のそれぞれと接続されている。
定電流源２６は、固定電流である電流Ｉｄを出力する電流源である。
定電流源２６は、入力端子及び出力端子を有しており、定電流源２６の入力端子は、電源ラインＶｄｄと接続され、定電流源２６の出力端子は、電流ミラー回路２７におけるＰ型ＭＯＳ２７ｂのドレイン端子、第１の負荷回路６ａ及び第２の負荷回路６ｂのそれぞれと接続されている。
電流ミラー回路２７は、トランジスタであるＰ型ＭＯＳ２７ａ，２７ｂを備えており、２乗検波回路２４から出力された電流Ｉｂ及び定電流源２５から出力された電流Ｉａに基づいて、電流Ｉ０を出力する回路である。
Ｐ型ＭＯＳ２７ａは、ソース端子が電源ラインＶｄｄと接続され、ドレイン端子及びゲート端子が定電流源２５の出力端子、トランジスタ２４ａのドレイン端子及びトランジスタ２４ｂのドレイン端子のそれぞれと接続されている。
Ｐ型ＭＯＳ２７ｂは、ゲート端子がＰ型ＭＯＳ２７ａのゲート端子と接続され、ソース端子が電源ラインＶｄｄと接続され、ドレイン端子が定電流源２６の出力端子、第１の負荷回路６ａ及び第２の負荷回路６ｂのそれぞれと接続されている。
Ｐ型ＭＯＳ２７ａは、ソース端子が電源ラインＶｄｄと接続され、ドレイン端子及びゲート端子が定電流源２５の出力端子、トランジスタ２４ａのドレイン端子及びトランジスタ２４ｂのドレイン端子のそれぞれと接続されている。
Ｐ型ＭＯＳ２７ｂは、ゲート端子がＰ型ＭＯＳ２７ａのゲート端子と接続され、ソース端子が電源ラインＶｄｄと接続され、ドレイン端子が定電流源２６の出力端子、第１の負荷回路６ａ及び第２の負荷回路６ｂのそれぞれと接続されている。
抵抗２８ａは、一端が電源ラインＶｄｃと接続され、他端がトランジスタ２４ａのゲート端子と接続されている。
抵抗２８ｂは、一端が電源ラインＶｄｃと接続され、他端がトランジスタ２４ｂのゲート端子と接続されている。
コンデンサ２９ａは、一端が入力端子１ａと接続され、他端がトランジスタ２４ａのゲート端子と接続されている。
コンデンサ２９ｂは、一端が入力端子１ｂと接続され、他端がトランジスタ２４ｂのゲート端子と接続されている。
抵抗２８ｂは、一端が電源ラインＶｄｃと接続され、他端がトランジスタ２４ｂのゲート端子と接続されている。
コンデンサ２９ａは、一端が入力端子１ａと接続され、他端がトランジスタ２４ａのゲート端子と接続されている。
コンデンサ２９ｂは、一端が入力端子１ｂと接続され、他端がトランジスタ２４ｂのゲート端子と接続されている。
次に動作について説明する。
振幅検出器２３以外は、上記実施の形態１と同様であるため、ここでは、振幅検出器２３についての動作だけを説明する。
抵抗２８ａの一端が電源ラインＶｄｃと接続されているため、２乗検波回路２４のトランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
また、抵抗２８ｂの一端が電源ラインＶｄｃと接続されているため、２乗検波回路２４のトランジスタ２４ｂのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
電圧振幅ＶＩＮは、電源ラインＶｄｃの電圧から、抵抗２８ａ又は抵抗２８ｂによる電圧降下分が差し引かれた電圧である。
振幅検出器２３以外は、上記実施の形態１と同様であるため、ここでは、振幅検出器２３についての動作だけを説明する。
抵抗２８ａの一端が電源ラインＶｄｃと接続されているため、２乗検波回路２４のトランジスタ２４ａのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
また、抵抗２８ｂの一端が電源ラインＶｄｃと接続されているため、２乗検波回路２４のトランジスタ２４ｂのゲート端子には、電圧振幅ＶＩＮの信号が与えられる。
電圧振幅ＶＩＮは、電源ラインＶｄｃの電圧から、抵抗２８ａ又は抵抗２８ｂによる電圧降下分が差し引かれた電圧である。
２乗検波回路２４は、トランジスタ２４ａのゲート端子及びトランジスタ２４ａのゲート端子のそれぞれに、電圧振幅ＶＩＮの信号が与えられると、入力された信号の電圧振幅ＶＩＮの２乗値に正比例する電流Ｉｂを電流ミラー回路２７に出力する。
電流Ｉｂは、以下の式（３）のように表される。
式（３）において、Ｉｃは電流Ｉｂに含まれている一定の直流電流、Ｋ１は比例係数である。
電流Ｉｂは、以下の式（３）のように表される。
電流ミラー回路２７は、２乗検波回路２４から出力された電流Ｉｂ及び定電流源２５から出力された電流Ｉａに基づいて、以下の式（４）に示すような電流Ｉ０を第１の負荷回路６ａ及び第２の負荷回路６ｂに出力する。
式（４）において、Ｋ２は電流ミラー回路２７のミラー比である。
これにより、電流ミラー回路２７から出力された電流Ｉ０と、定電流源２５から出力された電流Ｉｄとの和の電流が第１の負荷回路６ａ及び第２の負荷回路６ｂに出力される。
この結果、第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるドレイン−ソース間を流れる電流Ｉ１は、以下の式（５）のようになる。
これにより、電流ミラー回路２７から出力された電流Ｉ０と、定電流源２５から出力された電流Ｉｄとの和の電流が第１の負荷回路６ａ及び第２の負荷回路６ｂに出力される。
この結果、第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるドレイン−ソース間を流れる電流Ｉ１は、以下の式（５）のようになる。
以下、この実施の形態６の効果について説明する。
入力信号の電圧振幅ＶＩＮが小さい領域では、振幅検出器２３から出力される電流Ｉ０が小さくなり、第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるドレイン−ソース間を流れる電流Ｉ１も小さくなる。
例えば、最近の移動体通信などに用いられる信号は、多値変調の信号であり、ピーク対平均電力比が大きい傾向にある。このような用途に用いる場合、平均消費電流を減らすことができる。
電流Ｉａ、電流Ｉｄ及びミラー比Ｋ２を調整することにより、図９に示すように、入力信号の電圧振幅ＶＩＮに対する電流Ｉ１の傾きを変えることができる。
図９は振幅検出器２３における入力信号の電圧振幅ＶＩＮと電流Ｉ１との関係を示す説明図である。
図９の例では、入力信号の電圧振幅ＶＩＮに対する電流Ｉ１の傾きが異なる２つの特性として、実線で表す特性と、破線で表す特性とを示している。
入力信号の電圧振幅ＶＩＮが小さい領域では、振幅検出器２３から出力される電流Ｉ０が小さくなり、第１のトランジスタ２ａ及び第２のトランジスタ２ｂにおけるドレイン−ソース間を流れる電流Ｉ１も小さくなる。
例えば、最近の移動体通信などに用いられる信号は、多値変調の信号であり、ピーク対平均電力比が大きい傾向にある。このような用途に用いる場合、平均消費電流を減らすことができる。
電流Ｉａ、電流Ｉｄ及びミラー比Ｋ２を調整することにより、図９に示すように、入力信号の電圧振幅ＶＩＮに対する電流Ｉ１の傾きを変えることができる。
図９は振幅検出器２３における入力信号の電圧振幅ＶＩＮと電流Ｉ１との関係を示す説明図である。
図９の例では、入力信号の電圧振幅ＶＩＮに対する電流Ｉ１の傾きが異なる２つの特性として、実線で表す特性と、破線で表す特性とを示している。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、複数のトランジスタを有する電流増幅器に適している。
１ａ，１ｂ 入力端子、２ 第１の差動対、２ａ 第１のトランジスタ、２ｂ 第２のトランジスタ、３ 第２の差動対、３ａ 第３のトランジスタ、３ｂ 第４のトランジスタ、４ａ 第１の帰還回路、４ｂ 第２の帰還回路、５ 電流源、６ａ 第１の負荷回路、６ｂ 第２の負荷回路、７ａ 第１の出力端子、７ｂ 第２の出力端子、８ 入力信号源、９ 差動インダクタ、９ａ センタータップ端子、９ｂ 第１の入出力端子、９ｃ 第２の入出力端子、１０ａ，１０ｂ コンデンサ、１１ 第１の増幅回路、１２ 第２の増幅回路、２１ 電流源、２２ 制御回路、２３ 振幅検出器、２４ ２乗検波回路、２４ａ，２４ｂ トランジスタ、２５，２６ 定電流源、２７ 電流ミラー回路、２７ａ，２７ｂ Ｐ型ＭＯＳ、２８ａ，２８ｂ 抵抗、２９ａ，２９ｂ コンデンサ。
Claims (6)
- ソース端子が接地されており、第１の信号がゲート端子に与えられる第１のトランジスタと、
ソース端子が接地されており、前記第１の信号と相互に差動信号を構成している第２の信号がゲート端子に与えられる第２のトランジスタと、
ソース端子が接地され、ドレイン端子が第１の出力端子と接続されており、前記第１の信号がゲート端子に与えられる第３のトランジスタと、
ソース端子が接地され、ドレイン端子が第２の出力端子と接続されており、前記第２の信号がゲート端子に与えられる第４のトランジスタと、
前記第１のトランジスタにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスを有する第１の帰還回路と、
前記第２のトランジスタにおけるゲート端子とドレイン端子との間に接続され、前記第１のインピーダンスを有する第２の帰還回路と、
電流を出力する電流源と、
前記第１のトランジスタのドレイン端子と前記電流源の出力端子との間に接続され、第２のインピーダンスを有する第１の負荷回路と、
前記第２のトランジスタのドレイン端子と前記電流源の出力端子との間に接続され、前記第２のインピーダンスを有する第２の負荷回路と
を備え、
前記第１及び第２の負荷回路として、センタータップ端子を有する差動インダクタが用いられており、
前記差動インダクタのセンタータップ端子が前記電流源の出力端子と接続され、前記差動インダクタの第１の入出力端子が前記第１のトランジスタのドレイン端子と接続され、前記差動インダクタの第２の入出力端子が前記第２のトランジスタのドレイン端子と接続されていることを特徴とする電流増幅器。 - ソース端子が接地されており、第１の信号がゲート端子に与えられる第１のトランジスタと、
ソース端子が接地されており、前記第１の信号と相互に差動信号を構成している第２の信号がゲート端子に与えられる第２のトランジスタと、
ソース端子が接地され、ドレイン端子が第１の出力端子と接続されており、前記第１の信号がゲート端子に与えられる第３のトランジスタと、
ソース端子が接地され、ドレイン端子が第２の出力端子と接続されており、前記第２の信号がゲート端子に与えられる第４のトランジスタと、
前記第１のトランジスタにおけるゲート端子とドレイン端子との間に接続され、第１のインピーダンスを有する第１の帰還回路と、
前記第２のトランジスタにおけるゲート端子とドレイン端子との間に接続され、前記第１のインピーダンスを有する第２の帰還回路と、
電流を出力する電流源と、
前記第１のトランジスタのドレイン端子と前記電流源の出力端子との間に接続され、第２のインピーダンスを有する第１の負荷回路と、
前記第２のトランジスタのドレイン端子と前記電流源の出力端子との間に接続され、前記第２のインピーダンスを有する第２の負荷回路と
を備え、
前記第１から第４のトランジスタと、前記第１及び第２の帰還回路と、前記電流源と、前記第１及び第２の負荷回路とを備えた第１の増幅回路と、
前記第１の増幅回路が備えるものと異なる、前記第１から第４のトランジスタと、前記第１及び第２の帰還回路と、前記電流源と、前記第１及び第２の負荷回路とを備えた第２の増幅回路とが並列に接続されており、
前記第１の増幅回路に含まれている第１及び第２の帰還回路が有する第１のインピーダンスと、前記第２の増幅回路に含まれている第１及び第２の帰還回路が有する第１のインピーダンスとが異なるインピーダンスであり、前記第１の増幅回路に含まれている第１及び第２の負荷回路が有する第２のインピーダンスと、前記第２の増幅回路に含まれている第１及び第２の負荷回路が有する第２のインピーダンスとが異なるインピーダンスであることを特徴とする電流増幅器。 - 前記第１の増幅回路に含まれている電流源から出力される電流及び第２の増幅回路に含まれている電流源から出力される電流を制御する制御回路を備えたことを特徴とする請求項２記載の電流増幅器。
- 前記第１から第４のトランジスタは、それぞれ電界効果トランジスタであることを特徴とする請求項１または請求項２記載の電流増幅器。
- 前記第１から第４のトランジスタは、それぞれバイポーラトランジスタであり、
前記バイポーラトランジスタのベース端子が前記ゲート端子であり、前記バイポーラトランジスタのエミッタ端子が前記ソース端子であり、前記バイポーラトランジスタのコレクタ端子が前記ドレイン端子であることを特徴とする請求項１または請求項２記載の電流増幅器。 - 前記電流源は、
入力された信号の電圧振幅の２乗値に正比例する電流と固定電流との和の電流を出力することを特徴とする請求項１または請求項２記載の電流増幅器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2017/011754 WO2018173201A1 (ja) | 2017-03-23 | 2017-03-23 | 電流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6584718B2 true JP6584718B2 (ja) | 2019-10-02 |
| JPWO2018173201A1 JPWO2018173201A1 (ja) | 2019-11-07 |
Family
ID=63586299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019506837A Active JP6584718B2 (ja) | 2017-03-23 | 2017-03-23 | 電流増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11005429B2 (ja) |
| JP (1) | JP6584718B2 (ja) |
| GB (1) | GB2575563C (ja) |
| WO (1) | WO2018173201A1 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3760197A (en) * | 1972-01-19 | 1973-09-18 | Int Video Corp | Self-oscillating limiter |
| JPS6013326B2 (ja) * | 1976-08-18 | 1985-04-06 | 松下電器産業株式会社 | 周波数帯域増幅回路 |
| JPH0332820A (ja) * | 1989-03-09 | 1991-02-13 | Susumu Iijima | シート加工装置 |
| JPH0332820U (ja) * | 1989-08-02 | 1991-03-29 | ||
| BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
| JPH08330861A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 低電圧オペレーショナルトランスコンダクタンスアンプ |
| US6992519B2 (en) * | 2004-02-11 | 2006-01-31 | Nokia Corporation | Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits |
| KR100804546B1 (ko) * | 2005-08-26 | 2008-02-20 | 인티그런트 테크놀로지즈(주) | 선형성을 개선한 차동 증폭회로 |
| FI20075275A0 (fi) * | 2007-04-19 | 2007-04-19 | Nokia Corp | RF-transkonduktanssituloaste |
| EP2466746B1 (en) * | 2010-12-16 | 2013-09-18 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Low noise amplifier |
-
2017
- 2017-03-23 GB GB1911362.0A patent/GB2575563C/en active Active
- 2017-03-23 WO PCT/JP2017/011754 patent/WO2018173201A1/ja active Application Filing
- 2017-03-23 US US16/485,889 patent/US11005429B2/en active Active
- 2017-03-23 JP JP2019506837A patent/JP6584718B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2575563B (en) | 2020-07-22 |
| GB201911362D0 (en) | 2019-09-25 |
| JPWO2018173201A1 (ja) | 2019-11-07 |
| WO2018173201A1 (ja) | 2018-09-27 |
| US11005429B2 (en) | 2021-05-11 |
| GB2575563C (en) | 2020-08-26 |
| US20200021252A1 (en) | 2020-01-16 |
| GB2575563A (en) | 2020-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| JP4902250B2 (ja) | 可変利得増幅器 | |
| KR100427878B1 (ko) | 증폭회로 | |
| US20090072905A1 (en) | Variable gain amplifier having wide gain variation and wide bandwidth | |
| WO2016152267A1 (ja) | 増幅器および電子回路 | |
| KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
| US7378908B2 (en) | Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same | |
| US11811373B2 (en) | Class AB amplifier and operational amplifier | |
| JP6515666B2 (ja) | 増幅回路 | |
| US20060170497A1 (en) | Gain variable amplifier | |
| JP2006067573A (ja) | 低雑音増幅器 | |
| US7449951B2 (en) | Low voltage operational amplifier | |
| JP6584718B2 (ja) | 電流増幅器 | |
| US7315210B2 (en) | Differential operational amplifier | |
| EP3672075B1 (en) | Gain-control stage for a variable gain amplifier | |
| JP5205403B2 (ja) | 半導体集積回路装置 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP5503437B2 (ja) | 位相可変増幅器 | |
| KR101350555B1 (ko) | 부궤환 저잡음 증폭기 | |
| KR100657822B1 (ko) | 광대역 가변 이득 증폭기 | |
| JP2008258789A (ja) | 低雑音増幅器 | |
| JP2008118563A (ja) | 増幅器 | |
| JP6647627B2 (ja) | トランスインピーダンスアンプ | |
| WO2019215968A1 (ja) | 増幅回路 | |
| JP2000174589A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190513 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190513 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6584718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |