KR101350555B1 - 부궤환 저잡음 증폭기 - Google Patents

부궤환 저잡음 증폭기 Download PDF

Info

Publication number
KR101350555B1
KR101350555B1 KR1020120123062A KR20120123062A KR101350555B1 KR 101350555 B1 KR101350555 B1 KR 101350555B1 KR 1020120123062 A KR1020120123062 A KR 1020120123062A KR 20120123062 A KR20120123062 A KR 20120123062A KR 101350555 B1 KR101350555 B1 KR 101350555B1
Authority
KR
South Korea
Prior art keywords
amplifier
low noise
noise amplifier
transistor
negative feedback
Prior art date
Application number
KR1020120123062A
Other languages
English (en)
Inventor
윤태열
박준영
전형주
이상곤
임원규
최승운
Original Assignee
한국항공우주연구원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원, 한양대학교 산학협력단 filed Critical 한국항공우주연구원
Priority to KR1020120123062A priority Critical patent/KR101350555B1/ko
Application granted granted Critical
Publication of KR101350555B1 publication Critical patent/KR101350555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

선형성이 향상된 저잡음 증폭기 및 이를 설계하는 방법이 개시된다. 상기 저잡음 증폭기는 제 1 증폭부, 상기 제 1 증폭부와 연결된 제 2 증폭부 및 부궤환부를 포함한다. 여기서, 상기 부궤환부의 일단은 상기 제 2 증폭부의 출력단에 연결되고 타단은 상기 제 1 증폭부의 출력단에 연결된다.

Description

부궤환 저잡음 증폭기{FEEDBACK LOW NOISE AMPLIFIER}
본 발명은 저잡음 증폭기 및 이를 설계하는 방법에 관한 것이다.
저잡음 증폭기는 잡음을 줄이면서 입력되는 고주파 신호(RF 신호)를 증폭시키는 소자를 의미하나, 선형성 특성이 우수하지 못하였다. 이는 일반적으로 한국등록특허공보 제828187호 등과 같이 피드백 신호가 RF 신호가 입력되는 입력단으로 연결되었기 때문이다.
본 발명은 선형성이 향상된 저잡음 증폭기 및 이를 설계하는 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 저잡음 증폭기는 제 1 증폭부; 상기 제 1 증폭부와 연결된 제 2 증폭부; 및 부궤환부를 포함한다. 여기서, 상기 부궤환부의 일단은 상기 제 2 증폭부의 출력단에 연결되고 타단은 상기 제 1 증폭부의 출력단에 연결되며, 상기 부궤환부는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트는 상기 제 2 증폭부의 출력단에 연결된다.
본 발명의 다른 실시예에 따른 저잡음 증폭기는 RF 신호를 증폭하는 제 1 증폭부; 및 상기 저잡음 증폭기의 출력단 노드의 출력 신호를 증폭하여 상기 제 1 증폭부의 출력단으로 제공하는 부궤환부를 포함한다. 여기서, 상기 출력 노드는 상기 제 1 증폭부의 출력단과 전기적으로 연결되는 노드이고, 상기 부궤환부는 트랜지스터를 포함하며, 상기 출력 노드가 상기 트랜지스터의 게이트에 연결된다.
본 발명의 일 실시예에 따른 저잡음 증폭기 설계 방법은 저잡음 증폭기의 선형성을 최대로 하는 부궤환 경로의 비선형 계수 및 부궤환 경로의 이득 중 적어도 하나를 결정하는 단계를 포함한다. 여기서, 피드백 신호가 상기 부궤환 경로를 통하여 상기 저잡음 증폭기의 출력단으로부터 피드백되며, 상기 피드백 신호는 캐스코드 구조를 형성하는 트랜지스터들 사이의 노드로 입력된다.
본 발명에 따른 저잡음 증폭기는 부궤환부를 RF 신호가 입력되는 제 1 증폭부의 입력단에 연결시키지 않고 제 1 증폭부와 제 2 증폭부의 사이에 연결한다. 따라서, 부궤환부가 입력 임피던스 정합에 영향을 미치지 아니한다. 또한, 부궤환부의 트랜지스터의 게이트 전압을 최적화 지점으로 설정함에 의해 상기 저잡음 증폭기의 선형성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기의 개략적인 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 부궤환부의 바이어스 전압(Vb)을 조절함에 따른 변수들의 변화를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 선형성 측정 결과를 도시한 도면이다.
도 5는 도 2의 저잡음 증폭기의 회로에 따른 이득 및 잡음 지수를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기의 개략적인 구조를 도시한 도면이다.
도 1을 참조하면, 본 실시예의 저잡음 증폭기는 예를 들어 초고주파 송수신기에 사용되는 소자로서, 잡음을 최소화하면서 RF 신호를 증폭시키며, 부궤환 구조를 사용한다.
상기 저잡음 증폭기는 제 1 증폭부(100), 제 2 증폭부(102), 부궤환부(104) 및 부하(ZL)를 포함한다.
신호 흐름을 살펴보면, RF 신호인 입력 신호(X)가 제 1 증폭부(100)에 의해 증폭되어 Y′신호로서 출력되고, 제 2 증폭부(102)의 출력 신호(Y″)는 부궤환부(104)로 입력되어 증폭되며, 부궤환부(104)의 출력 신호(B)는 제 2 증폭부(102)의 입력으로 제공된다. 즉, 제 2 증폭부(102)의 출력이 증폭되어 피드백된다. 따라서, 제 1 증폭부(100)의 출력 신호(Y′)와 피드백된 신호(B)의 합성 신호가 제 2 증폭부(102)의 입력단으로 입력된다. 최종적으로는, 상기 저잡음 증폭기는 Y 신호를 출력한다.
정리하면, 피드백되는 신호(B)를 출력하는 부궤환부(104)의 출력단은 제 1 증폭부(100)의 입력단이 아닌 출력단에 연결된다. 부궤환부(104)의 출력단이 제 1 증폭부(100)의 입력단으로 연결되면 신호(B, 피드백 신호)에 의해 입력 임피던스 정합에 영향을 미치는 문제점이 발생한다. 그러나, 본 발명의 저잡음 증폭기에서는 부궤환부(104)의 출력단이 제 1 증폭부(100)의 출력단으로 연결되므로, 상기 저잡음 증폭기의 입력 임피던스 정합에 영향을 미치지 않아서 상기 저잡음 증폭기가 안정적으로 동작할 수 있다.
위에서는, 저잡음 증폭기가 2개의 증폭부들만을 포함하였으나, 3개 이상의 증폭부들을 포함할 수 있다. 다만, 부궤환부의 출력단은 RF 신호를 입력받는 제 1 증폭기의 입력단으로는 연결되지 않고, 상기 제 1 증폭기의 출력단이나 다른 증폭기들의 입력단 또는 출력단으로 연결된다.
이러한 다양한 구조를 가지는 본 발명의 저잡음 증폭기는 선형성을 증가시키기 위한 방법을 제시한다.
이하, 도 1의 구조를 참조하여 상기 저잡음 증폭기의 선형성을 증가시키는 방법을 살펴보겠다. 아래의 수학식 1은 증폭기들(100, 102 및 104)의 출력들을 나타낸다.
Figure 112012089790112-pat00001
여기서, g1은 저잡음 증폭기의 전체 이득을 의미하며, g2와 g3는 각기 2, 3차 비선형 계수를 나타낸다. b1은 부궤환 경로의 이득을 의미하며, b2와 b3는 각기 부궤환 경로의 2, 3차 비선형 계수를 나타낸다. a1은 제 1 증폭부(100)의 이득을 의미하며, a2와 a3는 각기 제 1 증폭부(100)의 2, 3차 비선형 계수를 나타낸다.
위 수학식 1의 방정식들을 이용하여 저잡음 증폭기의 선형성(AIIP3)을 계산하면 아래의 수학식 2와 같다.
Figure 112012089790112-pat00002
위 수학식 2를 참조하면, 저잡음 증폭기의 선형성(AIIP3)은 부궤환 경로의 이득(b1) 및 부궤환 경로의 2, 3차 비선형 계수들(b2 , b3)을 조절함에 의해 향상될 수 있음을 알 수 있다. 즉, 본 발명의 저잡음 증폭기의 선형성은 부궤환 경로의 변수들을 조절함에 의해 향상될 수 있다. 부궤환 경로의 변수들(b1, b2 , b3)을 조절하여 저잡음 증폭기의 선형성을 향상시키는 구체적인 과정은 이하 첨부된 도 2의 저잡음 증폭기를 예로 하여 상술하겠다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로를 도시한 도면이다.
도 2를 참조하면, 본 실시예의 저잡음 증폭기는 제 1 증폭부(200), 정합부(202), 제 2 증폭부(204) 및 부궤환부(206)를 포함한다. 다만, 출력단에는 다양한 부하들, 특히 추가적인 증폭부들이 형성될 수 있으나, 설명의 편의를 위하여 생략하겠다.
제 1 증폭부(200)는 외부 소자로부터 입력된 RF 신호(RFin), 예를 들어 안테나를 통하여 수신된 RF 신호(RFin)를 증폭시키는 역할을 수행하며, 예를 들어 게이트로 RF 신호(RFin)가 입력되는 공통 소스 증폭기일 수 있다. 본 발명의 일 실시예에 따르면, 제 1 증폭부(200)는 N-모스 트랜지스터(M1)로 이루어질 수 있다. N-모스 트랜지스터(M1)의 게이트로는 RF 신호(RFin)가 입력되고, N-모스 트랜지스터(M1)의 소스는 인덕터(L2)를 통하여 접지에 연결된다.
정합부(202)는 입력 임피던스 정합을 수행하며, 예를 들어, 캐패시터(C1), N-모스 트랜지스터(M1)의 기생 캐패시터(Cgs) 및 인덕터들(L1 및 L2)을 이용하여 입력 임피던스의 허수부를 0으로 만든다. 정합부(202)의 구조를 살펴보면, 캐패시터(C1)는 트랜지스터(M1)의 게이트에 연결되며 임피던스 정합의 역할뿐만 아니라 DC 블로킹 기능도 수행한다. 인덕터(L1)는 캐패시터(C1) 및 바이어스 전압(Va)에 연결된다. 인덕터(L2)는 트랜지스터(M1)의 소스와 접지 사이에 연결된다. 물론, 정합부(202)는 입력 임피던스의 허수부를 0으로 만드는 한 다양하게 변형될 수 있다.
본 발명의 다른 실시예에 따르면, RF 신호(RFin)는 트랜지스터(M1)의 게이트가 아닌 소스로 입력될 수도 있고, 트랜지스터(M1)는 공통 게이트 증폭기일 수도 있다. 이 경우, 정합부의 회로는 달라질 수 있다. 다만, 인덕터(L2)는 RF 신호(RFin)가 접지로 흐르지 않게 하는 역할을 수행하므로, 이러한 구조에서는 필수적이다.
제 2 증폭부(204)는 제 1 증폭기(200)에 의해 증폭된 RF 신호(RFin)를 다시 증폭시키는 역할을 수행하며, 예를 들어 N-모스 트랜지스터(M2)일 수 있다. 또한, 제 2 증폭부(204)는 도 2에 도시된 바와 같이 높은 이득을 실현하기 위하여 제 1 증폭부(200)와 함께 캐스코드 구조를 구현할 수 있다. 제 2 증폭부(204)의 트랜지스터(M2)의 소스는 제 1 증폭부(200)의 트랜지스터(M1)의 드레인에 연결되고, 트랜지스터(M2)의 게이트는 전원단자에 연결될 수 있다. 본 발명의 다른 실시예에 따르면, 트랜지스터(M2)의 게이트는 전원단자에 연결되지 않고 별도의 바이어스로 연결될 수도 있다.
제 2 증폭부(204)에 의해 증폭된 RF 신호(RFin)는 출력 노드(N4) 및 캐패시터(C3)를 통하여 출력 신호(RFout)로서 출력된다. 예를 들어, 출력 신호(RFout)는 믹서(Mixer)로 입력될 수 있다.
인덕터(L3)는 전원 단자(Vdd)와 노드(N4) 사이에 연결되며, 광대역을 구현하기 위해 사용될 수 있다. 본 발명의 다른 실시예에 따르면, 전원 단자(Vdd)와 노드(N4) 사이에 저항 및 인덕터가 직렬로 연결될 수도 있다.
부궤환부(206)는 출력 신호(RFout)를 제 1 증폭부(200)의 출력단으로 증폭하여 제공하는 역할을 수행한다. 본 발명의 일 실시예에 따르면, 부궤환부(206)는 트랜지스터(M3), 예를 들어 P-모스 트랜지스터, 캐패시터(C2) 및 저항(R)을 포함한다.
캐패시터(C2)는 DC를 차단하는 역할을 수행하며, 저항(R)은 부궤환 신호, 즉 피드백되는 출력 신호(RFout)의 양을 결정한다. 저항(R)은 바이어스 전압(Vb)에 연결되며, 후술하는 바와 같이 바이어스 전압(Vb), 즉 트랜지스터(M3)의 게이트로 인가되는 전압을 조절함에 의해 저잡음 증폭기의 선형성을 조절할 수 있다.
트랜지스터(M3)의 게이트는 캐패시터(C2)를 통하여 출력 노드(N4)에 연결되고, 소스는 전원 단자(Vdd)에 연결되며, 드레인은 제 1 증폭기(200)의 드레인에 연결된다. 즉, 트랜지스터(M3)는 출력 신호(RFout)가 트랜지스터(M3)의 게이트로 입력되어 드레인으로 출력되는 공통 소스 증폭기일 수 있다. 또한, 트랜지스터(M3)의 소스는 제 2 증폭부(204)의 트랜지스터(M2)의 게이트와도 연결될 수 있다.
정리하면, 부궤환부(206)는 공통 소스 증폭기를 사용할 수 있으며, 부궤환부(206)의 출력단이 제 1 증폭부(200)의 출력단에 연결된다.
위에서는, 증폭부들(200, 204 및 206)이 모스 트랜지스터들(M1, M2 및 M3)로 구현되었으나, 쌍극 정합 트랜지스터(Bipolar Junction Transistor) 또는 금속-반도체 전계 효과 트랜지스터(Metal-Semiconductor field-effect transistor)로 실현될 수도 있다.
이하, 도 2의 저잡음 증폭기의 구조에서 상기 저잡음 증폭기의 선형성(AIIP3)을 향상시키는 과정을 살펴보겠다.
본 발명의 저잡음 증폭기는 도 2에 도시된 바와 같이 부궤환부(206)의 트랜지스터(M3)의 게이트로 입력되는 전압을 바이어스 전압(Vb)을 이용하여 조절한다. 예를 들어, Vb가 약 0.8V일 때 수학식 2의 b2는 0일 수 있으며, 결과적으로 저잡음 증폭기의 선형성(AIIP3)은 아래의 수학식 3과 같이 된다.
Figure 112012089790112-pat00003
수학식 3을 참조하면, b1 및 b3를 조절하면 저잡음 증폭기의 선형성(AIIP3)의 수식에서 분모를 최소로 만들 수 있다. 즉, b1 및 b3를 조절하여 저잡음 증폭기의 선형성(AIIP3)을 향상시킬 수 있다. 이 경우, 저잡음 증폭기의 선형성(AIIP3)을 향상시킨다고 하여도 저잡음 증폭기의 이득에는 영향을 미치지 않는다. 구체적으로는, 도 2에 도시된 바와 같이 저잡음 증폭기의 전체 이득(g1)은 a1에 의해서만 좌우되고 선형성(AIIP3)을 향상시키기 위하여 a1을 조절하지 않으므로, 저잡음 증폭기의 선형성(AIIP3)을 향상시키기 위하여 변수들을 조절하더라도 저잡음 증폭기의 전체 이득(g1)은 변화되지 않는다.
이하, 도 2의 구조를 가지는 저잡음 증폭기의 특성을 살펴보겠다.
도 3은 본 발명의 일 실시예에 따른 부궤환부의 바이어스 전압(Vb)을 조절함에 따른 변수들의 변화를 도시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 선형성 측정 결과를 도시한 도면이다.
도 3에 도시된 바와 같이, 부궤환부(206)의 바이어스 전압(Vb)을 조절하면 변수들(b1, b2 , b3)이 변화된다. 여기서, b1, b2 , b3는 도 3에서 bm1, bm2 , bm3로 표시되었다. 즉, 본 발명의 저잡음 증폭기는 부궤환부(206)의 바이어스 전압(Vb)을 조절하여 저잡음 증폭기의 선형성(AIIP3)을 최대화할 수 있는 b1, b2 , b3의 최적화 지점을 검출하여 적용할 수 있다.
도 4를 참조하면, 저항(R)에 연결된 바이어스 전압(Vb)을 조절함에 의해, 즉 트랜지스터(M3)의 게이트로 입력되는 전압을 조절함에 의해 저잡음 증폭기의 선형성(AIIP3)이 달라짐을 확인할 수 있다. 도 4에서는 바이어스 전압(Vb)을 약 0.8V로 설정할 때 저잡음 증폭기의 선형성(AIIP3)이 가장 우수함을 확인할 수 있다. 즉, 약 0.8V의 바이어스 전압(Vb)이 선형성 특성을 위한 바이어스 전압(Vb)의 최적화 지점이라 할 수 있다.
정리하면, 본 발명은 위와 같이 최적화 지점을 결정하여 저잡음 증폭기의 선형성 특성을 최대로 할 수 있다.
도 5는 도 2의 저잡음 증폭기의 회로에 따른 이득 및 잡음 지수를 도시한 도면이다.
도 5에 도시된 바와 같이, 1.5㎓ 내지 3.0㎓의 대역에서 이득은 높고 잡음 지수는 낮음을 확인할 수 있다.
도 4 및 도 5를 종합하면, 본 발명의 저잡음 증폭기는 고주파 대역에서 높은 이득을 가지면서 선형성(AIIP3)을 향상시킬 수 있다. 특히, 선형성(AIIP3)을 향상시키기 위하여 변수들을 조절하더라도 저잡음 증폭기의 이득에는 영향이 미치지 아니한다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 제 1 증폭부 102 : 제 2 증폭부
104 : 부궤환부 200 : 제 1 증폭부
202 : 정합부 204 : 제 2 증폭부
206 : 부궤환부

Claims (14)

  1. 제 1 증폭부;
    상기 제 1 증폭부와 연결된 제 2 증폭부; 및
    부궤환부를 포함하되,
    상기 부궤환부의 일단은 상기 제 2 증폭부의 출력단에 연결되고 타단은 상기 제 1 증폭부의 출력단에 연결되며, 상기 부궤환부는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트는 상기 제 2 증폭부의 출력단에 연결되는 것을 특징으로 하는 저잡음 증폭기.
  2. 삭제
  3. 제1항에 있어서, 상기 트랜지스터의 게이트와 바이어스 전압 사이에 저항이 연결되며, 상기 바이어스 전압은 상기 저잡음 증폭기의 선형성을 최대로 하는 최적화 값으로 결정되는 것을 특징으로 하는 저잡음 증폭기.
  4. 제1항에 있어서, 상기 트랜지스터의 게이트의 전압은 상기 저잡음 증폭기의 선형성 특성을 최대로 하는 최적화 값으로 결정되는 것을 특징으로 하는 저잡음 증폭기.
  5. 제1항에 있어서, 상기 제 1 증폭부 및 상기 제 2 증폭부는 각기 제 1 트랜지스터 및 제 2 트랜지스터를 포함하며, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 캐스코드 구조를 가지는 것을 특징으로 하는 저잡음 증폭기.
  6. 제1항에 있어서, 상기 부궤환부의 트랜지스터의 드레인은 상기 증폭부들 사이의 노드에 연결되는 것을 특징으로 하는 저잡음 증폭기.
  7. 저잡음 증폭기에 있어서,
    RF 신호를 증폭하는 제 1 증폭부; 및
    상기 저잡음 증폭기의 출력 노드의 출력 신호를 증폭하여 상기 제 1 증폭부의 출력단으로 제공하는 부궤환부를 포함하되,
    상기 출력 노드는 상기 제 1 증폭부의 출력단과 전기적으로 연결되는 노드이고, 상기 부궤환부는 트랜지스터를 포함하며, 상기 출력 노드가 상기 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 저잡음 증폭기.
  8. 삭제
  9. 제7항에 있어서, 상기 트랜지스터의 게이트 및 바이어스 전압 사이에 연결된 저항을 포함하며, 상기 바이어스 전압은 상기 저잡음 증폭기의 선형성을 최대로 하는 최적화 값으로 결정되는 것을 특징으로 하는 저잡음 증폭기.
  10. 제7항에 있어서,
    상기 제 1 증폭부와 직렬로 연결된 제 2 증폭부를 더 포함하되,
    상기 부궤환부의 출력과 상기 제 1 증폭부의 출력을 합한 신호가 상기 제 2 증폭부로 입력되는 것을 특징으로 하는 저잡음 증폭기.
  11. 제7항에 있어서,
    상기 제 1 증폭기와 연결되며, 임피던스 정합을 수행하는 정합부를 더 포함하되,
    상기 부궤환부의 출력단은 상기 정합부와 연결되지 않는 것을 특징으로 하는 저잡음 증폭기.
  12. 저잡음 증폭기의 선형성을 최대로 하는 부궤환 경로의 비선형 계수 및 부궤환 경로의 이득 중 적어도 하나를 결정하는 단계를 포함하되,
    피드백 신호가 상기 부궤환 경로를 통하여 상기 저잡음 증폭기의 출력단으로부터 피드백되고, 상기 피드백 신호는 캐스코드 구조를 형성하는 트랜지스터들 사이의 노드로 입력되는 것을 특징으로 하는 저잡음 증폭기 설계 방법.
  13. 제12항에 있어서, 상기 피드백 신호는 상기 출력단의 신호를 트랜지스터를 이용하여 증폭함에 의해 획득되고, 상기 선형성을 최대로 하는 상기 트랜지스터의 게이트로 인가되는 전압이 결정되며, 상기 게이트로 입력되는 전압에 따라 상기 비선형 계수 또는 상기 이득이 다른 것을 특징으로 하는 저잡음 증폭기 설계 방법.

  14. 삭제
KR1020120123062A 2012-11-01 2012-11-01 부궤환 저잡음 증폭기 KR101350555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120123062A KR101350555B1 (ko) 2012-11-01 2012-11-01 부궤환 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120123062A KR101350555B1 (ko) 2012-11-01 2012-11-01 부궤환 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR101350555B1 true KR101350555B1 (ko) 2014-01-16

Family

ID=50145340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120123062A KR101350555B1 (ko) 2012-11-01 2012-11-01 부궤환 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR101350555B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200128870A (ko) * 2019-05-07 2020-11-17 조선대학교산학협력단 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
CN118074632A (zh) * 2024-04-18 2024-05-24 浙江大学 低噪声放大器及无线通信系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.J. et al. Ultra-Wideband Low Noise Amplifier Using a Cascode Feedback Topology, 2006 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, 18-20 Jan. 2006, pp. 202-205 *
J.J. et al. Ultra-Wideband Low Noise Amplifier Using a Cascode Feedback Topology, 2006 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, 18-20 Jan. 2006, pp. 202-205*

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200128870A (ko) * 2019-05-07 2020-11-17 조선대학교산학협력단 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
KR102262208B1 (ko) * 2019-05-07 2021-06-07 조선대학교 산학협력단 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
CN118074632A (zh) * 2024-04-18 2024-05-24 浙江大学 低噪声放大器及无线通信系统
CN118074632B (zh) * 2024-04-18 2024-07-09 浙江大学 低噪声放大器及无线通信系统

Similar Documents

Publication Publication Date Title
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
US6737920B2 (en) Variable gain amplifier
JP4305472B2 (ja) 差動増幅器
US20060091962A1 (en) Amplifier circuit having improved linearity and frequency band using multiple gated transistor
US20090072905A1 (en) Variable gain amplifier having wide gain variation and wide bandwidth
US7605655B2 (en) Highly linear differential amplifier with a novel resistive source degeneration network
KR100489693B1 (ko) 선형성이 향상된 증폭 회로 및 믹서 회로
KR101101628B1 (ko) 캐스코드 트랜지스터 및 피드백을 갖는 전력 증폭 시스템 및 이에 적용되는 피드백 방법
CN104242830A (zh) 基于有源电感的可重配置超宽带低噪声放大器
US7378908B2 (en) Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same
CN114362681A (zh) 两级宽带低噪声高线性放大器
US20040119536A1 (en) Variable gain amplifier
US7332963B2 (en) Low noise amplifier
KR101350555B1 (ko) 부궤환 저잡음 증폭기
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
US9306505B2 (en) Low-noise amplifier circuit
US20060170497A1 (en) Gain variable amplifier
KR100998758B1 (ko) 광대역 저잡음 증폭기
KR20230083720A (ko) 저잡음 증폭기 및 이의 동작 방법
KR20080048591A (ko) 전류 미러를 이용한 광대역 저잡음 증폭기
KR101317623B1 (ko) 전력 증폭기
JP5205403B2 (ja) 半導体集積回路装置
CN110661494A (zh) 高频放大电路及半导体设备
US20090309660A1 (en) Device for amplifying a broadband rf signal
KR101204162B1 (ko) 부성저항 구조의 부하단을 가지는 저잡음 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee