KR20200128870A - 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기 - Google Patents

잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기 Download PDF

Info

Publication number
KR20200128870A
KR20200128870A KR1020190052930A KR20190052930A KR20200128870A KR 20200128870 A KR20200128870 A KR 20200128870A KR 1020190052930 A KR1020190052930 A KR 1020190052930A KR 20190052930 A KR20190052930 A KR 20190052930A KR 20200128870 A KR20200128870 A KR 20200128870A
Authority
KR
South Korea
Prior art keywords
noise
low
noise amplifier
transistor
cascode
Prior art date
Application number
KR1020190052930A
Other languages
English (en)
Other versions
KR102262208B1 (ko
Inventor
최광석
Original Assignee
조선대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조선대학교산학협력단 filed Critical 조선대학교산학협력단
Priority to KR1020190052930A priority Critical patent/KR102262208B1/ko
Publication of KR20200128870A publication Critical patent/KR20200128870A/ko
Application granted granted Critical
Publication of KR102262208B1 publication Critical patent/KR102262208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기에 관한 것으로, 더욱 상세하게는 임피던스 정합에 유리한 저항과 상기 저항을 이용하여 잡음제거기를 구성한 저항성 광대역 저잡음 증폭기(LNA, Low Noise Amplifier)에 관한 것이다.

Description

잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기{RESISTIVE WIDEBAND LOW NOISE AMPLIFIER WITH NOISE CANCELLER}
본 발명은 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기에 관한 것으로, 더욱 상세하게는 임피던스 정합에 유리한 저항과 상기 저항을 이용하여 잡음제거기를 구성한 저항성 광대역 저잡음 증폭기(LNA, Low Noise Amplifier)에 관한 것이다.
광대역 수신기는 나노 스케일 CMOS로 설계하기가 까다롭지만, 높은 데이터 속도의 통신 또는 다수의 무선 표준을 지원한다. 디지털 TV는 전 세계 여러 국가에서 널리 보급되고 있다. 이는 기존 아날로그 TV에 대해서 이미지와 음질을 개선하고, 채널수를 늘리는 것과 같이 많은 장점이 있다.
대화형 멀티미디어 서비스와 디지털 TV는 휴대 전화 및 멀티미디어 휴대 기기에서 비디오의 수신을 구현하도록 지원한다. 첨단 모바일 TV 지원 휴대 전화의 핵심 구성 요소는 모든 TV 튜너 기능을 실리콘 다이(die)에 통합한 실리콘 수신기이다. 저전력, 저비용 및 소형의 물리적 크기는 휴대 전화 및 기타 멀티미디어 모바일 제품에 요구된다. 이러한 특징은 더 작은 형상을 갖는 저비용 테크놀로지로 옮겨갈 것을 요구한다.
나노 스케일 CMOS 테크놀로지에서 해결해야할 과제는 보다 고성능의 고주파(Radio Frequency) 기능을 단일 실리콘에 통합함으로써, 이러한 주요 요구 사항을 달성하는 것이다. 또한 비용, 전력 및 더 작은 사이즈 요구사항, 서로 다른 표준의 모든 민감성 차단 및 상호 변조 사양이 달성되어야 한다.
지난 몇 년 안 돼는 동안, 모바일 TV 시스템에 대한 연구는 산업계와 대학에서 광범위하게 연구되어 왔다. 광대역 TV 대역의 모바일 TV 아키텍처는 모바일 TV에 필요한 실리콘 튜너에 많은 구현 문제를 야기한다.
디지털 TV 수신을 지원하기 위해서, 전형적인 방송 TV 튜너는 몇 개의 옥타브(잡음, 선형성, 전력소비, 입력/출력 임피던스, 이득, 속도, 전압스윙, 공급전압), 즉, 원하는 신호의 정수배의 간섭 제거, 대역 내 및 대역 외 이미지 제거와 같은 문제를 다루어야 한다. 또한 나노 스케일 CMOS 테크놀로지의 한계를 이해하는 것과 함께 TV 아키텍처가 RF 프런트엔드 성능 요구사항에 영향을 미친다는 사실을 이해해야 한다.
주요 과제는 TV 아키텍처, CMOS 테크놀로지에 대한 한계 및 모바일 TV 표준이다. 통합 TV 튜너의 대중적인 아키텍처는 zero-IF 라고 부르는 직접 변환 아키텍처(DCR)와 낮은 중간 주파수(low-IF) 이중 변환 아키텍처이다. DCR 아키텍처가 복잡성이 감소하고 외부 부품이 적으며 이미지 제거가 필요 없기 때문에 로우 IF보다 선호된다. 모바일 TV 수신기에 대한 최근의 연구에 따르면 DCR이 DVB-H 튜너네 대한 후보로 선택되었다.
모바일 TV 표준 중에서 DVB-H는 수신기가 감지하고 차단할 수 있는 최소 신호인 가장 엄격한 감도를 가지고 있다. 튜너 수신기 동적 범위(DR, Dynamic Range)의 하단부(lower end)는 감도 레벨이며, 튜너 회로에 의해 야기되는 출력(신호 대 잡음) 비율의 저하의 측정으로서 튜너 잡음지수(NF, Noise Figure)에 의존한다. 일반적으로 수신기 잡음지수는 RF 프런트엔드의 잡음 성능에 의해 제어되며, 특히 저잡음 증폭기(LNA, Low Noise Amplifier)인 RF 프런트엔드의 첫 번째 스테이지에 의해 제어된다.
나노 스케일 CMOS 테크놀로지에서, 트랜지스터는 낮은 잡음지수, 높은 이득 및 높은 선형성을 갖는 광대역 저잡음 증폭기를 지원하도록 우수한 fT를 갖는다. 그러나 온칩 인덕터를 갖는 전통적인 저잡음 증폭기는 스케일링된 디지털 CMOS로 인한 이점을 거스르는 큰 영역을 차지한다. 또한 기생 커패시터와 공진하는 인덕터는 더 높은 이득과 우수한 잡음지수를 이끌어 내지만, 정확한 인덕터 모델링이 부족하면 회로 설계가 복잡해지므로, 좋은 성능의 칩을 제작하기 어려워진다. 따라서 많은 어플리케이션에서 인덕터가 없는 저잡음 증폭기를 채용하는 것이 유용하다. 저잡음 증폭기는 왜곡 없이 대 신호를 수용해야 하며, 입력 및 출력 네트워크에 정합을 제공해야 한다.
본 발명은 40MHz~1GHz의 신호 대역폭을 위한 광대역 저항성 저잡음 증폭기를 제시한다. 나노 스케일 CMOS 테크놀로지에 대한 저전력으로의 전력 감소 기법에 대해 시뮬레이션 결과도 자세하게 설명한다. 본 발명은 프런트엔드 스테이지는 캐스코드 공통 게이트(CG) 구조이고, 두 번째 스테이지는 잡음제거 기술을 구현하도록 공통 소스(CS) 구조를 갖는 2단계 설계를 선택하였다. 아울러 세 번째 스테이지는 공통 소스(CS) 구조를 구현하고 로컬 피드백을 구현하는 출력 드라이버이다.
이하에서는 본 발명의 기술분야에 존재하는 선행기술에 대하여 간단하게 설명하고, 이어서 본 발명이 상기 선행기술에 비해서 차별적으로 이루고자 하는 기술적 사항에 대해서 기술하고자 한다.
한국등록특허 제1361622호(2014.02.05)는 잡음 제거를 가지는 저잡음 증폭기를 향상시키기 위한 기법에 관한 것으로, 저잡음 증폭기는 입력 스테이지 회로에서 생성되는 잡음을 제거하기 위해서 함께 작동하는 제1 증폭기 및 제2 증폭기를 포함한다. 저잡음 증폭기의 증폭 스테이지들 사이의 AC 커플링 커패시터들의 제거는 전류 재사용을 허용하여 감소된 전류 소비를 초래하는 것을 특징으로 한다.
한국등록특허 제1616282호(2016.04.22)는 하이브리드 TV 튜너에 관한 것으로, 특히 TV에 간편하게 장착하여, NTSC, PAL, QAM, DTMB 등의 방송 방식 등 전 세계의 모든 TV방송의 시청이 가능한 단일 모듈로 구현된 TV용 튜너로서, 국가별 자동 채널 설정이 가능하고, 주변 LTE, Bluetooth, Wi-Fi 등의 무선신호에 대한 간섭에 강하며, 전력소모가 낮은 하이브리드 TV 튜너에 관한 것이다. 상기 하이브리드 TV 튜너는 광대역 저잡음 증폭기를 구비하는데, 이는 소스 공통형 증폭기와 게이트 공통형 증폭기 및 결합 네트워크 기반 전류 복사회로를 이용하여 잡음을 제거한다.
상기 선행기술들은 저잡음 증폭기에 관한 사항을 제시하고 있으나, 본 발명의 저항성 광대역 저잡음 증폭기와 같은 기술적 특징을 제시하고 있지 않다.
좀 더 자세하게 검토해 보면, 저잡음 증폭기의 프런트엔드(front-end)는 캐스코드(cascode) 공통 게이트(CG, Common Gate) 구조를 채용한다. 보편적인 접근법은 공통 게이트(CG)와 공통 소스(CS, Common Source) 스테이지 사이에 채용된 교차 결합된 로컬 피드백(cross-coupled local feedback)을 사용한다. 공통소스(CS) 스테이지에서 캐스코드 트랜지스터의 소스에서의 적당한 이득은 캐스코드 공통게이트(CG) 스테이지의 상호 컨덕턴스(trans-conductance)를 높이는데 사용된다.
이는 인덕터를 구비한 기존의 저잡음 증폭기(LNA)에 비해 높은 이득과 낮은 잡음 지수(NF, Noise Figure)를 갖는 제안된 구조를 유도하게 된다. 또한 로컬 개방 루프 이득(local open loop gain)을 조정함으로써, 트랜지스터들 및 레지스터들 중에 전력소비를 분산시켜, 잡음지수(NF)는 더욱 최적화될 수 있다. 마지막으로 고주파에서 위상 시프트 효과를 고려하여 출력에서 저항성 네트워크를 설계함으로써, 최적화된 DC 이득값을 얻는다. 본 발명에서 제공하는 저잡음 증폭기(LNA)의 선형성은 향상되었고, 이는 SKHynix 180nm CMOS 테크놀로지로 제작하여 확인되었다. 구체적으로, 본 발명에 따른 저잡음 증폭기(LNA)는 40MHz에서 1GHz의 신호 대역폭에 대해서 10.7dB의 전압 이득과 1.6 내지 1.9dB의 최소 잡음지수를 달성하였다. 상기 저잡음 증폭기는 0.12제곱미터(mm^2)의 활성 코어 영역에서 1.8V 공급 전압으로 10mA를 소비한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 잡음제거 기능을 구비하고, 상기 잡음제거 기능으로 저항성 피드백이 가능하도록 하여 임피전스 정합에 대한 성능이 우수하도록 하는 광대역 저잡음 증폭기를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 저잡음 증폭기는, 캐스코드 공통 게이트 회로; 상기 캐스코드 공통 게이트 회로의 게이트에 액티브 피드백을 제공하는 회로; 및 상기 액티브 피드백을 제공하는 경로에 저항과 커패시터로 저항성 피드백과 잡음제거 기능을 제공하는 회로;를 포함하며, 상기 저항성 피드백으로 임피던스 정합을 용이하게 하는 것을 특징으로 한다.
여기서 임피던스 정합을 위한 조건은,
Figure pat00001
로 표현되며, 여기서, Rs는 소스 저항이며, Av는 개방 루프 이득이고, gmfb는 캐스코드 트랜지스터의 전달 콘덕턴스인 것을 특징으로 한다.
또한 상기 캐스코드 공통 게이트 회로는, CG 트랜지스터(M2)와 캐스코드 트랜지스터(M5)가 직렬로 연결된 것을 포함하며, 상기 액티브 피드백을 제공하는 회로는, 상기 CS 트랜지스터(M1)의 드레인 단자와 CS 스테이지의 캐스코드 트랜지스터(M3)의 소스 단자에서 상기 CG 트랜지스터(M2)의 게이트로 연결되는 것을 포함한다.
상기 CS 스테이지의 캐스코드 트랜지스터(M3)와 병렬로 전류원이 연결되거나, 상기 전류원 대신에 PMOS 트랜지스터(M4)가 연결되어 구성되는 것을 특징으로 한다.
상기 광대역 저잡음 증폭기는 상기 CS 스테이지의 캐스코드 트랜지스터(M3)의 드레인에 출력저항(RL2)이 연결되거나, 또는 트랜지스터(M6, M7)가 연결되는 것을 특징으로 한다,
상기 광대역 저잡음 증폭기는 상기 저잡음 증폭기를 2개 구비하여, 서로 상보적으로 결합함으로써, 차동출력이 가능한 것을 특징으로 한다.
또한 입력 임피던스 정합에 필요한 상호 컨덕턴스는, (1 + Av) 만큼 감소되고, 네거티브 피드백 루프 내의 전압 이득은,
Figure pat00002
인 것을 특징으로 한다. 여기서 Rs는 소스 저항이며, gm1, gm4는 각각 캐스코드 CG 트랜지스터의 전달 콘덕턴스이며, RL1, RL2는 각각 캐스코드 CG 트랜지스터의 드레인에 연결된 출력저항이다.
또한 상기 차동 출력은,
Figure pat00003
일 때, 균형을 이루는 것을 특징으로 한다.
이상에서와 같이 본 발명의 잡음소거 기능이 구비된 저항성 광대역 저잡음 증폭기에 따르면, 저잡음 증폭이의 잡음을 제거하고, 선형성이 높으며, 전력소비가 적으며, 입력/출력 임피던스 정합 성능이 우수하다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 저항성 피드백 토폴로지의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 액티브 피드백 토폴로지의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 CG-CS 토폴로지의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 로컬 피드백을 갖는 CS 회로도이다.
도 5는 본 발명의 일 실시예에 따른 로컬 피드백을 갖는 CG-CS 회로도이다.
도 6은 본 발명의 일 실시예에 따른 전류 소스에 의한 로컬 피드백 회로도이다.
도 7은 본 발명의 일 실시예에 따른 캐스코드 CG 스테이지 회로도이다.
도 8은 본 발명의 일 실시예에 따른 잡음제거 기능을 구비한 저잡음 증폭기의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 캐스코드 CG를 구비한 저잡음 증폭기의 회로도이다.
도 10은 본 발명의 일 실시예에 따라 구현한 저잡음 증폭기에서 10.7dB의 DC 전압이득을 표시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 저잡음 증폭기의 잡음지수에 대해 도시한 그래프이다.
도 12는 본 발명의 일 실시예에 따른 S11, S12, S21, S22에 대한 S-파라미터를 도시한 그래프이다.
도 13은 본 발명의 일 실시예에 따른 출력 버퍼를 포함한 전체 저잡음 증폭기가 0.12mmㅂ의 액티브 코어 면적을 가지는 사진이다.
이하, 첨부한 도면을 참조하여 본 발명의 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기에 대한 바람직한 실시 예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 또한 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는 것이 바람직하다.
도 1은 본 발명의 일 실시예에 따른 저항성 피드백 토폴로지의 회로도이다.
저잡음 증폭기의 설계에서 중요한 파라미터 중 하나는 임피던스 정합(impedance matching)이다. 저항성 피드백은 도 1에서와 같이 CS에 대해 더 우수한 임피던스 정합을 제공한다.
도 2는 본 발명의 일 실시예에 따른 액티브 피드백 토폴로지의 회로도이다.
도 2와 같이, 저잡음 증폭기의 출력으로부터 입력으로 액티브로 피드백 함으로써, 우수한 성능을 제공하지만, 액티브 피드백의 경우, 임피던스 정합을 위한 조건은 다음과 같이 [수학식 1]로 표현될 수 있다.
[수학식 1]
Figure pat00004
여기서, Rs는 소스저항이고, gmfb는 트랜지스터(Mfb)의 전달 컨덕턴스, Av는 출력노드를 개방한 개방 루프 이득이다. 피드백 신호가 높은 이득과 저 대역폭을 갖는 출력으로부터 취해지므로, 임피던스는 높은 주파수에서 이득-롤-오프(roll-off)로 인해 저하(degrade)된다.
나노 스케일 CMOS 테크놀로지로 저잡음 증폭기를 설계할 때, 인덕터를 포함하거나 인덕터가 없는 구조로 설계하는 것이 가능하다. 또한 디지털 TV 튜너에 적용하기 위한 선형성이 높은 광대역 저잡음 증폭기를 설계할 때 전류 증폭기를 사용하여 설계할 수도 있다. 선형성을 향상시키고 잡음 제거 기능을 활용하기 위해, 전류 미러 증폭기를 사용하여 포지티브 전류 피드백을 갖는 CG 스테이지가 CS 스테이지와 병렬로 결합되도록 한다. 이러한 포지티브 전류 피드백은 고 이득 및 양호한 선형성을 달성하기 위해 적용된다.
또한 전류 증폭기를 구성하여 잡음 제거에 적용되며, 저항성 저잡음 증폭기를 설계하기 위해 상호 컨덕턴스-부스팅과 함께 전류 재사용 기법이 사용된다.
CG 구조는 입력 정합은 잘 하지만 높은 이득을 제공하지는 않기 때문에, 잡음을 줄이고 입력 전력에 잘 정합되도록 하기 위해서 CG의 상호 컨덕턴스를 낮추는 액티브 피드백 기법인 자체 바이어스되고 Gm-부스트된 CG 기법을 적용할 수 있다. 이러한 회로는 큰 값의 인덕터가 포함되어 있어 시스템-온-칩으로 통합하여 적용하기 어려운 문제가 있다.
시스템-온-칩에 적용하기 위한 Gm-부스트된 CG를 사용하여 성능을 높여서 저잡음 증폭기를 구현할 수도 있다. 칩 상에서 잡음지수를 향상시키고, 입력 정합을 향상시키며, 칩에 쉽게 통합되도록 하여 잡음을 효율적으로 저감할 수 있다.
또한 무선 센서 네트워크에서 전력소모를 줄이기 위해 인덕터 없이 Gm을 배로 증가시키는 방식이 사용되는데, 이 방법은 높은 이득과 저감된 잡음지수, 심지어 트랜지스터의 낮은 고유 gm을 제공한다.
CS 증폭기가 아닌 gm-부스트된 CG 회로를 구비하여 저잡음 증폭기 회로를 구성하는 것이 가능한데, 이때 메인 CG 증폭기는 gm-부스트된 증폭기에 의해서 성능이 향상된다. 이러한 설계는 훨씬 더 높은 전압이득으로 매우 낮은 잡음지수에 도달하기 위해 능동 및 수동 gm-부스팅 효과를 사용한다. 매우 높은 전압이득을 가지면서 매우 낮은 잡음지수에 도달하기 위해 액티브 및 패시브 gm-부스팅 효과를 사용한다. 이러한 설계는 잡음과 선형성 사이의 좋은 트레이드-오프를 보여준다. 아울러 작은 실효 코어 면적뿐만 아니라 좋은 안정성을 가진다.
또한 광대역 애플리케이션을 위한 효율적인 저잡음 증폭기의 설계를 위해, 캐스코드(cascode) 증폭기에 사용되는 소스 퇴화(degeneration) 토폴로지가 사용될 수 있다. 상기 캐스코드(cascode) 증폭기는 정밀한 정합을 위해 출력 및 입력에서 대형 인덕터가 함께 사용된다. 이는 낮은 잡음지수를 달성하기 위해 통상적인 입력 정합 네트워크를 사용하는 것이 가능하다. 소스 퇴화(degeneration) 토폴로지를 갖는 광대역 저잡음 증폭기를 분석하는 방법은 의사 정적 트랜지스터 모델(quasi-static transistor model)을 사용하는 것인데, 이 기법은 소스 퇴화 리액턴스(source degeneration reactance)를 적절하게 선택함으로써 트랜지스터 폭과 독립적으로 최소 잡음지수를 달성할 수 있는 것이다. 또한 상기 폭은 단순히 전력소모의 대가로 저잡음 증폭기의 이득에 영향을 미치게 된다는 것이다.
기본 광대역 증폭기는 잡음지수와 잡음지수를 일반적으로 3dB 이상의 값으로 제한하는 소스 임피던스 정합 간의 트레이드-오프로 인해서, 피드포워드 잡음제거 기법이 광대역 애플리케이션을 위해 사용될 수 있다. 이 기법은 잡음지수와 소스 임피던스 정합의 트레이드-오프를 깨기 위해 전역 피드백 접근 방식을 사용한다. 이 기법은 대게 임피던스 정합 증폭기가 수 메가 헤르츠에서 2GHz의 대역폭에서 2.4dB 미만의 잡음지수를 갖도록 해 준다. 정합 단계는 입력 임피던스 정합을 제공하기 위해 CMOS 인버터에서 션트(shunt) 피드백을 이용한다. 공급 전압의 변화로 인한 입력 임피던스 및 이득의 감도를 줄이는 것이다. 인버터는 전류 미러를 사용하여 바이어스되며 PMOS 소스를 접지하는 약 13pF의 대형 트랜지스터 커패시터를 사용한다. 다음 정합 단계로의 피드포워드 경로에서 보조 전압 감지 증폭기를 구성하고, 이는 결과적으로 남겨진 신호의 기여만으로 출력에서 정합 장치에 대한 잡음이 제거되게 된다. 핵심적인 기여는 왜곡 및 잡음을 모두 제거한다는 것이다.
액티브 발룬(active balun) 회로를 구비한 인덕터리스 저잡음 증폭기가 다중 표준 무선 애플리케이션을 위해 설계될 수 있다. 즉, CG 스테이지와 어드미턴스-스케일 CS 스테이지의 조합을 이용하여 밸런스 동작을 극대화하는 복제 바이어스를 사용하고 CG 스테이지의 잡음과 왜곡을 제거한다. CG 스테이지와 관련하여 CS 스테이지의 어드미턴스 스케일링을 필요로 하는 잡음 및 왜곡을 제거하면서 균형 잡힌(balanced) 출력을 달성할 수 있다.
원하는 대역폭에 대해서 정합 장치로부터의 출력 잡음을 극적으로 제한함으로써, 초 광대역 유도성 저잡음 증폭기를 설계하는 것이 가능하다. 여기서 잡음을 제거하는 목적은 정합 장치로부터 출력 잡음을 제거함으로써, 입력 정합을 잡음지수와 분리시키는 것이다.
대형 온-칩 인덕터를 사용하지 않고도 광대역 저잡음 증폭기의 잡음 제거가 가능한 회로를 설계할 수 있다. 이 회로의 토폴로지는 1V의 공급 전압에서 19dB의 전압 이득을 구현하는 단계들 사이의 로컬 피드백 메커니즘을 사용한 CG 및 CS를 포함하여 구성한다. CG 트랜지스터의 상호 컨덕턴스를 부스트하기 위해 사용되는 CS 단계에서의 캐스코드 트랜지스터의 소스에서 적절한 이득은 종래의 CG-CS 구조에 비해 더 높은 이득과 낮은 잡음지수를 이끌어 낸다. 최종적으로 로컬 개방 루프 이득을 조정하여 잡음지수는 저항 및 트랜지스터와 같은 수동 및 능동 부품 간 전력 소모를 공유함으로써 최적화될 수 있다.
TV 튜너에 완전히 통합된 2단계 저항성 피드백 저잡음 증폭기는 저항성 피드백 루프를 갖는 두 개의 이득 스테이지로 구성된다. 첫 번째 스테이지 이득은 높은 루프 이득을 제공하고, 두 번째 스테이지는 부하효과를 제거하여 거의 이상적인 피드백 동작을 보장한다. 각 스테이지는 PVT 변동에 비해 안정적인 루프 이득을 고려하여 소스 팔로우어와 교차 연결된 CS 증폭기이다. 첫 번째 이득 스테이지에서, NMOS 및 PMOS는 본질적으로 2차 고조파를 제거하는데 도움이 되는 인버터형 증폭기로 구성되어, 사후 선형화(post-linearization) 프로세스를 향상시킨다. 또한 교차 결합된 전류 출혈 트랜지스터(current bleeding transistors)는 루프 이득을 높여준다.
손실성 게이트 인덕터로 인한 잡음지수 저하를 줄임으로써, 용량성 부하 기반 잡음 및 입력 정합 기법으로 저잡음 증폭기를 설계하는 것이 가능하다. SAW리스 수신기 애플리케이션을 위해 인덕터를 구비한 고선형 저잡음 증폭기의 설계가 가능하다. 바디-바이어스 제어 및 상보적 중첩을 채택한 대신호 상호 컨덕턴스 선형화 방법이 이득 압축 포인트 및 3차 인터셉트 포인트를 개선하기 위해 사용된다.
온-보드 저잡음 증폭기에서는 광대역 저잡음 증폭기로 구현된 2차 변조 간 왜곡 제거 기술을 채용한 듀얼-피드백 기술이 채용될 수 있다. 여기서 저잡음 증폭기의 모든 빌딩블록은 상보적인 구성을 갖도록 설계되며, 바디-바이어스 제어 기술은 인버터 기반 저항성 피드백 증폭기에 적용된다. 또한 피킹 인덕터는(peaking inductor) 트랜지스터의 입력 게이트에서 피드백 루프 내부에 배치되어 대역폭을 향상시킨다.
TV 수신기 프런트엔드에 적용하기 위해서 gm-향상된 용량성 교차 결합된 CG 저잡음 증폭기가 설계될 수 있다. gm-향상된 기법은 차동(differential) CG 구성에서 잡음과 왜곡을 제거한다. 직렬 인덕터 정합 네트워크를 사용하여 gm-부스트된 저항성 피드백 저잡음 증폭기를 설계할 수 있다. 여기서 이득은 직렬 RLC 입력 네트워크의 Q인자에 의해 증가되며, 잡음지수는 유사한 인자에 의해 감소된다.
TV 튜너에 적용하기 위해, 단일-미분 스테이지(single-to-differential stage)에 기반한 광대역 가변 이득 저잡음 증폭기가 설계될 수 있다. 이득 제어는 고 이득 모드를 위해 오프-칩 발룬(off-chip balun)보다 단일-미분 회로를 사용하여 수행된다.
균형 잡힌 잡음 제거 기술은 주 증폭기의 부하에서 구현되는 전류-전압 결합기를 사용하여 실현될 수 있다. 이는 저잡음 증폭기의 병렬 CG 및 CS 스테이지의 출력 전류를 전압으로 변환하고, 전압의 진폭을 균등화하며, 전압을 단일 출력 전압으로 결합한다. 높은 선형성이 CS 단계 및 CG 단계에서 잡음 및 왜곡을 제거하기 위해 사용되는 수동 구성 요소로 달성된다. 루프 이득을 높이기 위해 차동 하이브리드 전압 버퍼로 사용되는 높은 이득, 높은 선형성 및 낮은 잡음지수를 갖는 CS 및 소스 팔로우어를 사용하여 전압 버퍼가 설계된다. 여기서 저항 피드백 저잡음 증폭기는 매우 높은 선형성을 가지며, 낮은 잡음지수를 갖는다.
광대역 저잡음 증폭기에 액티브 션트-션트 피드백 기법이 사용될 수 있다. 입력 정합, 잡음, 선형성 및 안정성을 가진 액티브 션트-션트 피드백으로 사용되는 소스 팔로우어 피드백을 갖는 캐스코드 증폭기 스테이지가 사용된다.
칩-온-보드(chip-on-board) 패키징으로, 저항성 피드백 구조의 ESD 보호 광대역 저잡음 증폭기를 설계할 수 있다. 소스 팔로우어 방식을 통한 피드백을 사용하다. R-C 피드백 네트워크, 피드백 루프 내의 게이트 피킹 인덕터 및 중성화 커패시터를 통한 피드백을 사용한다. 했습니다. 또한 본드-와이어 인덕터와 정전 디바이스는 성능을 향상시키기 위해 협력 설계(co-designed)될 수 있다.
소스 팔로우어 피드백 버퍼가 있는 gm-향상된 캐스코드 증폭기로 구성된 다중 표준 애플리케이션을 위한 5GHz 저항 피드백 저잡음 증폭기가 설계될 수 있다. 듀얼 피드백 방식을 광대역 저잡음 증폭기에 활용할 수 있다. 이 경우 듀얼 루프 저항성 피드백은 광대역 정합을 달성하는 데 사용된다. 여기서 피드백 회로는 출력 전류를 감지하여 이를 다시 입력에 제공하고, 이를 한 루프의 입력 전류 및 다른 루프의 입력 전압과 비교하도록 구성한다. 제1 및 제2 피드백 루프는 각각 출력 전압이 단락된 조건에서 전류 대 전류 및 전압 대 전류 이득을 결정한다.
무선 애플리케이션을 위해 설계된 인덕터리스 광대역 저잡음 증폭기가 설계될 수 있다. 이는 전류 재사용 기술을 사용하여 전력을 줄이고, 각 이득 블록은 폴리 실리콘 저항으로 로드된다. 또한 선형성을 향상시키기 위해, 마지막 두 단계는 폴리 실리콘 저항으로 인해 퇴화되고, 게이트에서의 유효 전압이 낮아지게 된다. 또한 출력 버퍼는 퇴화한 캐스케이드 증폭기이다. 이 회로는 온-칩 인덕터가 없는 회로 토폴로지를 사용하며, 원하는 성능을 달성하기 위해 튜닝 또는 트리밍을 필요로 하지 않는다.
TV 튜너에 적용할 목적으로, 열잡음 제거 기술을 적용한 광대역 저잡음 증폭기를 설계할 수도 있다. 또한 다중 표준 지상파 및 케이블 튜너에 적용할 목적으로, 전류 증폭 기능을 갖춘 광대역 저잡음 증폭기를 설계할 수도 있다. 전류 증폭에 의해 CS 증폭기와 CG 증폭기가 결합된 구조를 사용함으로써 잡음지수는 광대역 입력 정합에 영향을 미치지 않는다.
입력 정합을 달성하기 위해 2섹션 래더 입력 네트워크를 사용한 초 광대역 무선 수신기용 차동 완전 통합형 CMOS 저잡음 증폭기가 설계될 수도 있다. 또한 Gm 부스팅 기법을 사용하여 완전 통합 커패시터 교차 결합 저잡음 증폭기를 설계할 수 있다. 또한 체계적인 설계 방법론을 갖춘 완전히 통합된 초 광대역 저잡음 증폭기가 설계될 수 있다. 여기에서 피드백 기법이 사용될 수 있는데, 상기 피드백 기법은 이득과 잡음 간의 보다 나은 설계 트레이드-오프를 달성하기 위함이다.
CS 토폴로지와 비교하여 CG 토폴로지의 대역폭, 선형성, 안정성으로 인해서, 커패시터-교차 결합된 네거티브 피드백은 CG 스테이지의 gm을 높이는데 사용된다. 대역폭과 선형성을 없애고 높은 이득과 낮은 잡음지수를 달성한다. 또한 포지티브-네거티브 피드백 기법으로 설계된 차동 gm-부스트된 CG 저잡음 증폭기가 설계될 수 있다. 이 경우 차동 CG 구성에서 교차 연결된 커패시터와 PMOS 트랜지스터로 구성된다.
CG 토폴로지를 기반으로 하는 인덕터리스 저전력 gm-부스트 저잡음 증폭기가 설계될 수 있다. 이 경우 이득-부스트 기법을 결합하여 높은 이득을 얻을 수 있다. 또한
저전력 소모와 일치하는 광대역 입력 임피던스를 생성하기 위해 사용되는 PMOS 션트-션트 피드백 토폴로지(shunt-shunt feedback topology)가 있는 NMOS CG를 채용한 저전력 광대역 저잡음 증폭기의 설계가 가능하다. 이 경우 입력단은 CG NMOS 트랜지스터, CS 션트 피드백 PMOS 트랜지스터 및 저항으로 구성되어 있으며 션트-션트 토폴로지를 사용하여 광대역 입력 임피던스 정합을 수행한다. 간단한 CG 또는 CS 스테이지 저항 아키텍처에 비해 CG 션트-션트 피드백 토폴로지는 훨씬 낮은 전력 소모로 입력 임피던스 정합을 달성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 CG-CS 토폴로지의 회로도이다.
잡음제거와 결합된 CG-CS를 사용하는 또 다른 접근법은 도 3에서와 같이 양호한 임피던스 정합과 낮은 잡음지수를 나타낸다. CG의 gm은 50Ω 임피던스 정합으로 설정된다. CG 트랜지스터(MCG-Mcas1직렬연결)의 밸런스 출력과 잡음제거는 gmCGRL1 = gmCSRL2의 조건에서 좋은 성능을 얻을 수 있다.
그러나 이 토폴로지는 잡음지수를 줄이기 위해 더 높은 공급 전압을 필요로 하는데, 이것은 나노 스케일 CMOS에서 어려움을 겪는 요소이다. CS 피드백에서 출력 노드를 갖는 저잡음 증폭기 문제는 제한된 대역폭과 큰 이득으로 인해 과부하가 걸린다.
본 발명에서는 이 문제를 극복하도록 전역 피드백을 대체하기 위해 로컬 피드백 접근법을 제시한다.
도 4는 본 발명의 일 실시예에 따른 로컬 피드백을 갖는 CS 회로도이며, 도 도 5는 본 발명의 일 실시예에 따른 로컬 피드백을 갖는 CG-CS 회로도이며, 도 6은 본 발명의 일 실시예에 따른 전류 소스에 의한 로컬 피드백 회로도이다.
상기 피드백 신호는 도 4에서와 같이, 출력인 지점 A 대신에 캐스코드 트랜지스터의 소스인 지점 B로부터 취해진다. 지점 B에서 높은 대역폭을 가지므로, 로컬 피드백은 높은 주파수까지 효과적이다.
도 3에 도시된 CG-CS 저잡음 증폭기의 문제점을 해결하기 위해, 도 4와 동일한 로컬 피드백이 도 5에 도시된 바와 같이 CG 트랜지스터를 부스팅하기 위해 적용된다. CG 상호 컨덕턴스는 네거티브 피드백이라는 이점을 가지며, 한 가지 요소(factor)인 (1 + Av)에 의해 상기 CG 트랜지스터가 부스트된다. 또한 CG 트랜지스터의 전류는 상기 팩터와 동일한 요인에 의해서 감소될 수 있으며, 훨씬 큰 저항이 채택될 수 있게 된다. 이 토폴로지는 CG 트랜지스터의 잡음제거를 구현하는 데 사용될 수 있다.
본 발명은 이 토폴로지를 더 향상시키기 위해 전류원이 도 6과 같이 M3에 병렬로 추가되도록 제안하고자 한다.
도 6에 도시된 바와 같이, 저잡음 증폭기는 CG 트랜지스터(M2)와 캐스코드 트랜지스터(M5)가 직렬로 연결되어 있으며, CS 트랜지스터(M1)의 드레인 단자와 CS 스테이지의 캐스코드 트랜지스터(M3)의 소스 단자에서 CG 트랜지스터(M2)의 게이트로 피드백되도록 구성한다. 여기서 CS 스테이지의 캐스코드 트랜지스터(M3)와 병렬로 전류원(60)이 연결된다.
도 7은 본 발명의 일 실시예에 따른 캐스코드 CG 스테이지 회로도이며, 도 8은 본 발명의 일 실시예에 따른 잡음제거 기능을 구비한 저잡음 증폭기의 회로도이다.
본 발명에서는 도 6의 전류원(60)은 도 7에서와 같이 증폭기를 가진 CS 스테이지에서 전류를 재사용하기 위해 PMOS(600)로 대체하고자 한다.
도 7에 도시된 바와 같이, 저잡음 증폭기는 CG 트랜지스터(M2)와 캐스코드 트랜지스터(M5)가 직렬로 연결되어 있으며, CS 트랜지스터(M1)의 드레인 단자와 CS 스테이지의 캐스코드 트랜지스터(M3)의 소스 단자에서 CG 트랜지스터(M2)의 게이트로 피드백되도록 구성한다. 여기서 CS 스테이지의 캐스코드 트랜지스터(M3)와 병렬로 전류원(60) 대신에 트랜지스터 M4가 연결된다.
이 회로는 메인 CG 트랜지스터(M2) 및 캐스코드 트랜지스터(M3)로부터의 잡음을 제거하기 위해 도 8에 도시된 잡음제거 회로(Rb2 및 Cc)를 사용한다. 점선으로 표시된 전류원인 트랜지스터 M2의 채널잡음은 2개의 상관되어(correlated) 있지만, 역위상(out-of-phase)인 잡음전압 VX 및 Voutp로 인해 출력 노드 outp 및 outn에서 줄어들게 된다. CG 스테이지에서 M2의 gm은 네거티브 피드백이라는 이점을 제공하고, 팩터 (1+Av)에 의해 부스트 된다.
도 8에 도시된 바와 같이, 저잡음 증폭기는 CG 트랜지스터(M2)와 캐스코드 트랜지스터(M5)가 직렬로 연결되어 있으며, CS 트랜지스터(M1)의 드레인 단자와 CS 스테이지의 캐스코드 트랜지스터(M3)의 소스 단자에서 CG 트랜지스터(M2)의 게이트로 피드백되도록 구성한다. 여기서 CS 스테이지의 캐스코드 트랜지스터(M3)와 PMOS 트랜지스터(M4) 병렬로 연결된다. 여기서 상기 잡음제거를 위해서 상기 피드백 경로에 커패시터(Cc)를 연결하고, 상기 커패시터(Cc)와 CG 트랜지스터(M2)의 게이트 단자 사이의 회로 경로와 바이어스 전압(Vb)사이에 저항(Rb2)을 연결한다.
도 8에서, Rs는 [수학식 2]와 같이 표현된다.
[수학식 2]
Figure pat00005
여기서, Rs는 소스 저항이며, 일반적으로 50Ω이다. gm2는 CG 트랜지스터(M2)의 상호 콘덕턴스이며, Av는 개방 루프 이득이다.
입력 임피던스 정합에 필요한 상호 컨덕턴스는 팩터(1 + Av)만큼 감소된다. 네거티브 피드백 루프 내의 전압 이득은 [수학식 3]과 같다.
[수학식 3]
Figure pat00006
차동 출력은 [수학식 4]와 같은 관계가 성립할 때 균형을 이룰 것이다.
[수학식 4]
Figure pat00007
또한 [수학식 3]은 잡음 제거의 조건이다. 성능을 더 향상시키기 위해 본 발명에서는 종래의 CG 스테이지 대신에 캐스코드 CG를 대체하여 사용하는 것을 제시한다.
3번째 스테이지의 저항은 완전히 제거되고 PMOS로 교체된다. 또한 NMOS는 PMOS 스테이지의 전류를 재사용한다. 이 스테이지의 폭(width) 매개 변수를 조정하여 낮은 잡음지수를 충족시킨다. 완전 차동 저잡음 증폭기는 1.8V의 공급 전압에서 SKHynix 180nm CMOS를 사용하여 설계되었다. 필요한 대역폭과 잡음지수의 목표를 고려하여 저잡음 증폭기의 DC 이득을 먼저 실현한다. 그러면 캐스코드 CG 단계의 상호 컨덕턴스와 전류가 입력 임피던스 정합 조건에 따라 조정된다. M4의 전류는 전력 제약 하에서 결정된다.
도 9는 본 발명의 일 실시예에 따른 캐스코드 CG를 구비한 저잡음 증폭기의 회로도이다.
완전한 차동 저잡음 증폭기는 도 9에 표시되어 있다. 저잡음 증폭기가 차동 회로로 배치된 상태에서 모든 구성 요소의 크기 조정은 시뮬레이션 프로세스를 시작하기 전에 수행해야 할 마지막 단계이다. 수동 소자는 [표 1]에 나와 있는 저잡음 증폭기 설계에 사용된 값이다. 이 설계에서는 레이아웃 영역을 최소화하고 줄이기 위해 모든 트랜지스터의 크기를 작게 유지하기 위해 모든 트랜지스터의 길이를 0.18μm로 설정하였다.
[표 1]
Figure pat00008
완전 차동 저잡음 증폭기는 1.8V의 공급 전압에서 SKHynix 0.18μm CMOS로 설계되었다. 단일 종단(single-ended) 시뮬레이션을 용이하게 하기 위해 입력에서 단일 대 차동(single-to-differential) 발룬(balun)이 사용된다. 반면에 저잡음 증폭기의 출력에서 차동-단일 종단(differential-to-single-ended) 출력 발룬이 사용된다. 1GHz까지의 대역폭과 낮은 잡음지수에 대한 요구사항의 목표로 저잡음 증폭기의 DC 이득을 먼저 고려하였다.
도 10은 본 발명의 일 실시예에 따라 구현한 저잡음 증폭기에서 10.7dB의 DC 전압이득을 표시한 그래프이다.
도 10에 도시된 바와 같이, 10.7dB의 DC 전압이득을 구현한 것을 나타내었다. 반면에, [표 2]에는 완전 차동 저잡음 증폭기에 대한 DC 이득의 모든 프로세스 코너값이 표시되어 있다.
[표 2]
Figure pat00009
저잡음 증폭기의 DC 이득은 모든 프로세스 코너값에서 이득이 급격하게 감소하지 않으므로 안정적으로 나타난다.
도 11은 본 발명의 일 실시예에 따른 저잡음 증폭기의 잡음지수에 대해 도시한 그래프이다.
도 11에서 보듯이, 시뮬레이션된 잡음지수는 저잡음 증폭기가 1.6dB의 최소 잡음지수와 40MHz ~ 1GHz의 신호 대역폭에서 최대 2.9dB의 잡음지수를 달성할 수 있음을 보여준다.
도 12는 본 발명의 일 실시예에 따른 S11, S12, S21, S22에 대한 S-파라미터를 도시한 그래프이다.
Cadence의 RF 툴을 사용하여 수행된 S-파라미터 분석과 결과가 도 12에 도시되어 있다.
도 13은 출력 버퍼를 포함한 전체 저잡음 증폭기가 0.12mmㅂ의 액티브 코어 면적을 가지는 사진이다.
광대역 저잡음 증폭기는 TV 튜너에 적용하기 위하여 SKHynix 0.18μm CMOS에서 인덕터를 사용하지 않고 설계된다. 제안된 저잡음 증폭기는 프런트엔드(front-end) 캐스코드 공통 게이트(CG)를 활용하여 잡음 제거 기술을 구현하였다. 두 번째 단계는 이득을 높이기 위해 캐스코드 구조를 사용한다. 제안된 구조에서, 캐스코드 공통 게이트 트랜지스터의 열잡음은 두 번째 단계에서 상쇄된다. 본 발명에 따른 저잡음 증폭기는 잡음 제거 기술을 구현함으로써 높은 이득과 훨씬 낮은 잡음을 달성한다.
본 발명에서는 저잡음 증폭기의 성능을 향상시키기 위해 로컬 교차 결합 피드백 메커니즘이 채택되었다. 광대역 저잡음 증폭기는 10.7dB의 DC 이득을 달성할 수 있다. 40MHz ~ 1GHz의 신호 대역폭에 대해 최소 NF 1.6 및 최대 NF 2.9dB를 달성할 수 있다. 제작된 저잡음 증폭기는 코어 크기 0.12mmㅂ의 1.8V 전원에서 10mA를 소모한다.
지금까지 논의한 바와 같이, 본 발명의 잡음소거 기능이 구비된 저항성 광대역 저잡음 증폭기에 따르면, 저잡음 증폭이의 잡음을 제거하고, 선형성이 높으며, 전력소비가 적으며, 입력/출력 임피던스 정합 성능이 우수하다는 효과가 있다.
이상에서와 같이 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 판단되어야 할 것이다.
100 : 저잡음 증폭기 200 : CS 트랜지스터
300 : CG 트랜지스터 400 : 소스 저항
500 : 캐스코드 트랜지스터 600 : 전류원 대체 트랜지스터
700 : 캐스코드 CG 60 : 전류원

Claims (8)

  1. 캐스코드 공통 게이트 회로;
    상기 캐스코드 공통 게이트 회로의 게이트에 액티브 피드백을 제공하는 회로;
    상기 액티브 피드백을 제공하는 경로에 저항과 커패시터로 저항성 피드백과 잡음제거 기능을 제공하는 회로;를 포함하며,
    상기 저항성 피드백으로 임피던스 정합을 용이하게 하는 것을 특징으로 하는 광대역 저잡음 증폭기.
  2. 청구항 1에 있어서,
    임피던스 정합을 위한 조건은,
    Figure pat00010
    로 표현되는 것을 특징으로 하는 광대역 저잡음 증폭기.
    여기서, Rs는 소스 저항이며, Av는 개방 루프 이득이고, gmfb는 캐스코드 트랜지스터의 전달 콘덕턴스이다.
  3. 청구항 1에 있어서,
    상기 캐스코드 공통 게이트 회로는, CG 트랜지스터(M2)와 캐스코드 트랜지스터(M5)가 직렬로 연결된 것을 포함하며,
    상기 액티브 피드백을 제공하는 회로는, CS 트랜지스터(M1)의 드레인 단자와 CS 스테이지의 캐스코드 트랜지스터(M3)의 소스 단자에서 상기 CG 트랜지스터(M2)의 게이트로 연결되는 것을 포함하는 것을 특징으로 하는 광대역 저잡음 증폭기.
  4. 청구항 3에 있어서,
    상기 CS 스테이지의 캐스코드 트랜지스터(M3)와 병렬로 전류원이 연결되거나, 상기 전류원 대신에 PMOS 트랜지스터(M4)가 연결되어 구성되는 것을 특징으로 하는 광대역 저잡음 증폭기.
  5. 청구항 4에 있어서,
    상기 CS 스테이지의 캐스코드 트랜지스터(M3)의 드레인에 출력저항(RL2)이 연결되거나, 또는 트랜지스터(M6, M7)가 연결되는 것을 특징으로 하는 광대역 저잡음 증폭기.
  6. 청구항 1에 있어서,
    상기 저잡음 증폭기를 2개 구비하여, 서로 상보적으로 결합함으로써, 차동 출력이 가능한 것을 특징으로 하는 광대역 저잡음 증폭기.
  7. 청구항 6에 있어서,
    입력 임피던스 정합에 필요한 상호 컨덕턴스는, (1 + Av) 만큼 감소되고, 네거티브 피드백 루프 내의 전압 이득은,
    Figure pat00011
    인 것을 특징으로 하는 광대역 저잡음 증폭기.
    여기서 Rs는 소스 저항이며, gm1, gm4는 각각 캐스코드 CG 트랜지스터의 전달 콘덕턴스이며, RL1, RL2는 각각 캐스코드 CG 트랜지스터의 드레인에 연결된 출력저항이다.
  8. 청구항 6에 있어서,
    상기 차동 출력은,
    Figure pat00012
    일 때, 균형을 이루는 것을 특징으로 하는 광대역 저잡음 증폭기.
KR1020190052930A 2019-05-07 2019-05-07 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기 KR102262208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190052930A KR102262208B1 (ko) 2019-05-07 2019-05-07 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190052930A KR102262208B1 (ko) 2019-05-07 2019-05-07 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기

Publications (2)

Publication Number Publication Date
KR20200128870A true KR20200128870A (ko) 2020-11-17
KR102262208B1 KR102262208B1 (ko) 2021-06-07

Family

ID=73642258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190052930A KR102262208B1 (ko) 2019-05-07 2019-05-07 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR102262208B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112532187A (zh) * 2020-11-26 2021-03-19 北京百瑞互联技术有限公司 一种单端输入差分输出宽带低噪声放大电路
CN114499419A (zh) * 2022-04-18 2022-05-13 成都嘉纳海威科技有限责任公司 一种新型晶体管合路结构放大器
EP4280455A1 (en) * 2022-05-17 2023-11-22 Qorvo US, Inc. Inductorless self-tuned input-matching low-noise amplifier with very low noise figure and gm boost

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092356A (ko) * 2006-03-09 2007-09-13 엘지전자 주식회사 광대역 저잡음 증폭기
KR20110028830A (ko) * 2009-09-14 2011-03-22 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기
KR101350555B1 (ko) * 2012-11-01 2014-01-16 한국항공우주연구원 부궤환 저잡음 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070092356A (ko) * 2006-03-09 2007-09-13 엘지전자 주식회사 광대역 저잡음 증폭기
KR20110028830A (ko) * 2009-09-14 2011-03-22 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기
KR101350555B1 (ko) * 2012-11-01 2014-01-16 한국항공우주연구원 부궤환 저잡음 증폭기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112532187A (zh) * 2020-11-26 2021-03-19 北京百瑞互联技术有限公司 一种单端输入差分输出宽带低噪声放大电路
CN114499419A (zh) * 2022-04-18 2022-05-13 成都嘉纳海威科技有限责任公司 一种新型晶体管合路结构放大器
CN114499419B (zh) * 2022-04-18 2022-08-16 成都嘉纳海威科技有限责任公司 一种晶体管合路结构放大器
EP4280455A1 (en) * 2022-05-17 2023-11-22 Qorvo US, Inc. Inductorless self-tuned input-matching low-noise amplifier with very low noise figure and gm boost

Also Published As

Publication number Publication date
KR102262208B1 (ko) 2021-06-07

Similar Documents

Publication Publication Date Title
US8629723B2 (en) Low noise amplifier including a single-ended input
EP1875605B1 (en) Differential inductor based low noise amplifier
US7697915B2 (en) Gain boosting RF gain stage with cross-coupled capacitors
US7949322B2 (en) Frequency selective amplifier with wide-band impedance and noise matching
US7221924B2 (en) Wideband monolithic tunable high-Q notch filter for image rejection in RF application
US7974599B2 (en) Low noise amplifier with constant input impedance
KR102262208B1 (ko) 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
Huang et al. A 0.3–3.5 GHz active-feedback low-noise amplifier with linearization design for wideband receivers
CN107408927B (zh) 适用于噪声抑制的放大器
Im et al. A CMOS active feedback wideband single-to-differential LNA using inductive shunt-peaking for saw-less SDR receivers
Datta et al. Fully concurrent dual-band LNA operating in 900 MHz/2.4 GHz bands for multi-standard wireless receiver with sub-2dB noise figure
JP2009207031A (ja) 増幅回路
US9444410B1 (en) Wide-band single-ended-to-differential low-noise amplifier using complementary push-pull structure
Koolivand et al. A new technique for design CMOS LNA for multi-standard receivers
Guo et al. A monolithic 2-V 950-MHz CMOS bandpass amplifier with a notch filter for wireless receivers
CN113422580B (zh) 一种适用于宽带接收机的单端无电感低噪声放大器
Leung et al. A fourth-order CMOS bandpass amplifier with high linearity and high image rejection for GSM receivers
Kim et al. A 1.8 V triode-type transconductor and its application to a 10MHz 3/sup rd/-order Chebyshev low pass filter
KR100689614B1 (ko) 초광대역 무선 통신 시스템의 수신 장치 및 이를 이용한신호 변환 방법
Doğan A highly linear wide-band tunable lna for military radio applications
Guo et al. A Wide IF Baseband-Noise-Cancelling CMOS Analog Receiver with Current-Mirror TIA
Zheng et al. A Blocker-Tolerant Receiver With+ 20dBm IIP3, 13.7 MHz-BB-BW and< 3.5 dB NF for SAW-Less sub-6GHz applications
Gee et al. CMOS integrated transformer-feedback Q-enhanced LC bandpass filter for wireless receivers
Reddy et al. low power low noise amplifiers design and analysis for rf receiver front end using 90nm cmos technology used for wimax applications
Bindu et al. CMOS wide band Low Noise Amplifier with current reuse and noise cancellation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant