KR20080048591A - 전류 미러를 이용한 광대역 저잡음 증폭기 - Google Patents

전류 미러를 이용한 광대역 저잡음 증폭기 Download PDF

Info

Publication number
KR20080048591A
KR20080048591A KR1020060118742A KR20060118742A KR20080048591A KR 20080048591 A KR20080048591 A KR 20080048591A KR 1020060118742 A KR1020060118742 A KR 1020060118742A KR 20060118742 A KR20060118742 A KR 20060118742A KR 20080048591 A KR20080048591 A KR 20080048591A
Authority
KR
South Korea
Prior art keywords
gate
amplifiers
source
common
drain
Prior art date
Application number
KR1020060118742A
Other languages
English (en)
Inventor
송성식
이귀로
임동구
김홍득
Original Assignee
엘지전자 주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 한국과학기술원 filed Critical 엘지전자 주식회사
Priority to KR1020060118742A priority Critical patent/KR20080048591A/ko
Publication of KR20080048591A publication Critical patent/KR20080048591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 광대역의 입력 임피던스 매칭이 가능하고, 높은 저잡음 및 높은 선형특성을 가지며, 트랜지스터의 설계 파라미터 자유도를 증가시키며, 차동형의 전류 미러를 이용한 광대역 저잡음 증폭기를 제공한다.
본 발명에 따르면, 제 1 및 제 2 입력단자의 입력신호를 제 1 및 제 2 공통 게이트 증폭기가 각기 전류로 변환하고, 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 제 1 및 제 2 공통 소스 증폭기가 각기 증폭하여 제 1 및 제 2 출력단자로 출력하며, 제 1 및 제 2 공통 게이트 증폭기로 흐르는 전류에 따라 제 1 및 제 2 전류 미러가 제 1 및 제 2 공통 소스 증폭기로 전류를 공급함과 아울러 제 2 및 제 1 입력단자로 포워드 전류 궤환시킨다.
광대역, 저잡음증폭기, 공통 게이트, 전류미러, 포워드 전류 궤환, 차동형

Description

전류 미러를 이용한 광대역 저잡음 증폭기{Wide-band low noise amplifier using current mirror}
도 1은 공통 게이트 저잡음 증폭기의 구성을 보인 회로도,
도 2는 저항 궤환을 가지는 공통 소스 저잡음 증폭기의 구성을 보인 회로도,
도 3은 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기의 구성을 보인 회로도,
도 4는 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저잡음 증폭기의 구성을 보인 회로도,
도 5는 본 발명의 광대역 증폭기의 제 1 실시 예의 구성을 보인 회로도,
도 6은 본 발명의 광대역 증폭기의 제 2 실시 예의 구성을 보인 회로도,
도 7은 본 발명의 광대역 증폭기의 제 3 실시 예의 구성을 보인 회로도,
도 8은 본 발명의 광대역 증폭기의 제 4 실시 예의 구성을 보인 회로도,
도 9는 본 발명의 광대역 증폭기의 제 5 실시 예의 구성을 보인 회로도, 및
도 10은 본 발명의 광대역 증폭기의 제 6 실시 예의 구성을 보인 회로도이다.
본 발명은 광대역 신호를 증폭하는데 사용하는 광대역 저잡음 증폭기에 관한 것이다. 보다 상세하게는 전류 미러(current mirror)에 기반하여 광대역의 입력 임피던스 매칭이 용이하고, 저잡음 및 높은 선형특성을 가지는 광대역 저잡음 증폭기에 관한 것이다.
일반적으로 저잡음 증폭기는 수신장치에서 안테나를 통해 수신되는 미약한 레벨의 입력신호를 낮은 잡음지수로 증폭하기 위하여 많이 사용된다. 특히 텔레비전 수상기에서는 수신되는 45∼860㎒의 매우 넓은 주파수 대역의 입력신호를 증폭할 수 있는 광대역의 저잡음 증폭기를 사용하고 있다. 이러한 광대역 저잡음 증폭기는 광대역의 입력 임피던스 매칭특성과, 저잡음 특성 및 높은 선형특성을 가지는 것이 매우 중요하다.
광대역의 입력 매칭특성을 구현할 수 있는 광대역 저잡음 증폭기로서는 공통 게이트 저잡음 증폭기(Common Gate Low Noise Amplifier)와, 저항 궤환을 가지는 공통 소스 저잡음 증폭기(Common Source Low Noise Amplifier With Resistive Shunt-Feedback)가 알려져 있다.
그리고 최근에는 잡음특성을 향상시킨 구조의 광대역 저잡음 증폭기로서, 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기(Common Source Resistive Shunt-Feedback Low Noise Amplifier With Noise Canceling Technique) 와, 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저잡음 증폭기(Capacitor Cross-Coupled Common Gate Low Noise Amplifier)가 알려져 있다.
그러나 상기한 광대역 저잡음 증폭기들은 입력 임피던스의 매칭에 있어서 하나의 공통 게이트 입력단 소자의 컨덕턴스가 결정하고 있으므로 광대역 저잡음 증폭기의 성능을 최적화하는데 한계가 있다.
본 발명의 목적은 광대역의 입력 임피던스 매칭이 가능한 전류 미러를 이용한 광대역 저잡음 증폭기를 제공하는데 있다.
본 발명의 다른 목적은 높은 저잡음 및 높은 선형특성을 가지는 전류 미러를 이용한 광대역 저잡음 증폭기를 제공하는데 있다.
본 발명의 또 다른 목적은 전류미러 기반의 궤환 효과를 이용하여 최적화를 위한 트랜지스터의 설계 파라미터 자유도를 증가시킬 수 있는 전류 미러를 이용한 광대역 저잡음 증폭기를 제공하는데 있다.
본 발명의 또 다른 목적은 차동입력 및 차동출력을 가지는 차동형의 전류 미러를 이용한 광대역 저잡음 증폭기를 제공하는데 있다.
본 발명의 또 다른 목적은 텔레비전 방송신호를 수신하는 방송신호 수신기와 같이 광대역의 신호를 수신하는 수신기의 초단에 사용할 수 있는 전류 미러를 이용한 광대역 저잡음 증폭기를 제공하는데 있다.
이러한 목적을 가지는 본 발명의 전류 미러를 이용한 광대역 저잡음 증폭기는, 제 1 및 제 2 입력단자의 입력신호를 각기 전류로 변환하는 제 1 및 제 2 공통 게이트 증폭기와, 상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 증폭하여 제 1 및 제 2 출력단자로 출력하는 제 1 및 제 2 공통 소스 증폭기와, 상기 제 1 및 제 2 공통 게이트 증폭기로 흐르는 전류에 따라 상기 제 1 및 제 2 공통 소스 증폭기로 전류를 공급함과 아울러 상기 제 2 및 제 1 입력단자로 포워드 전류 궤환시키는 제 1 및 제 2 전류 미러로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 공통 게이트 증폭기들 각각은, 게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터와 접지의 사이에 접속되는 인덕터로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 공통 게이트 증폭기들 각각은, 게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터와 접지의 사이에 접속되는 저항으로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 공통 게이트 증폭기들 각각은, 게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터와 접지의 사이에 접속되는 전류원으로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 공통 소스 증폭기들 각각은, 상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 입력하는 콘덴서와, 상기 출력전류 콘덴서를 통과한 신호를 반전 증폭하여 상기 제 1 및 제 2 출력단자로 출력하는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터의 게이트 및 드레인의 사이에 접속된 궤환용 저항으로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 공통 소스 증폭기들 각각은, 상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 입력하는 콘덴서와, 상기 출력전류 콘덴서를 통과한 신호를 반전 증폭하여 상기 제 1 및 제 2 출력단자로 출력하는 엔모스 트랜지스터와, 상기 엔모스 트랜지스터의 게이트에 바이어스 전압을 공급하는 저항으로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 전류 미러들 각각은, 소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 전류 미러들 각각은, 소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지 스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인에 상기 제 1 및 제 2 출력단자가 각기 접속된 제 2 피모스 트랜지스터로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 전류 미러들 각각은, 소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터와, 소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터와, 바이어스 전압에 따라 상기 제 1 및 제 2 공통 게이트 증폭기로 흐르는 전류를 증가시키는 제 5 피모스 트랜지스터를 포함하고, 상기 제 1 및 제 2 출력단자의 사이에 접속된 부하저항을 더 포함하는 것을 특징으로 한다.
이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다. 따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.
도 1은 공통 게이트 저잡음 증폭기의 구성을 보인 회로도이다. 도 2를 참조하면, 엔모스 트랜지스터(NM101)의 게이트에 바이어스 전압(VB101)이 인가되고, 엔모스 트랜지스터(NM101)의 소스에는 입력단자(Vin)와 정전류원(I101)이 접속된다.
그리고 엔모스 트랜지스터(NM101)의 드레인이 출력단자(Vout)에 접속되고, 또한 엔모스 트랜지스터(NM101)의 드레인과 전원단자(VDD)의 사이에 부하저항(R101)이 접속된다.
이러한 구성의 공통 게이트 저잡음 증폭기는 바이어스 전압(VB101)에 의해 엔모스 트랜지스터(NM101)가 동작하고, 입력단자(Vin)를 통해 엔모스 트랜지스터(NM101)의 소스에 인가되는 신호를 엔모스 트랜지스터(NM101)가 증폭하여 출력단자(Vout)로 출력한다.
상기 공통 게이트 저잡음 증폭기는 입력단자(Vin)의 입력 임피던스 Rs가 다 음의 수학식 1과 같다.
Figure 112006088230427-PAT00001
여기서,
Figure 112006088230427-PAT00002
은 엔모스 트랜지스터(NM101)의 컨덕턴스이다.
상기 수학식 1의 입력 임피던스의 값을 상기 입력단자(Vin)에 접속되는 신호 입력부(도면에 도시되지 않았음)의 출력 임피던스와 동일하게 설정하면, 상기 공통 게이트 저잡음 증폭기는 광대역의 입력 매칭특성을 갖게 된다.
그리고 엔모스 트랜지스터(NM101)에 대한 잡음만을 고려하면, 잡음지수(NF)는 다음의 수학식 2와 같다.
Figure 112006088230427-PAT00003
여기서,
Figure 112006088230427-PAT00004
는 엔모스 트랜지스터(NM101)의 채널 길이가 서브 마이크론 단위일 경우의 잡음계수로서 1＜
Figure 112006088230427-PAT00005
＜1이고,
Figure 112006088230427-PAT00006
로서,
Figure 112006088230427-PAT00007
은 엔모스 트랜지스터(NM101)의 컨덕턴스이며,
Figure 112006088230427-PAT00008
은 엔모스 트랜지스터(NM101)의 드레인과 소스 사이의 전압이 0V일 경우에 컨덕턴스이다.
그러므로 도 1의 공통 게이트 저잡음 증폭기에서 얻을 수 있는 최소 잡음지수는 3㏈ 이상이고, 실제로 전류원(I101)과 부하저항(R101)의 잡음지수까지 고려하게 되면, 실제의 잡음지수는 더욱더 커지게 되어 3㏈ 이하의 잡음지수를 얻기가 어렵고, 저잡음 특성의 향상에 한계가 있다.
도 2는 저항 궤환을 가지는 공통 소스 저잡음 증폭기(Common Source Low Noise Amplifier With Resistive Shunt-Feedback)의 구성을 보인 도면이다. 도 2를 참조하면, 엔모스 트랜지스터(NM201)의 게이트에 입력단자(Vin)가 접속되고, 소스는 접지된다. 그리고 엔모스 트랜지스터(NM201)의 드레인은 출력단자(Vout)에 접속되고, 전원단자(VDD)와 엔모스 트랜지스터(NM201)의 드레인 사이에 부하저항(R201)이 접속된다. 또한 상기 엔모스 트랜지스터(NM201)의 드레인과 게이트의 사이에 궤환용 저항(R202)이 접속된다.
이러한 구성의 저항 궤환을 가지는 공통 소스 저잡음 증폭기는 입력단자(Vin)로 입력되는 신호를 엔모스 트랜지스터(NM201)가 증폭하여 출력단자(Vout)로 출력하고, 그 출력단자(Vout)로 출력되는 신호가 궤환용 저항(R202)을 통해 엔모스 트랜지스터(NM201)의 게이트로 궤환된다.
상기 저항 궤환을 가지는 공통 소스 저잡음 증폭기는 입력단자(Vin)의 입력 임피던스 Rs가 궤환용 저항(R202)에 의하여 다음의 수학식 3과 같다.
Figure 112006088230427-PAT00009
여기서, gm201은 엔모스 트랜지스터(NM201)의 컨덕턴스이다.
상기 수학식 3의 입력 임피던스의 값을 상기 입력단자(Vin)에 접속되는 신호 입력부(도면에 도시되지 않았음)의 출력 임피던스와 동일하게 설정하면, 저항 궤환을 가지는 공통 소스 저잡음 증폭기는 광대역의 입력 매칭특성을 갖게 된다.
그리고 엔모스 트랜지스터(NM201)에 대한 잡음만을 고려하면, 잡음지수(Noise Figure; NF)는 수학식 4와 같다.
Figure 112006088230427-PAT00010
여기서,
Figure 112006088230427-PAT00011
는 엔모스 트랜지스터(NM201)의 채널 길이가 서브 마이크론 단위일 경우의 잡음계수(noise factor)로서 1＜
Figure 112006088230427-PAT00012
＜2이고,
Figure 112006088230427-PAT00013
로서,
Figure 112006088230427-PAT00014
은 엔모스 트랜지스터(NM201)의 드레인과 소스 사이의 전압이 0V일 경우에 컨덕턴스이며, Rs는 입력 임피던스이다.
그러므로 도 2의 저잡음 증폭기에서 얻을 수 있는 최소 잡음지수(Minimum Noise Figure)는 3㏈ 이상이고, 실제로 부하저항(R201)과 궤환용 저항(R202)의 잡음지수까지 고려하게 되면, 실제의 잡음지수는 더욱더 커지게 되어 3㏈ 이하의 잡음지 수를 얻기가 어렵고, 저잡음 특성의 향상에 한계가 있다.
또한 궤환용 저항(R202)에 의하여 저잡음 증폭기의 동작이 불안정할 가능성이 높고, 출력 임피던스도 루프 이득만큼 감소되어, 높은 출력 임피던스를 요구하는 수신장치 등에는 사용하기가 어렵다.
도 3은 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기의 구성을 보인 회로도이다. 도 3을 참조하면, 입력단자(Vin)가 엔모스 트랜지스터(NM301)(NM302)의 게이트와 피모스 트랜지스터(PM301)의 게이트에 접속되고, 엔모스 트랜지스터(NM301)의 소스가 접지되며, 피모스 트랜지스터(PM301)의 소스와 전원단자(VDD)의 사이에 전류원(I301)이 접속된다.
상기 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)의 드레인은 궤환용 저항(R301)을 통해 엔모스 트랜지스터(NM301)(NM302)의 게이트와 피모스 트랜지스터(PM301)의 게이트에 궤환 접속된다.
또한 상기 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)의 드레인은 커패시터(C301)를 통해 엔모스 트랜지스터(NM303)의 게이트에 접속되고, 전원단자(VDD)가 저항(R302)을 통해 엔모스 트랜지스터(NM303)의 게이트에 접속된다.
상기 엔모스 트랜지스터(NM303)의 드레인은 전원단자(VDD)에 접속되고, 엔모스 트랜지스터(NM303)의 소스는 출력단자(Vout)에 접속되며, 또한 상기 출력단자(Vout)와 전원단자(VDD)의 사이에 전류원(I302)이 접속된다.
그리고 상기 엔모스 트랜지스터(NM302)의 소스는 접지되고, 드레인은 엔모스 트랜지스터(NM304)를 통해 출력단자(Vout)에 접속되며, 엔모스 트랜지스터(NM304)의 게이트에는 바이어스 전압(VB301)이 인가되게 접속된다.
이러한 구성의 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기는 입력단자(Vin)의 신호를 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)가 각기 증폭하여 드레인으로 출력한다.
상기 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)가 증폭한 신호는 커패시터(C301)를 통과한 후 엔모스 트랜지스터(NM303)를 통해 다시 증폭되어 출력단자(Vout)로 출력된다.
상기한 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기는 입력단자(Vin)의 입력 임피던스 Rs가 다음의 수학식 5와 같이 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)의 컨덕턴스에 의하여 결정된다.
Figure 112006088230427-PAT00015
여기서,
Figure 112006088230427-PAT00016
및
Figure 112006088230427-PAT00017
는 엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)의 컨덕턴스이다.
상기 수학식 5의 입력 임피던스의 값을 상기 입력단자(Vin)에 접속되는 신호 입력부의 출력 임피던스와 동일하게 설정하면, 상기 도 3의 저잡음 증폭기는 광대역의 입력 매칭특성을 갖게 된다.
그리고 입력 매칭에 의하여 발생되는 잡음(엔모스 트랜지스터(NM301) 및 피모스 트랜지스터(PM301)에 의한 잡음)은 엔모스 트랜지스터(NM302)에 의해 반전 증폭된 후 엔모스 트랜지스터(NM304)를 통해 출력단자(Vout)로 출력되고, 또한 엔모스 트랜지스터(NM303)를 통해 비반전 증폭된 후 출력단자(Vout)로 출력되어 합성된다.
그러므로 엔모스 트랜지스터(NM302)에서 반전 증폭된 잡음과 엔모스 트랜지스터(NM303)를 통해 비반전 증폭된 잡음이 상호간에 상쇄되어 약 2.4㏈ 정도의 낮은 잡음지수를 얻을 수 있다.
그러나 광대역의 입력 임피던스의 매칭이 입력단의 트랜지스터 즉, 엔모스 트랜지스터(NM301)(NM302)와 피모스 트랜지스터(PM301)에 의해 결정되므로 최적화를 위하여 입력단을 설계할 경우에 설계 파라미터 자유도가 저하되는 문제점이 있다.
도 4는 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저 잡음 증폭기의 구성을 보인 회로도이다. 도 4를 참조하면, 엔모스 트랜지스터(NM401)(NM402)의 소스에 입력단자(Vin+)(Vin-) 및 전류원(I401)(I402)이 접속된다. 또한 엔모스 트랜지스터(NM401)(NM401)의 소스가 커패시터(C401)(C402)를 각기 통해 엔모스 트랜지스터(NM402)(NM401)의 게이트에 각기 접속된다. 그리고 엔모스 트랜지스터(NM401)(NM402)의 드레인이 출력단자(Vout-)(Vout+)에 접속된다. 또한 엔모스 트랜지스터(NM401)(NM402)의 드레인과 전원단자(VDD)의 사이에 전류원(I403)(I404)이 각기 접속된다.
이러한 구성의 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저잡음 증폭기는 입력단자(Vin+)(Vin-)의 신호가 커패시터(C401)(C402)를 통해 엔모스 트랜지스터(NM402)(NM401)의 게이트에 인가되어 엔모스 트랜지스터(NM402)(NM401)가 동작하는 것으로서 입력단자(Vin+)(Vin-)의 신호가 엔모스 트랜지스터(NM401)(NM402)를 통해 증폭되어 출력단자(Vout-)(Vout+)로 출력된다.
상기 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저잡음 증폭기는 입력단인 엔모스 트랜지스터(NM401)(NM402)의 컨덕턴스를 부스트하여 잡음지수를 낮출 수 있다. 그러나 상기 커패시터를 크로스로 결합하여 컨덕턴스를 부스트한 공통 게이트 저잡음 증폭기도 상기 도 3의 잡음을 감소시킨 저항 궤환을 가지는 공통 소스 저잡음 증폭기와 마찬가지로 광대역의 입력 임피던스의 매칭이 입 력단의 트랜지스터에 의해 결정되므로 최적화를 위하여 입력단을 설계할 경우에 설계 파라미터 자유도가 저하되는 문제점이 있다.
도 5는 본 발명의 광대역 저잡음 증폭기의 제 1 실시 예의 구성을 보인 회로도이다. 도 5를 참조하면, 본 발명은 제 1 및 제 2 입력단자(INP)(INN)의 입력신호를 각기 전류로 변환하는 제 1 및 제 2 공통 게이트 증폭기(500)(510)와, 상기 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 출력신호를 증폭하여 제 1 및 제 2 출력단자(OUTN)(OUTP)로 출력하는 제 1 및 제 2 공통 소스 증폭기(520)(530)와, 상기 제 1 및 제 2 공통 게이트 증폭기(500)(510)로 흐르는 전류에 따라 상기 제 1 및 제 2 공통 소스 증폭기(520)(530)로 전류를 공급함과 아울러 상기 제 2 및 제 1 입력단자(INN)(INP)로 궤환시키는 제 1 및 제 2 전류 미러(540)(550)로 구성된다.
상기 제 1 및 제 2 공통 게이트 증폭기(500)(510)들 각각은, 엔모스 트랜지스터(NM501)(NM511)의 게이트에 각기 바이어스 전압(VB501)(VB511)이 인가되게 접속된다. 그리고 엔모스 트랜지스터(NM501)(NM511)의 소스에는 제 1 및 제 2 입력단자(INP)(INN)와, 인덕터(L501)(L511)가 각기 접속되어 그 접속점이 제 1 및 제 2 공통 소스 증폭기(520)(530)의 입력단자에 접속되며, 엔모스 트랜지스터(NM501)(NM511)의 드레인에는 상기 제 1 및 제 2 전류 미러(540)(550)가 접속된다.
상기 제 1 및 제 2 공통 소스 증폭기(520)(530)들 각각은, 상기 제 1 및 제 2 입력단자(INP)(INN)와, 상기 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 엔모 스 트랜지스터(NM501)(NM511)의 소스와, 상기 인덕터(L501)(L511)의 접속점이 커패시터(C521)(C531)를 통해 엔모스 트랜지스터(NM521)(NM531)의 게이트에 접속되고, 엔모스 트랜지스터(NM521)(NM531)의 소스는 접지된다. 상기 엔모스 트랜지스터(NM521)(NM531)의 드레인은 제 1 및 제 2 출력단자(OUTN)(OUTP)에 각기 접속됨가 아울러 저항(R521)(R531)을 통해 엔모스 트랜지스터(NM521)(NM531)의 게이트에 궤환 접속된다.
상기 제 1 및 제 2 전류 미러(540)(550)들 각각은, 전원단자(VDD)에 피모스 트랜지스터(PM541, PM542, PM543)(PM551, PM552, PM553)의 소스가 접속되어 피모스 트랜지스터(PM541)(PM551)의 드레인이 상기 엔모스 트랜지스터(NM501)(NM511)의 드레인에 각기 접속된다. 그리고 상기 피모스 트랜지스터(PM541)(PM551)의 드레인과 상기 엔모스 트랜지스터(NM501)(NM511)의 드레인의 접속점이 피모스 트랜지스터(PM542, PM543)(PM552, PM553)의 게이트에 접속되어 피모스 트랜지스터(PM542)(PM552)의 드레인이 상기 제 2 및 제 2 입력단자(INN)(INP)에 궤환 접속되고, 피모스 트랜지스터(PM542)(PM553)의 드레인이 상기 제 1 및 제 2 출력단자(OUTN)(OUTP)와, 상기 저항(R521)(R531)과, 상기 엔모스 트랜지스터(NM521)(NM531)의 드레인의 접속점에 접속된다.
이와 같이 구성된 본 발명의 광대역 저잡음 증폭기의 제 1 실시 예는, 전원 단자(VDD)에 동작전압이 인가된 상태에서 바이어스 전압(VB501)(VB511)이 인가됨에 따라 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 엔모스 트랜지스터(NM501)(NM511)가 도통상태로 된다.
그러면, 전원단자(VDD)에서 피모스 트랜지스터(PM541)(PM551), 엔모스 트랜지스터(NM501)(NM511) 및 인덕터(L501)(L511)를 통해 전류가 흐르게 되고, 피모스 트랜지스터(PM541)(PM551)에 전류미러로 연결되어 있는 피모스 트랜지스터(PM542, PM543)(PM552, PM553)로 전류가 흐르게 된다.
이와 같은 상태에서 제 1 및 제 2 입력단자(INP)(INN)로 증폭할 소정의 신호가 입력되면, 그 입력된 신호는 제 1 및 제 2 공통 게이트 증폭기(500)(510)에서 전류로 변환된다. 즉, 제 1 및 제 2 입력단자(INP)(INN)로 입력되는 신호의 전압 레벨에 따라 엔모스 트랜지스터(NM501)(NM511)의 게이트와 소스 사이의 바이어스 전압이 가변되고, 이로 인하여 엔모스 트랜지스터(NM501)(NM511)로 흐르는 전류의 레벨이 제 1 및 제 2 입력단자(INP)(INN)로 입력되는 신호의 전압 레벨에 따라 가변되어 제 1 및 제 2 공통 소스 증폭기(520)(530)로 출력된다.
상기 제 1 및 제 2 공통 소스 증폭기(520)(530)는 상기 제 1 및 제 2 공통 게이트 증폭기(500)(510)로부터 입력되는 신호가 콘덴서(C521)(C531)를 통하고, 엔모스 트랜지스터(NM521)(NM531)에서 반전 증폭된 후 제 1 및 제 2 출력단자(OUTN)(OUTP) 로 출력된다.
이러한 본 발명의 제 1 실시 예는 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 엔모스 트랜지스터(NM501)(NM511)의 드레인과 제 2 및 제 1 입력단자(INN)(INP)가 포지티브 전류 궤환을 위하여 전류미러(540)(550)로 연결된다. 이 전류미러(540)(550)에 기반한 포지티브 전류 궤환 효과에 의하여 입력 임피던스 Rs는 다음의 수학식 6과 같다.
Figure 112006088230427-PAT00018
여기서, gm501은 엔모스 트랜지스터(NM501)(NM511)의 컨덕턴스이고, NPT는 포지티브 전류 궤환을 위하여 사용한 전류미러(540)(550)의 피모스 트랜지스터(PM541)(PM551)와 피모스 트랜지스터(PM542)(PM552)로 흐르는 전류의 비율이다.
상기 수학식 6에서와 같이 본 발명은 입력 임피던스 Rs가 엔모스 트랜지스터(NM501)(NM511)의 컨덕턴스 gm501은 물론 전류미러(540)(550)의 전류 비율 NPT에 의해 결정된다. 그러므로 엔모스 트랜지스터(NM501)(NM511)의 컨덕턴스 gm501의 설계 자유도가 증가함을 알 수 있다.
도 6은 본 발명의 광대역 증폭기의 제 2 실시 예의 구성을 보인 회로도이다. 도 6을 참조하면, 본 발명의 제 2 실시 예는 제 1 및 제 2 공통 소스 증폭 기(520)(530)에 궤환용 저항(R521)(R531)을 사용하지 않고, 바이어스 전압용 저항(R600)(R610)을 사용하여 외부에서 입력되는 바이어스 전압(VB600)(VB610)이 바이어스 전압용 저항(R600)(R610)을 통해 엔모스 트랜지스터(NM521)(NM531)의 게이트에 인가되게 구성할 수도 있다.
도 7 및 도 8은 본 발명의 광대역 증폭기의 제 3 및 제 4 실시 예의 구성을 보인 회로도이다. 도 7 및 도 8을 참조하면, 본 발명의 제 3 및 제 4 실시 예는 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 엔모스 트랜지스터(NM501)(NM511)의 소스에 인덕터(L501)(L511)를 접속하지 않고, 저항(R701)(R711) 또는 전류원(I801)(I811)을 연결하여 구성할 수도 있다.
도 9는 본 발명의 광대역 증폭기의 제 5 실시 예의 구성을 보인 회로도이다. 도 9를 참조하면, 본 발명의 제 5 실시 예는 상기 제 1 및 제 2 미러(540)(550)에 피모스 트랜지스터(PM901)(PM911)를 더 구비하여 피모스 트랜지스터(PM901)(PM911)의 소스를 전원단자(VDD)에 접속하고, 피모스 트랜지스터(PM901)(PM911)의 게이트는 피모스 트랜지스터(PM541, PM542, PM543)(PM551, PM552, PM553)의 게이트에 공통 접속하며, 피모스 트랜지스터(PM901)(PM911)의 드레인은 제 1 및 제 2 출력단자(OUTN)(OUTP)에 접속 하였다.
이와 같이 구성된 본 발명의 제 5 실시 예는 제 1 및 제 2 출력단자(OUTN)(OUTP)로 출력되는 신호는 선형성이 감소됨이 없이 전류 미러(540)(550)를 기반으로 하는 전류가 출력된다.
도 10은 본 발명의 광대역 증폭기의 제 6 실시 예의 구성을 보인 회로도이다. 도 10을 참조하면, 본 발명의 제 6 실시 예는 상기 제 1 및 제 2 미러(540)(550)에 피모스 트랜지스터(PM1001)(PM1011)를 더 구비하여 피모스 트랜지스터(PM1001)(PM1011)의 소스는 전원단자(VDD)에 접속하고, 피모스 트랜지스터(PM1001)(PM1011)의 드레인은 상기 피모스 트랜지스터(PM541)(PM551)의 드레인과 상기 피모스 트랜지스터(PM541, PM542, PM543)(PM551, PM552, PM553)의 게이트의 접속점에 접속하며, 피모스 트랜지스터(PM1001)(PM1011)의 게이트에는 외부에서 바이어스 전압(VB1001)(VB1011)이 인가되게 접속하였다. 그리고 제 1 및 제 2 출력단자(OUTN)(OUTP)의 사이에는 부하저항(R1001)(R1011)을 접속하였다.
이와 같이 구성된 본 발명의 제 6 실시 예는 바이어스 전압(VB1001)(VB1011)에 따라 피모스 트랜지스터(PM1001)(PM1011)가 도통상태로 되어 전류를 공급하게 되므로 제 1 및 제 2 공통 게이트 증폭기(500)(510)의 엔모스 트랜지스터(NM501)(NM511)로 흐르는 전류가 증가되어 저전력으로 설계하는 것이 가능하다.
이러한 본 발명의 제 6 실시 예의 증폭 이득 G는 다음의 수학식 7과 같다.
Figure 112006088230427-PAT00019
gm501은 엔모스 트랜지스터(NM501)(NM511)의 컨덕턴스이고, NG는 전류미러(540)(550)의 피모스 트랜지스터(PM541)(PM551)와 피모스 트랜지스터(PM543)(PM553)로 흐르는 전류의 비율이며, RL은 저항(R1001)(R1011)의 값이며, ROUT는 제 1 및 제 2 출력단자(OUTN)(OUTP)의 출력 저항이다.
상기 수학식 7과 같이 본 발명의 광대역 저잡음 증폭기는 전류 미러(540)(550)의 전류 비율을 조절하여 증폭 이득을 조절하는 것이 가능하다. 그리고 포지티브 전류 궤환의 효과로 gm501 값의 조절이 가능하므로 증폭 이득을 조절하는 것이 가능하다.
이상에서 상세히 설명한 바와 같이 본 발명은 전류 미러를 이용하여 포지티브 전류 궤환을 하므로 입력 임피던스가 트랜지스터의 컨덕턴스는 물론 전류 미러의 전류 비율에 따라 결정되어 광대역의 입력 임피던스를 매칭시키고, 입력단의 설 계 자유도가 증가하며, 추가적인 성능의 최적화가 가능하며, 저잡음 및 높은 선형 특성을 가지며, 이득의 조절이 용이하다.
그리고 공통 게이트 증폭기 및 공통 소스 증폭기를 전류 미러로 연결하여 잡음이 상쇄되므로 잡음지수가 낮고, 저잡음으로 입력신호를 증폭할 수 있다.
또한 외부의 바이어스 전압에 따라 전류 미러로 흐르는 전류를 증폭하여 저전력의 설계가 가능하다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (9)

  1. 제 1 및 제 2 입력단자의 입력신호를 각기 전류로 변환하는 제 1 및 제 2 공통 게이트 증폭기;
    상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 증폭하여 제 1 및 제 2 출력단자로 출력하는 제 1 및 제 2 공통 소스 증폭기; 및
    상기 제 1 및 제 2 공통 게이트 증폭기로 흐르는 전류에 따라 상기 제 1 및 제 2 공통 소스 증폭기로 전류를 공급함과 아울러 상기 제 2 및 제 1 입력단자로 포워드 전류 궤환시키는 제 1 및 제 2 전류 미러로 구성된 전류 미러를 이용한 광대역 저잡음 증폭기.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 공통 게이트 증폭기들 각각은;
    게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터와 접지의 사이에 접속되는 인덕터로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 공통 게이트 증폭기들 각각은;
    게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터와 접지의 사이에 접속되는 저항으로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  4. 제 1 항에 있어서, 상기 제 1 및 제 2 공통 게이트 증폭기들 각각은;
    게이트에 바이어스 전압이 인가되고, 드레인이 상기 제 1 및 제 2 전류 미러에 접속되며, 소스에 제 1 및 제 2 입력단자가 각기 접속되는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터와 접지의 사이에 접속되는 전류원으로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  5. 제 1 항에 있어서, 상기 제 1 및 제 2 공통 소스 증폭기들 각각은;
    상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 입력하는 콘덴서;
    상기 출력전류 콘덴서를 통과한 신호를 반전 증폭하여 상기 제 1 및 제 2 출력단자로 출력하는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터의 게이트 및 드레인의 사이에 접속된 궤환용 저항으로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  6. 제 1 항에 있어서, 상기 제 1 및 제 2 공통 소스 증폭기들 각각은;
    상기 제 1 및 제 2 공통 게이트 증폭기의 출력신호를 입력하는 콘덴서;
    상기 출력전류 콘덴서를 통과한 신호를 반전 증폭하여 상기 제 1 및 제 2 출력단자로 출력하는 엔모스 트랜지스터; 및
    상기 엔모스 트랜지스터의 게이트에 바이어스 전압을 공급하는 저항으로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  7. 제 1 항에 있어서, 상기 제 1 및 제 2 전류 미러들 각각은;
    소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지스터;
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터; 및
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  8. 제 1 항에 있어서, 상기 제 1 및 제 2 전류 미러들 각각은;
    소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지스터;
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터;
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터; 및
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인에 상기 제 1 및 제 2 출력단자가 각기 접속된 제 2 피모스 트랜지스터로 구성됨을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
  9. 제 1 항에 있어서, 상기 제 1 및 제 2 전류 미러들 각각은;
    소스가 전원단자에 접속되고, 게이트가 소스와 상기 제 1 및 제 2 공통 게이트 증폭기에 접속된 제 1 피모스 트랜지스터;
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 2 및 제 1 입력단자에 접속된 제 2 피모스 트랜지스터;
    소스가 전원단자에 접속되고, 게이트가 상기 제 1 피모스 트랜지스터의 게이트 및 드레인과 상기 제 1 및 제 2 공통 게이트 증폭기에 접속되며, 드레인이 상기 제 1 및 제 2 공통 소스 증폭기에 접속된 제 3 피모스 트랜지스터;
    바이어스 전압에 따라 상기 제 1 및 제 2 공통 게이트 증폭기로 흐르는 전류를 증가시키는 제 5 피모스 트랜지스터를 포함하고,
    상기 제 1 및 제 2 출력단자의 사이에 접속된 부하저항을 더 포함하는 것을 특징으로 하는 전류 미러를 이용한 광대역 저잡음 증폭기.
KR1020060118742A 2006-11-29 2006-11-29 전류 미러를 이용한 광대역 저잡음 증폭기 KR20080048591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118742A KR20080048591A (ko) 2006-11-29 2006-11-29 전류 미러를 이용한 광대역 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118742A KR20080048591A (ko) 2006-11-29 2006-11-29 전류 미러를 이용한 광대역 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR20080048591A true KR20080048591A (ko) 2008-06-03

Family

ID=39804662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118742A KR20080048591A (ko) 2006-11-29 2006-11-29 전류 미러를 이용한 광대역 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR20080048591A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100655B1 (ko) * 2009-09-17 2012-01-03 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
WO2012021009A2 (ko) * 2010-08-13 2012-02-16 삼성전자 주식회사 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
CN110113013A (zh) * 2019-06-27 2019-08-09 中国电子科技集团公司第五十四研究所 一种用于低噪声放大器的高倍频程超宽带输入匹配电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100655B1 (ko) * 2009-09-17 2012-01-03 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
WO2012021009A2 (ko) * 2010-08-13 2012-02-16 삼성전자 주식회사 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
KR20120015887A (ko) * 2010-08-13 2012-02-22 삼성전자주식회사 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
WO2012021009A3 (ko) * 2010-08-13 2012-04-19 삼성전자 주식회사 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
US8886151B2 (en) 2010-08-13 2014-11-11 Samsung Electronics Co., Ltd. Receiving device and method for removing mismatch between signal paths in a low noise amplifier in wireless communication system, and low-power amplifier therefor
US9197265B2 (en) 2010-08-13 2015-11-24 Samsung Electronics Co., Ltd. Receiving device and method for removing mismatch in wireless communication system, and low-power amplifier thereof
CN110113013A (zh) * 2019-06-27 2019-08-09 中国电子科技集团公司第五十四研究所 一种用于低噪声放大器的高倍频程超宽带输入匹配电路
CN110113013B (zh) * 2019-06-27 2024-03-22 中国电子科技集团公司第五十四研究所 一种用于低噪声放大器的高倍频程超宽带输入匹配电路

Similar Documents

Publication Publication Date Title
KR100705326B1 (ko) 피드백형 가변이득 증폭기 및 그 제어방법
US7282994B2 (en) Active load with adjustable common-mode level
WO2010100741A1 (ja) 光通信装置
JP5012412B2 (ja) 増幅装置及びバイアス回路
US7271663B2 (en) Operational amplifier output stage and method
US8319553B1 (en) Apparatus and methods for biasing amplifiers
CN111293987A (zh) 具有前馈电流的跨阻放大器
US20090072905A1 (en) Variable gain amplifier having wide gain variation and wide bandwidth
US8294518B2 (en) Class-AB/B amplifier and quiescent control circuit for implementation with same
US7378908B2 (en) Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same
US8890612B2 (en) Dynamically biased output structure
CN111628730B (zh) 电流复用可变增益低噪声放大器
KR20070092356A (ko) 광대역 저잡음 증폭기
KR20080048591A (ko) 전류 미러를 이용한 광대역 저잡음 증폭기
US20060170497A1 (en) Gain variable amplifier
KR100864898B1 (ko) Ｃｍｏｓ 가변 이득 증폭기
KR100499859B1 (ko) 가변 이득 증폭기
KR100574969B1 (ko) 향상된 이득을 가지는 조절된 캐스코드 증폭 회로
KR20090047619A (ko) 광대역 증폭기
US6566959B2 (en) Amplifier circuit having a particular biasing arrangement
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
JP2009077142A (ja) 低雑音増幅回路
KR101350555B1 (ko) 부궤환 저잡음 증폭기
JP7251388B2 (ja) トランスインピーダンス増幅回路
JP2005347949A (ja) 差動増幅回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination