KR20230083720A - 저잡음 증폭기 및 이의 동작 방법 - Google Patents

저잡음 증폭기 및 이의 동작 방법 Download PDF

Info

Publication number
KR20230083720A
KR20230083720A KR1020210171990A KR20210171990A KR20230083720A KR 20230083720 A KR20230083720 A KR 20230083720A KR 1020210171990 A KR1020210171990 A KR 1020210171990A KR 20210171990 A KR20210171990 A KR 20210171990A KR 20230083720 A KR20230083720 A KR 20230083720A
Authority
KR
South Korea
Prior art keywords
transistor
signal
terminal
output
low noise
Prior art date
Application number
KR1020210171990A
Other languages
English (en)
Inventor
성낙균
전현구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210171990A priority Critical patent/KR20230083720A/ko
Priority to US17/863,729 priority patent/US20230179152A1/en
Priority to CN202211188794.XA priority patent/CN116232255A/zh
Publication of KR20230083720A publication Critical patent/KR20230083720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

저잡음 증폭기가 개시될 수 있다. 상기 저잡음 증폭기는, 입력 신호를 증폭하는 제1 트랜지스터, 상기 제1 트랜지스터와 함께 캐스캐이드(cascade) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제2 트랜지스터, 그리고 상기 제1 트랜지스터와 함께 캐스코드(cascode) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제3 트랜지스터를 포함할 수 있으며, 상기 제2 트랜지스터의 출력 신호와 상기 제3 트랜지스터의 출력 신호의 합인 제1 신호를 출력할 수 있다.

Description

저잡음 증폭기 및 이의 동작 방법{LOW NOISE AMPLIFIER AND OPERATING METHOD THEREOF}
본 기재는 저잡음 증폭기 및 이의 동작 방법에 관한 것이다.
저잡음 증폭기(Low Noise Amplifier, LNA)는 무선 통신기의 수신단에 포함되며 안테나를 통해 수신되는 약한 신호를 잡음(noise)에 강한 신호로 증폭하는 소자이다. 이러한 저잡음 증폭기는 수신단의 잡음 성능을 결정하는 중요한 회로이다. 그리고 저잡음 증폭기은 높은 전압 이득과 낮은 전류 소모 특성을 만족하는 것이 필요하며, 이를 위해 전류 재사용 구조를 활용한 저전력 저잡음 증폭기 개발이 지속적으로 이루어지고 있다.
하지만, 전류 재사용 구조를 가지는 저잡음 증폭기는 높은 전압 이득으로 인해 IP3(third order Intercept Point) 특성이 다른 구조들에 비해 상대적으로 낮을 값을 가질 수 있다.
실시예들 중 적어도 하나의 실시예는 비선형 특성을 개선하는 저잡음 증폭기 및 이의 동작 방법을 제공할 수 있다.
한 측면에 따르면, 저잡음 증폭기가 제공될 수 있다. 상기 저잡음 증폭기는, 입력 신호를 증폭하는 제1 트랜지스터, 상기 제1 트랜지스터와 함께 캐스캐이드(cascade) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제2 트랜지스터, 그리고 상기 제1 트랜지스터와 함께 캐스코드(cascode) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제3 트랜지스터를 포함할 수 있으며, 상기 제2 트랜지스터의 출력 신호와 상기 제3 트랜지스터의 출력 신호의 합인 제1 신호를 출력할 수 있다.
상기 제2 트랜지스터의 제1 단자와 상기 제3 트랜지스터의 제1 단자가 접점을 통해 서로 연결될 수 있으며, 상기 접점에서 상기 제1 신호가 출력될 수 있다.
상기 제2 트랜지스터는 공통-소스 구조일 수 있으며, 상기 제3 트랜지스터는 공통-게이트 구조일 수 있다.
상기 제1 트랜지스터는 공통-소스 구조일 수 있다.
상기 제1 트랜지스터의 상기 출력 신호는 상기 제2 트랜지스터의 제어 단자에 입력될 수 있으며, 상기 제1 트랜지스터의 상기 출력 신호는 상기 제3 트랜지스터의 제2 단자에 입력될 수 있다.
상기 저잡음 증폭기는 상기 입력 신호가 입력되는 제1 단자와 상기 제1 트랜지스터의 제어 단자 사이에 연결되는 입력 매칭 네트워크를 더 포함할 수 있으며, 상기 입력 매칭 네트워크는, 상기 제1 단자에 일단이 연결되는 인덕터, 상기 인덕터의 타단과 상기 제1 트랜지스터의 상기 제어 단자 사이에 연결되는 제1 커패시터, 그리고 상기 제1 트랜지스터의 상기 제어 단자와 상기 제1 트랜지스터의 제1 단자 사이에 연결되는 제2 커패시터를 포함할 수 있다.
상기 저잡음 증폭기는, 상기 제1 트랜지스터의 상기 출력 신호가 출력되는 상기 제1 트랜지스터의 제1 단자와 상기 제2 트랜지스터의 제2 단자 사이에 연결되는 RF(Radio Frequency) 초크 회로를 더 포함할 수 있다.
상기 RF 초크 회로는, 상기 제1 트랜지스터의 상기 제1 단자와 상기 제2 트랜지스터의 상기 제2 단자 사이에 연결되는 인덕터, 그리고 상기 제2 트랜지스터의 상기 제2 단자와 접지 사이에 연결되는 커패시터를 포함할 수 있다.
상기 제2 트랜지스터의 상기 출력 신호에 비선형 성분에 대한 위상과 상기 제3 트랜지스터의 상기 출력 신호에 포함된 비선형 성분에 대한 위상은 서로 반대일 수 있다.
다른 측면에 따르면, 입력 단자로부터 RF(Radio Frequency) 신호를 입력 받아 증폭한 후 출력 단자로 출력하는 저잡음 증폭기가 동작하는 방법이 제공될 수 있다. 상기 방법은, 제1 트랜지스터를 통해 상기 RF 신호를 증폭하여, 제1 신호를 생성하는 단계, 상기 제1 트랜지스터와 캐스캐이드(cascade) 구조로 연결되는 제2 트랜지스터를 통해, 상기 제1 신호를 증폭하여 제2 신호를 생성하는 단계, 상기 제1 트랜지스터와 캐스코드(cascode) 구조로 연결되는 제3 트랜지스터를 통해, 상기 제1 신호를 증폭하여 제3 신호를 생성하는 단계, 그리고 상기 제2 신호와 상기 제3 신호를 결합하여 상기 출력 단자로 출력하는 단계를 포함할 수 있다.
상기 제2 트랜지스터의 제1 단자와 상기 제3 트랜지스터의 제1 단자가 연결되는 접점에서, 상기 제2 신호와 상기 제3 신호가 결합될 수 있다.
상기 제2 신호에 포함된 비선형 성분에 대한 위상과 상기 제3 신호에 포함된 비선형 성분에 대한 위상은 서로 반대일 수 있다.
상기 제2 신호를 생성하는 단계는, 상기 제2 트랜지스터의 제어 단자로 상기 제1 신호를 입력 받는 단계, 그리고 상기 제1 신호를 증폭하여 상기 제2 트랜지스터의 상기 제1 단자로 상기 제2 신호를 출력하는 단계를 포함할 수 있다.
상기 제3 신호를 생성하는 단계는, 상기 제3 트랜지스터의 제2 단자로 상기 제1 신호를 입력 받는 단계, 그리고 상기 제1 신호를 증폭하여 상기 제3 트랜지스터의 상기 제1 단자로 상기 제3 신호를 출력하는 단계를 포함할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면 증폭된 신호에서 비선형 성분을 상쇄시킴으로써 비선형 특성을 개선할 수 있다.
도 1은 한 실시예에 따른 저잡음 증폭기를 나타내는 회로도이다.
도 2는 도 1의 저잡음 증폭기에서 RF 신호의 위상 관계를 나타내는 도면이다.
도 3은 도 1의 저잡음 증폭기의 구체적인 구성을 나타내는 회로이다.
도 4는 한 실시예에 따른 저잡음 증폭기에 대한 시뮬레이션 결과를 나타내는 그래프이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "커플링(coupling)"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 커플링"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 커플링"되어 있는 경우를 포함한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 연결"되어 있는 경우 뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 연결"되어 있는 경우, 또는 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, RF(Radio Frequency) 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 한 실시예에 따른 저잡음 증폭기(100)를 나타내는 회로도이다.
도 1에 나타낸 바와 같이, 한 실시예에 따른 저잡음 증폭기(100)는 입력 매칭 네트워크(110), 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), RF 초크 회로(120), 그리고 출력 매칭 네트워크(130)를 포함할 수 있다. 그리고, 저잡음 증폭기(100)는 인덕터(L1), 인덕터(L2), 그리고 저항(R1)을 더 포함할 수 있다.
도 1에서, 트랜지스터(M1~M3)는 전계효과 트랜지스터(FET), 바이폴라 트랜지스터 등 다양한 트랜지스터로 구현될 수 있다. 그리고 도 1에서는 트랜지스터(M~M3)를 n-type으로 나타냈지만 p-type으로 대체될 수 있다. 이하에서는 설명의 편의상 트랜지스터(M1~M3)가 FET인 것을 가정하지만 다른 트랜지스터로 대체될 수 있다.
입력 매칭 네트워크(110)는 RF 입력 단자(RFin)와 트랜지스터(M1)의 제어단자(예를 들면, 게이트) 사이에 연결될 수 있으며, 입력되는 RF(Radio Frequency) 신호와 트랜지스터(M1) 사이에 임피던스 매칭을 수행할 수 있다. 입력 매칭 네트워크(110)는 인덕터와 커패시터 중 적어도 하나의 조합으로 구현될 수 있다.
트랜지스터(M1)는 증폭 트랜지스터이며, 트랜지스터(M1)의 게이트에 증폭하고자 하는 RF 신호가 입력될 수 있다. 트랜지스터(M1)의 게이트에는 바이어스 전압(VB1)이 인가될 수 있다. 바이어스 전압(VB1)에 의해, 트랜지스터(M1)는 증폭 동작을 수행할 수 있다. 그리고, 트랜지스터(M1)의 드레인으로 증폭된 신호가 출력될 수 있다. 트랜지스터(M1)의 게이트로 증폭하고자 하는 RF 신호가 입력되고 증폭된 신호가 트랜지스터(M1)의 드레인으로 출력되므로, 트랜지스터(M1)는 공통-소스(common-source) 구조를 가질 수 있다.
인덕터(L1)은 트랜지스터(M1)의 소스와 접지 사이에 연결될 수 있다. 인덕터(L1)는 디제너레이션 회로(degeneration circuit)로서 입력 매칭 네트워크(110)의 임피던스 매칭을 향상시킬 수 있다. 이를 통해, 인덕터(L1)는 저잡음 증폭기(100)의 이득 및 잡음 지수(Noise Figure)를 최적화할 수 있다. 트랜지스터(M1)가 바이폴라 트랜지스터(Bipolar Transistor)로 구현되는 경우, 인덕터(L1)는 에미터 디제너레이션(emitter degeneration)을 제공할 수 있다. 그리고 트랜지스터(M1)가 전계효과 트랜지스터(Field Effect Transistor, FET)로 구현되는 경우, 인덕터(L1)는 소스 디제레이션(source degeneration)을 제공할 수 있다. 인덕터(L1)는 디제너레이션 회로의 역할을 수행하기 위해 저항으로 대체될 수 있다.
트랜지스터(M2)는 트랜지스터(M1)와 함께 캐스캐이드(cascade) 구조를 형성하며 트랜지스터(M1)의 출력 신호를 증폭할 수 있다. 트랜지스터(M2)의 게이트는 트랜지스터(M1)의 드레인에 연결되며, 트랜지스터(M2)의 게이트에 증폭하고자 하는 RF 신호가 입력된다. 즉, 트랜지스터(M2)의 게이트는 트랜지스터(M1)의 드레인으로부터 출력되는 RF 신호를 입력 받아 증폭하며, 트랜지스터(M2)의 드레인은 증폭한 신호를 출력할 수 있다. 이에 따라, 트랜지스터(M2)는 공통-소스(common-source) 구조를 가질 수 있다.
한편, RF 초크 회로(120)가 트랜지스터(M2)의 소스와 트랜스터(M1)의 드레인 사이에 연결될 수 있다. RF 초크 회로(120)는 트랜지스터(M1)의 출력 RF 신호(트랜지스터(M1)의 드레인에서 출력되는 RF 신호)가 트랜지스터(M2)의 소스로 유입되는 것을 방지할 수 있다. 하나의 예로서, RF 초크 회로(120)는 인덕터를 통해 구현될 수 있다.
트랜지스터(M3)는 트랜지스터(M1)와 함께 캐스코드(cascode) 구조를 형성하며 트랜지스터(M1)의 출력 신호를 증폭할 수 있다. 트랜지스터(M3)의 소스는 트랜지스터(M1)의 드레인에 연결되며, 트랜지스터(M3)의 소스에 증폭하고자 하는 RF 신호가 입력된다. 즉, 트랜지스터(M3)의 소스는 트랜지스터(M1)의 드레인에서 출력되는 RF 신호를 입력 받아 증폭하며, 트랜지스터(M3)의 드레인은 증폭한 신호를 출력할 수 있다. 그리고, 트랜지스터(M3)의 게이트에는 바이어스 전압(VB3)이 인가될 수 있다. 바이어스 전압(VB3)에 의해, 트랜지스터(M3)는 증폭 동작을 수행할 수 있다. 이에 따라, 트랜지스터(M3)는 공통-게이트(common-gate) 구조를 가질 수 있다.
트랜지스터(M2)의 드레인과 트랜지스터(M2)의 드레인은 서로 연결될 수 있으며, 도 1에서 연결되는 접점을 N1로 나타낸다. 즉, 트랜지스터(M2)의 출력 신호와 트랜지스터(M3)의 출력 신호는 서로 합해지며, 합해진 두 출력 신호가 저잡음 증폭기(100)의 최종 출력 신호에 해당된다. 트랜지스터(M2)의 출력 신호와 트랜지스터(M3)의 출력 신호가 서로 합해짐으로 인해, 저잡음 증폭기(100)의 비선형 특성이 개선될 수 있는데, 이에 대해서는 아래에서 좀 더 상세히 설명한다.
한편, 인덕터(L2)는 전원 전압(VDD)(power supply voltage)과 접점(N1) 사이에 연결될 수 있다. 트랜지스터(M2)와 트랜지스터(M3)는 인덕터(L2)를 통해 전원 전압(VDD)를 공급받을 수 있다. 여기서, 인덕터(L2)는 RF 초크(RF choke) 기능을 수행할 수도 있고 출력 임피던스 매칭 기능을 수행할 수도 있다.
출력 매칭 네트워크(130)는 접점(N1)과 RF 출력 단자(RFout) 사이에 연결될 수 있으며, 출력 임피던스 매칭을 수행할 수 있다. 출력 매칭 네트워크(130)는 인덕터와 커패시터 중 적어도 하나의 조합으로 구현될 수 있다. 하나의 예로서, 인덕터(L2)는 출력 매칭 네트워크(130)에 포함될 수 있다.
도 1에서, RF 신호 관점에서, 트랜지스터(M1)과 트랜지스터(M2)는 서로 간에 캐스캐이드(cascade) 연결 구조를 형성되어, 높은 전압 이득이 획득될 수 있다. DC(Direct Current) 신호 관점에서는 트랜지스터(M1)과 트랜지스터(M2)는 서로 간에 캐스캐이드(cascade) 구조를 형성하며, 이를 통해 전원 전압(VDD)으로부터 공급되는 공급 전류(supply current)가 공유될 수 있다. 즉, 트랜지스터(M1)과 트랜지스터(M2)는 전류 재사용 구조를 형성하며, 이를 통해 소비 전류가 절감될 수 있다. 한편, RF 신호 관점에서, 트랜지스터(M1)과 트랜지스터(M3)는 서로 간에 캐스코드(cascode) 구조를 형성하며, 이를 통해 비선형 특성이 개선될 수 있다. 이하에서는, 한 실시예에 따른 저잡음 증폭기(100)가 비선형 특성이 개선되는 이유에 대해서는 상세히 설명한다.
일반적으로, 증폭기에서 비선형 특성은 비선형 트랜스컨덕턴스(g''m)에 결정되며, 비선형 트랜스컨덕턴스(g''m)는 아래의 수학식 1을 만족한다. 여기서, 비선형 트랜스컨덕턴스(g''m)는 3차(third order) 트랜스컨덕턴스를 나타낸다.
Figure pat00001
상기 수학식 1에서, IM3는 third order Intermodulation을 나타내며, gm은 증폭기의 선형 트랜스컨덕턴스를 나타낸다. 상기 수학식 1을 참조하면, 비선형 트랜스컨덕턴스(g''m)가 최소화될수록, 비선형 특성이 개선됨을 알 수 있다.
한편, 아래의 수학식 2는 일반적인 NMOS(N type Metal Oxide semiconductor FET) 증폭기의 출력 전류를 나타내며, 비선형 특성이 함께 출력되는 것을 알 수 있다.
Figure pat00002
상기 수학식 2에서, iout은 NMOS 증폭기의 출력 전류를 나타내며, Vgs는 NMOS 증폭기의 게이트-소스 전압을 나타낸다.
상기에서 설명한 바와 같이, 저잡음 증폭기(100)로 입력되는 RF 신호는 트랜지스터(M1)에 의해 증폭되며, 트랜지스터(M1)에 의해 증폭된 RF 신호는 트랜지스터(M3)의 소스로 입력된다. 여기서, 입력되는 RF 신호가 서로 캐스코드(cascode) 구조로 연결되는 트랜지스터(M1)과 트랜지스터(M3)를 통과하는 경우, 출력 전류(iM1-M3)는 캐스코드 전류식에 의해 아래의 수학식 3과 같이 나타낼 수 있다.
Figure pat00003
상기 수학식 3에서, Vin은 저잡음 증폭기(100)로 입력되는 RF 신호, 즉 트랜지스터(M1)의 게이트로 입력되는 RF 신호를 나타낸다. gm1은 트랜지스터(M1)의 트랜스컨덕턴스를 나타내며, gm3는 트랜지스터(M3)의 트랜스컨덕턴스를 나타낸다.
한편, 트랜지스터(M1)에 의해 증폭된 RF 신호는 트랜지 스터(M2)의 게이트로도 입력된다. 즉, 입력되는 RF 신호가 서로 캐스캐이드(cascade) 구조로 연결되는 트랜지스터(M1)과 트랜지스터(M2)를 통과하는 경우, 출력 전류(iM1-M2)는 캐스캐이드 전류식에 의해 아래의 수학식 4와 같이 나타낼 수 있다.
Figure pat00004
트랜지스터(M1)의 드레인 임피던스(RD,M1)가 트랜지스터(M3)의 입력 임피던스(Rin,M3)와 유사하다고 가정하면, 아래의 수학식 5의 관계가 성립될 수 있다.
Figure pat00005
한편, 상기 수학식 5를 감안하면, 트랜지스터(M1)의 RF 출력 전압은 아래의 수학식 6과 같이 나타낼 수 있다.
Figure pat00006
트랜지스터(M1)의 RF 출력 전압은 트랜지스터(M2)의 게이트로 입력되므로, 상기 수학식 6을 상기 수학식 2에 적용하면, 출력 전류(iM1-M2)는 상기 수학식 4와 같이 나타낼 수 있다.
그리고, 트랜지스터(M2)의 드레인과 트랜지스터(M3)의 드레인은 접점(N1)에 의해 서로 연결되므로, 최종 출력 전류(iout)는 상기 수학식 3과 상기 수학식 4의 합으로 표현될 수 있다. 즉, 최종 출력 전류(iout)는 아래의 수학식 7과 같이 나타낼 수 있다.
Figure pat00007
상기 수학식 7을 참조하면, 트랜지스터(M2)와 트랜지스터(M3)로 입력되는 RF 신호는 서로 상반된 위상 차이를 갖는 신호로 증폭된다. 여기서, 접점(N1)에 의해 트랜지스터(M2)의 드레인과 트랜지스터(M3)의 드레인이 연결되므로, 3차 IMD(intermodulation)이 상쇄되어 작아지게 된다. 한편, 원 신호(fundamental signal)의 감쇄는 최소화하고 3차 IMD 성분의 감쇄는 최대화할 수 있는 트랜지스터(M1, M2, M3)의 사이즈 및 바이어스 포이트 조절이 필요할 수 있다.
도 2는 도 1의 저잡음 증폭기에서 RF 신호의 위상 관계를 나타내는 도면이다.
도 2에서, 실선은 원 신호(fundamental signal)을 나타내며, 점선은 3차 IMD 성분의 신호를 나타낸다.
S210은 저잡음 증폭기(100)로 입력되는 입력 RF 신호를 나타낸다. S210과 같은 RF 신호는 트랜지스터(M1)에 의해 증폭되며, 이로 인해 S220과 같은 신호가 트랜지스터(M1)의 드레인에 출력된다. S220을 참조하면, 원 신호는 위상이 반전되고, 3차 IMD 성분의 신호가 트랜지스터(M1)의 비선형 특성으로 인해 발생될 수 있다.
트랜지스터(M1)의 출력 RF 신호(S220)는 트랜지스터(M3)의 소스로 입력된다. 트랜지스터(M1)과 트랜지스터(M3)는 서로 캐스코드 구조로 연결되며, 트랜지스터(M3)는 공통-게이트(common-gate) 구조이다. 이에 따라, S230과 같은 신호가 트랜지스터(M3)의 드레인에 출력된다. S220과 S230을 참조하면, 원 신호와 3차 IMD 성분의 신호 모두 위상이 반전되지 않는다.
그리고, 트랜지스터(M1)의 출력 RF 신호(S220)는 트랜지스터(M2)의 게이트로 입력된다. 트랜지스터(M1)과 트랜지스터(M2)는 서로 캐스캐이드 구조로 연결되며, 트랜지스터(M2)는 공통-소스(common-source) 구조이다. 이에 따라, S240과 같은 신호가 트랜지스터(M2)의 드레인에 출력된다. S220과 S240을 참조하면, 원 신호와 3차 IMD 성분의 신호 모두 위상이 반전된다.
접점(N1)에 의해 S230과 같은 신호와 S240과 같은 신호는 서로 합해지게 되며, 이로 인해 S250과 같은 최종 출력 신호가 생성된다. S230과 S240을 참조하면, 3차 IMD 성분의 신호는 위상이 서로 반대이므로, 최종 출력 신호에서 3차 IMD 성분의 신호는 서로 상쇄된다. 이에 따라, 한 실시예에 따른 저잡음 증폭기(100)의 최종 RF 출력 신호는 3차 IMD 성분이 감쇄되어 비선형 특성이 개선될 수 있다.
도 3은 도 1의 저잡음 증폭기의 구체적인 구성을 나타내는 회로이다. 좀 더 상세히 설명하면, 도 3은 도 1의 구성 중 입력 매칭 네트워크(110), RF 초크 회로(120), 그리고 출력 매칭 네트워크(130)의 한 예를 나타낸다.
도 3에 나타낸 바와 같이, 입력 매칭 네트워크(110)는 인덕터(L3), 커패시터(C1), 그리고 커패시터(C2)를 포함할 수 있다. 인덕터(L3)의 일단은 RF 입력 단자(RFin)에 연결될 수 있으며, 커패시터(C1)는 인덕터(L3)의 타단과 트랜지스터(M1)의 게이트에 연결될 수 있다. 그리고, 커패시터(C2)는 트랜지스터(M1)의 게이트와 소스 사이에 연결될 수 있다. 커패시터(C1)는 커플링 커패시터 역할을 수행할 수 있으며, 커패시터(C2)는 트랜지스터(M1)의 게이트-소스 기생 커패시턴스를 보완하는 역할을 수행할 수 있다. 한편, 인덕터(L3), 커패시터(C1), 그리고 커패시터(C2)로 구성된 입력 매칭 네트워크(110)와 인덕터(L1)는 SINM(Simultaneously Input and Noise impedance Matching)을 달성할 수 있다.
한편, 트랜지스터(M1)의 드레인과 트랜지스터(M2)의 게이트 사이에 커패시터(C3)가 연결될 수 있다. 커패시터(C3)는 커플링 커패시터의 역할을 수행하며, 이를 통해 트랜지스터(M1)의 출력 RF 신호가 트랜지스터(M2)의 게이트 및 트랜지스터(M3)의 소스로 전달될 수 있다.
RF 초크 회로(120)는 인덕터(L4)와 커패시터(C4)를 포함할 수 있다. 인덕터(L4)는 트랜지스터(M1)의 드레인과 트랜지스터(M2)의 소스 사이에 연결될 수 있다. 커패시터(C4)는 트랜지스터(M2)의 소스와 접지 사이에 연결될 수 있다. 인덕터(L4)는 트랜지스터(M1)의 출력 RF 신호(트랜지스터(M1)의 드레인에서 출력되는 RF 신호)가 트랜지스터(M2)의 소스로 유입되는 것을 방지할 수 있다. 그리고, 커패시터(C4)는 인덕터(L4)를 통해 통과될 수 있는 RF 신호를 접지로 바이패싱하는 역할을 수행할 수 있다.
출력 매칭 네트워크(130)는 커패시터(C5), 커패시터(C6), 그리고 상기 도 1에서 설명한 인덕터(L2)을 포함할 수 있다. 커패시터(C5)는 인덕터(L2)의 양단에 병렬로 연결될 수 있으며, 커패시터(C5)와 인덕터(L2)는 LC 병렬 회로를 형성할 수 있다. 커패시터(C6)는 접점(N1)과 RF 출력 단자(RFout) 사이에 연결되며 출력 임피던스 매칭 역할과 커플링 커패시터 역할을 수행할 수 있다. 그리고, 인덕터(L2)는 RF 초크(RF choke) 역할과 출력 임피던스 매칭 역할을 수행할 수 있다. 인덕터(L2), 커패시터(C5), 그리고 커패시터(C6)의 값들은 동작 주파수 대역에서 원하고자 하는 이득과 출력 임피던스 특성을 동시에 만족하는 값으로 설정될 수 있다.
도 4는 한 실시예에 따른 저잡음 증폭기(100)에 대한 시뮬레이션 결과를 나타내는 그래프이다.
도 4에서, S410은 트랜지스터(M3)가 없는 저잡음 증폭기에 대한 P1dB를 나타내며, S420은 트랜지스터(M3)가 있는 저잡음 증폭기(100)에 대한 P1dB를 나타낸다. 그리고, S430은 트랜지스터(M3)가 없는 저잡음 증폭기에 대한 3차 IMD(즉, IIP3)를 나타내며, S440은 트랜지스터(M3)가 있는 저잡음 증폭기(100)에 대한 3차 IMD를 나타낸다.
S430과 S440을 참조하면, 한 실시예에 따른 저잡음 증폭기(100)는 3차 IMD 성분이 감쇄되어, 비선형 특성이 개선됨을 확인할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 저잡음 증폭기
110: 입력 매칭 네트워크
120: RF 초크 회로
130: 출력 매칭 네트워크

Claims (14)

  1. 입력 신호를 증폭하는 제1 트랜지스터,
    상기 제1 트랜지스터와 함께 캐스캐이드(cascade) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제2 트랜지스터, 그리고
    상기 제1 트랜지스터와 함께 캐스코드(cascode) 구조를 형성하며, 상기 제1 트랜지스터의 출력 신호를 증폭하는 제3 트랜지스터를 포함하며,
    상기 제2 트랜지스터의 출력 신호와 상기 제3 트랜지스터의 출력 신호의 합인 제1 신호를 출력하는 저잡음 증폭기.
  2. 제1항에 있어서,
    상기 제2 트랜지스터의 제1 단자와 상기 제3 트랜지스터의 제1 단자가 접점을 통해 서로 연결되며,
    상기 접점에서 상기 제1 신호가 출력되는 저잡음 증폭기.
  3. 제2항에 있어서,
    상기 제2 트랜지스터는 공통-소스 구조이며, 상기 제3 트랜지스터는 공통-게이트 구조인 저잡음 증폭기.
  4. 제3항에 있어서,
    상기 제1 트랜지스터는 공통-소스 구조인 저잡음 증폭기.
  5. 제2항에 있어서,
    상기 제1 트랜지스터의 상기 출력 신호는 상기 제2 트랜지스터의 제어 단자에 입력되며,
    상기 제1 트랜지스터의 상기 출력 신호는 상기 제3 트랜지스터의 제2 단자에 입력되는 저잡음 증폭기.
  6. 제1항에 있어서,
    상기 입력 신호가 입력되는 제1 단자와 상기 제1 트랜지스터의 제어 단자 사이에 연결되는 입력 매칭 네트워크를 더 포함하며,
    상기 입력 매칭 네트워크는,
    상기 제1 단자에 일단이 연결되는 인덕터,
    상기 인덕터의 타단과 상기 제1 트랜지스터의 상기 제어 단자 사이에 연결되는 제1 커패시터, 그리고
    상기 제1 트랜지스터의 상기 제어 단자와 상기 제1 트랜지스터의 제1 단자 사이에 연결되는 제2 커패시터를 포함하는 저잡음 증폭기.
  7. 제2항에 있어서,
    상기 제1 트랜지스터의 상기 출력 신호가 출력되는 상기 제1 트랜지스터의 제1 단자와 상기 제2 트랜지스터의 제2 단자 사이에 연결되는 RF(Radio Frequency) 초크 회로를 더 포함하는 저잡음 증폭기.
  8. 제7항에 있어서,
    상기 RF 초크 회로는,
    상기 제1 트랜지스터의 상기 제1 단자와 상기 제2 트랜지스터의 상기 제2 단자 사이에 연결되는 인덕터, 그리고
    상기 제2 트랜지스터의 상기 제2 단자와 접지 사이에 연결되는 커패시터를 포함하는 저잡음 증폭기.
  9. 제1항에 있어서,
    상기 제2 트랜지스터의 상기 출력 신호에 비선형 성분에 대한 위상과 상기 제3 트랜지스터의 상기 출력 신호에 포함된 비선형 성분에 대한 위상은 서로 반대인 저잡음 증폭기.
  10. 입력 단자로부터 RF(Radio Frequency) 신호를 입력 받아 증폭한 후 출력 단자로 출력하는 저잡음 증폭기가 동작하는 방법으로서,
    제1 트랜지스터를 통해 상기 RF 신호를 증폭하여, 제1 신호를 생성하는 단계,
    상기 제1 트랜지스터와 캐스캐이드(cascade) 구조로 연결되는 제2 트랜지스터를 통해, 상기 제1 신호를 증폭하여 제2 신호를 생성하는 단계,
    상기 제1 트랜지스터와 캐스코드(cascode) 구조로 연결되는 제3 트랜지스터를 통해, 상기 제1 신호를 증폭하여 제3 신호를 생성하는 단계, 그리고
    상기 제2 신호와 상기 제3 신호를 결합하여 상기 출력 단자로 출력하는 단계를 포함하는 방법.
  11. 제10항에 있어서,
    상기 제2 트랜지스터의 제1 단자와 상기 제3 트랜지스터의 제1 단자가 연결되는 접점에서, 상기 제2 신호와 상기 제3 신호가 결합되는 방법.
  12. 제10항에 있어서,
    상기 제2 신호에 포함된 비선형 성분에 대한 위상과 상기 제3 신호에 포함된 비선형 성분에 대한 위상은 서로 반대인 방법.
  13. 제11항에 있어서,
    상기 제2 신호를 생성하는 단계는,
    상기 제2 트랜지스터의 제어 단자로 상기 제1 신호를 입력 받는 단계, 그리고
    상기 제1 신호를 증폭하여 상기 제2 트랜지스터의 상기 제1 단자로 상기 제2 신호를 출력하는 단계를 포함하는 방법.
  14. 제13항에 있어서,
    상기 제3 신호를 생성하는 단계는,
    상기 제3 트랜지스터의 제2 단자로 상기 제1 신호를 입력 받는 단계, 그리고
    상기 제1 신호를 증폭하여 상기 제3 트랜지스터의 상기 제1 단자로 상기 제3 신호를 출력하는 단계를 포함하는 방법.
KR1020210171990A 2021-12-03 2021-12-03 저잡음 증폭기 및 이의 동작 방법 KR20230083720A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210171990A KR20230083720A (ko) 2021-12-03 2021-12-03 저잡음 증폭기 및 이의 동작 방법
US17/863,729 US20230179152A1 (en) 2021-12-03 2022-07-13 Low noise amplifier and operating method thereof
CN202211188794.XA CN116232255A (zh) 2021-12-03 2022-09-27 低噪声放大器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210171990A KR20230083720A (ko) 2021-12-03 2021-12-03 저잡음 증폭기 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230083720A true KR20230083720A (ko) 2023-06-12

Family

ID=86570255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210171990A KR20230083720A (ko) 2021-12-03 2021-12-03 저잡음 증폭기 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US20230179152A1 (ko)
KR (1) KR20230083720A (ko)
CN (1) CN116232255A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116865696B (zh) * 2023-09-04 2023-12-15 四川益丰电子科技有限公司 一种低功耗高增益低噪声差分放大电路

Also Published As

Publication number Publication date
CN116232255A (zh) 2023-06-06
US20230179152A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US6737920B2 (en) Variable gain amplifier
KR101126052B1 (ko) 저잡음 및 저입력 커패시턴스 차동 ｍｄｓ ｌｎａ
US7679452B2 (en) Amplifier arrangement and method
US20090289715A1 (en) Amplifier with improved linearization
JP2006521748A (ja) 増幅器における帰還キャパシタンスの中和
KR100748721B1 (ko) 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법
US8803612B1 (en) Low-noise amplifier with high linearity
JP2005520372A (ja) 高性能ＢｉＦＥＴ低雑音増幅器
US11342891B2 (en) Amplifier circuit
KR20230083720A (ko) 저잡음 증폭기 및 이의 동작 방법
US7414475B2 (en) Linearity-improved differential amplification circuit
US9306505B2 (en) Low-noise amplifier circuit
CN111884605B (zh) 一种差分运算放大器
CN209345109U (zh) 基于全局噪声抵消方法的低噪声放大器
Kim et al. Linearization of differential CMOS low noise amplifier using cross-coupled post distortion canceller
KR20230108076A (ko) 저잡음 증폭기 및 이의 동작 방법
CN107579715B (zh) 一种宽带线性化cmos低噪声放大器电路
KR20230083721A (ko) 저잡음 증폭기 및 이의 동작 방법
US7345548B2 (en) Radiofrequency amplifier device, in particular for cellular mobile telephone
KR101350555B1 (ko) 부궤환 저잡음 증폭기
JP2011055144A (ja) カスコード回路
CN109802638A (zh) 基于全局噪声抵消的低噪声放大器及其方法
Kim et al. A novel linearization method of CMOS drive amplifier using IMD canceller
US11437965B2 (en) Variable gain amplifier and wireless communication device

Legal Events

Date Code Title Description
A201 Request for examination