KR101204162B1 - 부성저항 구조의 부하단을 가지는 저잡음 증폭기 - Google Patents

부성저항 구조의 부하단을 가지는 저잡음 증폭기 Download PDF

Info

Publication number
KR101204162B1
KR101204162B1 KR1020110075818A KR20110075818A KR101204162B1 KR 101204162 B1 KR101204162 B1 KR 101204162B1 KR 1020110075818 A KR1020110075818 A KR 1020110075818A KR 20110075818 A KR20110075818 A KR 20110075818A KR 101204162 B1 KR101204162 B1 KR 101204162B1
Authority
KR
South Korea
Prior art keywords
mos transistor
low noise
noise amplifier
negative resistance
load
Prior art date
Application number
KR1020110075818A
Other languages
English (en)
Inventor
윤태열
임원규
최승운
이지영
Original Assignee
한국항공우주연구원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원, 한양대학교 산학협력단 filed Critical 한국항공우주연구원
Priority to KR1020110075818A priority Critical patent/KR101204162B1/ko
Application granted granted Critical
Publication of KR101204162B1 publication Critical patent/KR101204162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저잡음 증폭기의 부하단을 크로스 커플드 트랜지스터와 인덕터의 조합으로 구현하여 인덕터 내에 존재하는 기생 저항의 효과를 상쇄시켜 부하단의 품질 지표를 높일 수 있는 부성저항 구조의 부하단을 가지는 저잡음 증폭기를 제안한다. 제안된 부성저항 구조의 부하단을 가지는 저잡음 증폭기는 입력 신호를 증폭하는 증폭부와, 증폭부의 출력단과 양의 전원전압 사이에 전기적으로 연결되며, 부성저항 구조를 가지는 부하부 및 증폭부 및 부하부와 전기적으로 연결되는 출력부를 포함한다. 따라서, 부하단의 품질 지표(Q Factor)를 높일 수 있으며, 결과적으로 고이득, 저잡음 특성을 얻을 수 있다.

Description

부성저항 구조의 부하단을 가지는 저잡음 증폭기{LOW NOISE AMPLIFIER USING LOAD LINE HAVING NEGATIVE RESISTANCE STRUCTURE}
본 발명은 저잡음 증폭기에 관한 것으로, 더욱 상세하게는 부성저항 구조의 부하단을 가지는 저잡음 증폭기에 관한 것이다.
무선통신 시스템을 구성하는 각 블록은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져 가고 있다. 이동통신 시스템을 구성하는 블록들 중 중요한 블록이 저잡음 증폭기(Low Noise Amplfier : LNA)이다.
무선(RF)시스템에서는 수신되어 안테나로부터 제공되는 신호가 저잡음 증폭기로 입력되기 때문에, 저잡음 증폭기는 우수한 저잡음 특성과 송신부와의 상호 변조 등을 막기 위한 높은 선형 특성을 필요로 한다.
도 1은 종래의 저잡음 증폭기 회로를 나타낸다.
도 1을 참조하면, 종래의 저잡음 증폭기는 캐스코드(Cascode) 형태로 연결된 모스 트랜지스터들(M1, M2), 캐패시터들(Cin, Cout), 인덕터들(Lg, LL, Ls) 및 저항(RL)을 포함한다. 종래의 저잡음 증폭기는 공통 소스 증폭기(Commom-source Amplifier)와 공통 게이트 증폭기(Common-gate Amplifier)를 결합한 캐스코드(Cascode) 형태의 저잡음 증폭기(이하, 캐스코드 저잡음 증폭기라 약칭함)이다.
일반적인 캐스코드 저잡음 증폭기는 공통 소스 구조를 가지고, 모스 트랜지스터(M1)의 게이트에서 입력 RF 신호(RFin)를 수신하는데, 입력 정합을 위하여 2개 이상의 인덕터(도 1의 Lg, Ls)가 요구된다.
이와 같은 캐스 코드 저잡음 증폭기는 공통 게이트 구조의 모스 트랜지스터(M2)의 추가로 인해 높은 출력 임피던스(Output impedence)를 가질 수 있기 때문에 공통 소스 증폭기 보다 높은 증폭 이득을 가질 수 있다. 또한, 공통 게이트 구조의 삽입으로 인해 밀러 효과(Miller effect)가 약해져 이득의 주파수 대역이 넓어지는 장점이 있다.
도 2는 높은 증폭 이득을 얻기 위해, 모스 트랜지스터(M3)를 더 추가하여 입력 RF신호를 증폭하는 저잡을 증폭기(이하, 트리플 캐스코드 저잡음 증폭기라 약칭함)를 나타낸다.
도 2를 참조하면, 상기 트리플 캐스코드 저잡음 증폭기는 캐스코드 저잡음 증폭기에 비해 보다 큰 출력 임피던스를 갖기 때문에 증폭 이득을 더욱 높일 수 있게 된다.
또한, 일반적으로 높은 증폭이득을 얻기위해 저잡음 증폭기의 출력단에 인덕터, 저항 및 기생 캐패시터로 구성된 부하단을 사용한다.
상기 부하단의 인덕터는 온 칩으로 제작되며, 온 칩 인덕터의 구조상 발생되는 기생저항은 피할 수 없다. 인덕터의 기생저항으로 인해 인덕터의 품질 지표(Q Factor)가 낮아지게 되며, 저잡음 증폭기에서 출력되는 신호의 손실이 생기는 문제점이 있다.
또한, 종래 출원발명 '광대역 저잡음 증폭기(특허공개번호10-0988460)'는 안정적인 광대역 정합 특성을 제공할 수는 있지만, 부하단의 기생저항에 대한 해결 방안을 제시하고 있지 않은 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 저잡음 증폭기의 부하단을 크로스 커플드 트랜지스터와 인덕터의 조합으로 구현하여 인덕터 내에 존재하는 기생 저항의 효과를 상쇄시켜 부하단의 품질 지표를 높일 수 있는 부성저항 구조의 부하단을 가지는 저잡음 증폭기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기에 따르면, 입력 신호를 증폭하는 증폭부와, 상기 증폭부의 출력단과 양의 전원전압 사이에 전기적으로 연결되며, 부성저항 구조를 가지는 부하부 및 상기 증폭부 및 상기 부하부와 전기적으로 연결되는 출력부를 포함한다.
여기서, 상기 증폭부는, 공통 소스 증폭기 구조를 가질 수 있다.
여기서, 상기 증폭부는, 제1 모스 트랜지스터를 포함하되, 상기 제1 모스 트랜지스터의 게이트와 상기 입력 신호 사이에는 제1 인덕터 및 캐패시터가 전기적으로 연결되고, 상기 제1 모스 트랜지스터의 소스와 접지 사이에는 제2 인덕터가 전기적으로 연결되고, 상기 제1 모스 트랜지스터의 드레인이 상기 부하부 및 상기 출력부와 전기적으로 연결될 수 있다.
여기서, 상기 증폭부는, 캐스코드 구조를 가지는 제1 모스 트랜지스터 및 제2 모스 트랜지스터를 포함할 수 있다.
여기서, 상기 증폭부는, 상기 제1 모스 트랜지스터의 드레인과 상기 제2 모스 트랜지스터의 소스가 전기적으로 연결되고, 상기 제2 모스 트랜지스터의 드레인이 상기 부하부 및 상기 출력부와 전기적으로 연결될 수 있다.
여기서, 상기 제1 모스 트랜지스터는 공통 소스 구조를 가지고, 상기 제2 모스 트랜지스터는 공통 게이트 구조를 가질 수 있다.
여기서, 상기 부하부는, 제3 모스 트랜지스터 및 제4 모스 트랜지스터를 포함하되, 상기 제3 모스 트랜지스터의 게이트는 상기 제4 모스 트랜지스터의 드레인으로 전기적으로 연결되고, 상기 제4 모스 트랜지스터의 게이트는 상기 제3 모스 트랜지스터의 드레인으로 전기적으로 연결될 수 있다.
여기서, 상기 부성저항 구조는, 상기 제3 모스 트랜지스터 및 상기 제4 모스 트랜지스터의 드레인 단에서 바라본 임피던스는 부성저항 값을 가질 수 있다.
상기와 같은 본 발명의 일 실시예에 따른 부성저항 구조를 가지는 저잡음 증폭기에 따르면, 저잡음 증폭기의 부하단을 크로스 커플드 트랜지스터와 인덕터의 조합으로 사용하여 인덕터 내에 존재하는 기생 저항의 효과를 상쇄시켜 부하단의 품질 지표(Q Factor)를 높일 수 있으며, 결과적으로 고이득, 저잡음 특성을 얻을 수 있다.
도 1은 종래의 캐스코드 저잡음 증폭기 회로를 나타낸다.
도 2는 종래의 트리플 캐스코드 저잡음 증폭기 회로를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 공통 소스 저잡음 증폭기 회로를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 크로스 커플드 구조를 사용한 부성저항의 회로를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 캐스코드 저잡음 증폭기 회로를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 이득곡선을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 잡음 특성 곡선을 나타낸다.
도 8은 도 1의 종래의 캐스코드 저잡음 증폭기와, 도 5의 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 캐스코드 저잡음 증폭기의 이득 비교 곡선을 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 공통 소스 저잡음 증폭기 회로를 나타낸다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 공통 소스 저잡음 증폭기는 증폭부(310), 부하부(320) 및 출력부(330)를 포함한다.
증폭부(310)는 공통 소스 구조를 가지고, 입력 신호를 증폭하여 출력단으로 출력한다. 따라서, 외부 소자로부터 입력된 RF 신호, 예를 들어 안테나를 통하여 수신된 RF 신호를 증폭하는 역할을 수행하며, 제1 모스 트랜지스터(M1), 제1 캐패시터(Cin), 제1 인덕터(LG), 제2 인덕터(LS)를 포함할 수 있다.
상기 증폭부(310)는 공통 소스 증폭기 구조를 가진다. 즉, 증폭부(310)의 제1 모스 트랜지스터(M1)의 게이트와 상기 입력 신호 사이에는 제1 인덕터(LG) 및 제1 캐패시터(Cin)가 전기적으로 연결되고, 상기 제1 모스 트랜지스터(M1)의 소스와 접지 사이에는 제2 인덕터(LS)가 전기적으로 연결되며, 상기 제1 모스 트랜지스터(M1)의 드레인이 상기 부하부(320) 및 상기 출력부(330)와 전기적으로 연결된다.
제1 인덕터(LG) 및 제2 인덕터(LS)는 입력 임피던스 정합을 위해 사용되고, 제1 캐패시터(Cin)은 직류 전압 및 직류 전류를 차단하고 교류 신호만 통과시켜주는 역할을 한다. 또한, 저항(RB)에는 제1 바이어스 전압(Vbias1)이 연결되고, 제1 모스 트랜지스터(M1)의 게이트 단자의 바이어스를 조절하여 증폭부의 제1 모스 트랜지스터(M1)가 활성영역에서 동작하도록 한다.
여기서, 일반적인 캐스코드 저잡음 증폭기는 공통 소스를 활용한 모스 트랜지스터의 게이트에서 입력 RF신호(RFin)를 수신하는데, 공통 소스 증폭기 구조에 입력 신호가 인가되는 경우, 입력 임피던스 정합을 위하여 2개 이상의 인덕터(예를 들어, 도 3의 제1 인덕터(LG), 제2 인덕터(LS))가 요구된다.
부하부(320)는 제3 모스 트랜지스터(MC1), 제4 모스 트랜지스터(MC2), 제1 온 칩 인덕터(LC1) 및 제2 온 칩 인덕터(LC2)를 포함할 수 있다.
제3 모스 트랜지스터(MC1)의 게이트는 제4 모스 트랜지스터(MC2)의 드레인으로 전기적으로 연결되고, 제4 모스 트랜지스터(MC2)의 게이트는 제3 모스 트랜지스터(MC1)의 드레인으로 전기적으로 연결되는 부성저항 구조를 가진다. 따라서, 상기 부하부(320)는 증폭부의 출력단에 연결되고, 출력부에 연결된다.
또한, 제3 모스 트랜지스터(MC1)의 소스와 제4 모스 트랜지스터(MC2)의 소스는 양의 전원전압 Vdd에 공통 연결된다.
또한, 상기 2개의 모스 트랜지스터들은 서로 대양하여 배치되며, 각 모스 트랜지스터의 드레인 단자는 제1 온 칩 인덕더(LC1) 또는 제2 온 칩 인덕터(LC2)에 연결됨과 동시에 타측 모스 트랜지스터의 게이트 단자에 연결된다. 특히, 온 칩 인덕터를 통해 각 모스 트랜지스터들은 증폭부의 출력단에 연결된다.
따라서, 양의 전원전압 Vdd를 통해 제1 모스 트랜지스터(M1)의 소스 단자에 바이어스를 인가할 수 있으며, 이를 통해 증폭부(310)의 제1 모스 트랜지스터(M1)가 활성 영역에서 동작되도록 한다.
또한, 제3 모스 트랜지스터(MC1)의 드레인으로 연결되어 있는 제1 온 칩 인덕터(LC1)과 제4 모스 트랜지스터(MC2)의 드레인으로 연결되어 있는 제2 온 칩 인덕터(LC2)를 포함할 수 있다.
제3 모스 트랜지스터(MC1)와 제4 모스 트랜지스터(MC2)의 드레인 단에서 바라본 임피던스는 -2/gm으로 보이며, 교류 신호의 관점에서 보았을 때 이는 마이너스 값을 가지는 저항 즉, 부성저항으로 보이게 된다.
이와 같은 크로스 커플드 트랜지스터를 기존의 인덕터와 함께 사용하여 인덕터 내에 존재하는 기생 저항의 효과를 상쇄시켜 부하단 전체적으로 보았을 때 기생 저항 값을 상쇄시킬 수 있다.
따라서, 부하단의 품질 지표(Q-Factor)를 높일 수 있으며, 결과적으로 고이득, 저잡음의 특성을 가진 저잡음 증폭기를 구현할 수 있는 효과가 있다.
출력부(330)는 증폭부(310)의 출력단에 연결되고, 부하부(320)의 입력단에 연결된다. 또한, 출력부(330)는 증폭부(310)에 의해 증폭된 RF신호를 외부 소자, 예를 들어 믹서(Mixer)로 출력하는 역할을 수행하며, 제3 인덕터(LM)와 제2 캐패시터(Cout)을 포함할 수 있다.
여기서, 제3 인덕터(LM)은 출력 임피던스 정합을 위해 사용되고, 제2 캐패시터(Cout)은 증폭도를 높여주기 위해 사용된다.
본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 사용한 공통 소스 저잡음 증폭기에서는 증폭부(310)에 포함된 트랜지스터가 모스 트랜지스터로 구현된 것으로 설명하였으나, 본 발명의 다른 실시예에서는 증폭부에 포함된 트랜지스터가 쌍극 접합 트랜지스터(BJT : Bipolar Junction Transistor) 또는 금속-반도체 전계효과 트랜지스터(MESFET : Metal-Semiconductor Field-Effect-Transistor)로 구현될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 크로스 커플드 구조를 사용한 부성저항의 회로를 나타낸다.
도 4를 참조하면, 크로스 커플드 트랜지스터가 구현되어 있을 때 노드 A, B에서 바라본 임피던스 Rin은 -2/gm으로 보이며, 교류 신호의 관점에서 보았을 때 이는 마이너스 값을 가지는 저항 즉, 부성저항으로 보이게 된다.
구체적으로, 노드 A, B 양단 사이에 걸리는 전압차를 Vx라 할 때 두 노드 A, B는 서로 차동 신호가 형성 되므로 A노드에는 Vx/2, B노드에는 -Vx/2의 전압이 걸린다.
또한, 제3 모스 트랜지스터(MC1)과 제4 모스 트랜지스터(MC2)의 드레인에 흐르는 전류는 각각 id1, id2이고, gm1은 제3 모스 트랜지스터와 제4 모스 트랜지스터의 상호컨덕턴스 값은 각각 gm1, gm2이고, 제3 모스 트랜지스터와 제4 모스 트랜지스터의 게이트 소스간 전압은 각각 V1, V2라고 하면 다음 수학식 1과 같이 정리할 수 있다.
Figure 112011058884931-pat00001
gm1=gm2=gm 일 때, 수학식1의 식(1) 및 식(2)를 계산하면 V1=-V2의 관계를 갖는 것을 알 수 있으므로 다음 수학식 2와 같은 전압 관계식을 얻을 수 있다.
Figure 112011058884931-pat00002
수학식 1의 식(2)와 수학식 2의 식(3)을 이용하여 노드 A, B에서 바라본 임피던스(Rin)를 구하면, 다음 수학식 3과 같은 결과 값을 얻을 수 있다.
Figure 112011058884931-pat00003
즉, 노드 A, B에서 바라본 임피던스 Rin이 -2/gm으로 마이너스 값을 갖는 것을 확인할 수 있다.
이와 같은 크로스 커플드 트랜지스터를 기존의 인덕터와 함께 사용하여 인덕터 내에 존재하는 기생 저항의 효과를 상쇄시켜 부하단 전체적으로 보았을 때 기생 저항 값을 상쇄시킬 수 있다.
따라서, 부하단의 품질 지표(Q-Factor)를 높일 수 있으며, 결과적으로 고이득, 저잡음의 특성을 가진 저잡음 증폭기를 구현할 수 있는 효과가 있다.
도 5는 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 캐스코드 저잡음 증폭기 회로를 나타낸다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 캐스코드 저잡음 증폭기는 증폭부(510), 부하부(520) 및 출력부(530)를 포함한다.
상기 캐스코드 저잡음 증폭기는 앞서 설명한 도 4의 공통 소스 저잡음 증폭기 회로와 동일한 부하부 및 출력부를 포함하고 있는바, 발명의 명확한 이해를 위해 중복된 설명은 생략하도록 한다. 이하, 증폭부(510)에 대해 상세히 설명하도록 한다.
상기 증폭부(510)는 캐스코드를 가지는 제1 모스 트랜지스터(M1) 및 제2 모스 트랜지스터(M2)를 포함할 수 있다.
여기서, 제2 모스 트랜지스터(M2)는 공통 게이트 구조로서, 제1 모스 트랜지스터(M1)의 드레인과 제2 모스 트랜지스터(M2)의 소스가 전기적으로 연결되고, 제2 모스 트랜지스터(M2)의 드레인이 상기 부하부(520) 및 상기 출력부(530)와 전기적으로 연결되어 있다.
상기와 같이 공통 게이트 구조를 갖는 제2 모스 트랜지스터(M2)의 추가로 높은 출력 임피던스(Output impedence)를 가질 수 있기 때문에 공통 소스 증폭기보다 높은 증폭 이득을 가질 수 있다.
또한, 밀러 효과(Miller effect)가 약해져 증폭 이득의 주파수 대역이 넓어지는 효과가 있다.
본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기 중 캐스코드 저잡음 증폭기에서는 증폭부(510)에 포함된 트랜지스터(M1, M2)가 모스 트랜지스터로 구현된 것으로 설명하였으나, 본 발명의 다른 실시예에서는 증폭부에 포함된 트랜지스터가 쌍극 접합 트랜지스터(BJT : Bipolar Junction Transistor) 또는 금속-반도체 전계효과 트랜지스터(MESFET : Metal-Semiconductor Field-Effect-Transistor)로 구현될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 이득곡선을 나타낸다.
도 6을 참조하면, 저잡음 증폭기의 이득이 약 2GHz에서 최대 약 20dB까지 올라가는 것을 확인할 수 있다. 즉, 상기 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 이득은 약 20dB로 개선된 이득을 가지고 구현됨을 확인할 수 있다.
도 7은 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 잡음 특성 곡선을 나타낸다.
도 7을 참조하면, 약 1GHz~2.5GHz 대역에서 잡음 지수가 2dB 이하의 값을 가지는 것을 확인할 수 있다. 즉, 상기 부성저항 구조의 부하단을 가지는 저잡음 증폭기의 잡음 지수 특성이 종래 기술에 따른 저잡음 증폭기의 잡음 지수 특성에 비하여 우수함을 확인할 수 있다.
도 8은 도 1의 종래의 캐스코드 저잡음 증폭기와, 도 5의 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기 중 캐스코드 저잡음 증폭기의 이득 비교 곡선을 나타낸다.
도 8을 참조하면, 약 2GHz의 대역에서 본 발명의 일 실시예에 따른 부성저항 구조의 부하단을 가지는 저잡음 증폭기 중 캐스코드 저잡음 증폭기의 이득이 도 1의 종래의 캐스코드 저잡음 증폭기의 이득에 비해 4dB 향상 되었음을 확인할 수 있다.
즉, 부성저항 구조의 부하단을 가지는경우 부하단의 품질 지수가 개선되어 종래의 저잡음 증폭기에 비해 이득이 우수함을 확인 할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 입력 신호를 증폭하는 증폭부;
    상기 증폭부의 출력단과 양의 전원전압 사이에 전기적으로 연결되며, 부성저항 구조를 가지는 부하부; 및
    상기 증폭부 및 상기 부하부와 전기적으로 연결되는 출력부를 포함하되,
    상기 부하부는,
    제3 모스 트랜지스터 및 제4 모스 트랜지스터를 포함하되,
    상기 제3 모스 트랜지스터의 게이트는 상기 제4 모스 트랜지스터의 드레인으로 전기적으로 연결되고, 상기 제4 모스 트랜지스터의 게이트는 상기 제3 모스 트랜지스터의 드레인으로 전기적으로 연결되며, 상기 제3 모스 트랜지스터의 드레인은 제1 온 칩 인덕터에 연결되고 제 4 모스 트랜지스터의 게이트 단자에 연결되고, 상기 제4 모스 트랜지스터의 드레인은 제2 온 칩 인덕터에 연결되고 제3 모스 트랜지스터의 게이트 단자에 연결되며, 상기 제3 모스 트랜지스터는 제1 온 칩 인덕터를 통해 상기 증폭부의 출력단에 연결되고 상기 제4 모스 트랜지스터는 제2 온 칩 인덕터를 통해 상기 증폭부의 출력단에 연결되는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  2. 제 1항에 있어서, 상기 증폭부는,
    공통 소스 증폭기 구조를 가지는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  3. 제 2항에 있어서, 상기 증폭부는,
    제1 모스 트랜지스터를 포함하되,
    상기 제1 모스 트랜지스터의 게이트와 상기 입력 신호 사이에는 제1 인덕터 및 캐패시터가 전기적으로 연결되고, 상기 제1 모스 트랜지스터의 소스와 접지 사이에는 제2 인덕터가 전기적으로 연결되고, 상기 제1 모스 트랜지스터의 드레인이 상기 부하부 및 상기 출력부와 전기적으로 연결되는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  4. 제 1항에 있어서, 상기 증폭부는,
    캐스코드 구조를 가지는 제1 모스 트랜지스터 및 제2 모스 트랜지스터를 포함하는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  5. 제 4항에 있어서, 상기 증폭부는,
    상기 제1 모스 트랜지스터의 드레인과 상기 제2 모스 트랜지스터의 소스가 전기적으로 연결되고, 상기 제2 모스 트랜지스터의 드레인이 상기 부하부 및 상기 출력부와 전기적으로 연결되는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  6. 제 4항에 있어서,
    상기 제1 모스 트랜지스터는 공통 소스 구조를 가지고, 상기 제2 모스 트랜지스터는 공통 게이트 구조를 가지는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.
  7. 삭제
  8. 제 1항에 있어서, 상기 부성저항 구조는,
    상기 제3 모스 트랜지스터 및 상기 제4 모스 트랜지스터의 드레인 단에서 바라본 임피던스는 부성저항 값을 가지는 것을 특징으로 하는 부성저항 구조의 부하단을 가지는 저잡음 증폭기.



KR1020110075818A 2011-07-29 2011-07-29 부성저항 구조의 부하단을 가지는 저잡음 증폭기 KR101204162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110075818A KR101204162B1 (ko) 2011-07-29 2011-07-29 부성저항 구조의 부하단을 가지는 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075818A KR101204162B1 (ko) 2011-07-29 2011-07-29 부성저항 구조의 부하단을 가지는 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR101204162B1 true KR101204162B1 (ko) 2012-11-22

Family

ID=47565200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075818A KR101204162B1 (ko) 2011-07-29 2011-07-29 부성저항 구조의 부하단을 가지는 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR101204162B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542792B1 (ko) * 2014-01-24 2015-08-07 주식회사 레이믹스 저잡음 증폭기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B.A. A 0.35 μm SiGe Low-Noise Amplifier for UWB, Receivers with Integrated Interferer Rejection, IEEE International Conference on Electronics, Circuits and Systems, 10-13 Dec. 2006, pp. 1015-1018*
W.Z. Using capacitive cross-coupling technique in RF low noise amplifiers and down-conversion mixer design, Proceedings of European Solid-State Circuits Conference, 19-21 Sept. 2000, pp. 77-80*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542792B1 (ko) * 2014-01-24 2015-08-07 주식회사 레이믹스 저잡음 증폭기

Similar Documents

Publication Publication Date Title
US7671686B2 (en) Low noise amplifier
JP4956059B2 (ja) 可変利得増幅器
US9419563B2 (en) RF amplifier
KR100708117B1 (ko) 가변 이득 증폭기
CN109167578B (zh) 一种带有源电感的超宽带低噪声放大器
US8432217B2 (en) Amplifier
CN115664349A (zh) 一种有源差分低噪声放大电路和射频接收前端系统
US9306505B2 (en) Low-noise amplifier circuit
KR101204162B1 (ko) 부성저항 구조의 부하단을 가지는 저잡음 증폭기
US8339205B1 (en) Low power wide-band amplifier with reused current
Dai A 0.6‐V sub‐mW X‐band RFSOI CMOS LNA with novel complementary current‐reused technique
US9813030B1 (en) Wideband single-ended IM3 distortion nulling
CN104617890A (zh) 调整射频放大器线性度的电路设计
US10911007B2 (en) High-frequency amplifier circuitry and semiconductor device
KR101350555B1 (ko) 부궤환 저잡음 증폭기
Manjula et al. Design of low power UWB CMOS low noise amplifier using active inductor for WLAN receiver
US7876161B2 (en) Amplifier circuit having first amplifying section and second amplifying section
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
US11190165B1 (en) Wideband low power active isolator
Hazarika et al. Design of a Linear LNA for 5G Applications using 45 nm Technology
US20100159853A1 (en) Electronic amplification device with current mirror for integrated power amplifiers
KR102487060B1 (ko) 소형 광대역 증폭기 회로
Tu et al. A 4–6GHz current-mode differential transconductance wide band LNA
Mohamed et al. Design and implementation of an RF CMOS differential LNA for 403MHz applications
Djugova et al. Inverter-based low-noise amplifier topologies for ultra-wideband applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 8