JPH08330861A - 低電圧オペレーショナルトランスコンダクタンスアンプ - Google Patents
低電圧オペレーショナルトランスコンダクタンスアンプInfo
- Publication number
- JPH08330861A JPH08330861A JP7158408A JP15840895A JPH08330861A JP H08330861 A JPH08330861 A JP H08330861A JP 7158408 A JP7158408 A JP 7158408A JP 15840895 A JP15840895 A JP 15840895A JP H08330861 A JPH08330861 A JP H08330861A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential pair
- differential
- input voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路上に形成される、広い入力電圧
範囲に亘り、トランスコンダクタンスの直線性が改善さ
れた低電圧動作可能なＯＴＡの提供。 【構成】差動対を駆動する定電流源に、差動出力を持
ち、総和が等しい定電流で駆動される２乗回路の一方の
出力電流が流れ込む。
範囲に亘り、トランスコンダクタンスの直線性が改善さ
れた低電圧動作可能なＯＴＡの提供。 【構成】差動対を駆動する定電流源に、差動出力を持
ち、総和が等しい定電流で駆動される２乗回路の一方の
出力電流が流れ込む。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅回路に関し、特
に半導体集積回路上に形成される、広い入力電圧範囲に
亘り、トランスコンダクタンスの直線性が改善された低
電圧ＯＴＡに関する。
に半導体集積回路上に形成される、広い入力電圧範囲に
亘り、トランスコンダクタンスの直線性が改善された低
電圧ＯＴＡに関する。
【０００２】
【従来の技術】入力された電圧信号を増幅して電流出力
するトランスコンダクタンスアンプ（transconductance
amplifier）は、アナログ信号処理において例えば基本
ビルディングブロック回路として有用である。差動増幅
回路からなる従来のオペーショナルトランスコンダクタ
ンスアンプ（operational transconductance amplifie
r；「ＯＴＡ」という）において、比較的広い入力電圧
範囲に亘りトランスコンダクタンスの直線性が改善され
たものが、本発明者により例えば特開平６−３０３０５
６号公報に提案されている。
するトランスコンダクタンスアンプ（transconductance
amplifier）は、アナログ信号処理において例えば基本
ビルディングブロック回路として有用である。差動増幅
回路からなる従来のオペーショナルトランスコンダクタ
ンスアンプ（operational transconductance amplifie
r；「ＯＴＡ」という）において、比較的広い入力電圧
範囲に亘りトランスコンダクタンスの直線性が改善され
たものが、本発明者により例えば特開平６−３０３０５
６号公報に提案されている。
【０００３】
【発明が解決しようとする課題】前記の通り、アナログ
信号処理においては、ＯＴＡは必須のファンクションエ
リメントである。
信号処理においては、ＯＴＡは必須のファンクションエ
リメントである。
【０００４】しかし、前記公報等に記載された従来のＯ
ＴＡにおいては、例えば１Ｖ程度の低電圧で動作し、か
つ広い入力電圧範囲で直線性の良いトランスコンダクタ
ンス特性を有するＯＴＡを、小さな回路規模で実現する
ことは困難であった。
ＴＡにおいては、例えば１Ｖ程度の低電圧で動作し、か
つ広い入力電圧範囲で直線性の良いトランスコンダクタ
ンス特性を有するＯＴＡを、小さな回路規模で実現する
ことは困難であった。
【０００５】従って、本発明の目的は、半導体集積回路
上に形成される、広い入力電圧範囲に亘り、トランスコ
ンダクタンスの直線性が改善された低電圧動作可能なＯ
ＴＡを提供することにある。
上に形成される、広い入力電圧範囲に亘り、トランスコ
ンダクタンスの直線性が改善された低電圧動作可能なＯ
ＴＡを提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、入力電圧を差動増幅する差動対を駆動す
る定電流源に、差動出力を有する２乗回路の一方の出力
電流が流れ込むように構成したことを特徴とする低電圧
型オペレーショナルトランスコンダクタンスアンプを提
供する。
め、本発明は、入力電圧を差動増幅する差動対を駆動す
る定電流源に、差動出力を有する２乗回路の一方の出力
電流が流れ込むように構成したことを特徴とする低電圧
型オペレーショナルトランスコンダクタンスアンプを提
供する。
【０００７】本発明は、好ましくは、前記２乗回路を駆
動する電流源の電流値の総和と、前記差動対を駆動する
定電流源の電流値とがほぼ等しいことを特徴とする。
動する電流源の電流値の総和と、前記差動対を駆動する
定電流源の電流値とがほぼ等しいことを特徴とする。
【０００８】また、本発明は、入力電圧を差動増幅する
差動対を含み、差動入力電圧に応じた電流を出力するオ
ペレーショナルトランスコンダクタンスアンプにおい
て、前記入力電圧を予め定めた所定値で分圧した電圧を
入力し該分圧された入力電圧の２乗特性の差動出力電流
を出力する２乗回路を備え、前記差動対を駆動する定電
流源の電流値を前記２乗回路を駆動する電流源の電流値
の総和とほぼ等しくすると共に、前記２乗回路の一方の
出力電流を前記定電流源に供給することを特徴とする低
電圧型オペレーショナルトランスコンダクタンスアンプ
を提供する。この場合、好ましくは、前記２乗回路が互
いに交差接続された２つの差動対からなり、該差動対
が、一方のトランジスタの電流駆動能力が他方のトラン
ジスタの電流駆動能力の所定倍とされてなる不平衡型の
差動対から構成される。
差動対を含み、差動入力電圧に応じた電流を出力するオ
ペレーショナルトランスコンダクタンスアンプにおい
て、前記入力電圧を予め定めた所定値で分圧した電圧を
入力し該分圧された入力電圧の２乗特性の差動出力電流
を出力する２乗回路を備え、前記差動対を駆動する定電
流源の電流値を前記２乗回路を駆動する電流源の電流値
の総和とほぼ等しくすると共に、前記２乗回路の一方の
出力電流を前記定電流源に供給することを特徴とする低
電圧型オペレーショナルトランスコンダクタンスアンプ
を提供する。この場合、好ましくは、前記２乗回路が互
いに交差接続された２つの差動対からなり、該差動対
が、一方のトランジスタの電流駆動能力が他方のトラン
ジスタの電流駆動能力の所定倍とされてなる不平衡型の
差動対から構成される。
【０００９】本発明は、好ましくは、前記差動対が、前
記入力電圧を予め定めた所定値で分圧した電圧を入力す
ることを特徴とする。
記入力電圧を予め定めた所定値で分圧した電圧を入力す
ることを特徴とする。
【００１０】そして、本発明は、好ましくは、前記差動
対が、バイポーラトランジスタで構成されたことを特徴
とする。
対が、バイポーラトランジスタで構成されたことを特徴
とする。
【００１１】さらに、本発明は、好ましくは、前記差動
対が、ＭＯＳトランジスタで構成されたことを特徴とす
る。
対が、ＭＯＳトランジスタで構成されたことを特徴とす
る。
【００１２】
【作用】本発明によれば、差動対のトランスコンダクタ
ンスを２乗特性で補償することにより、広い入力電圧範
囲に亘り、トランスコンダクタンスの直線性を改善する
ものであり、低電圧動作を達成するものである。なお、
ＭＯＳ差動対のトランスコンダクタンスは駆動電流の平
方根（√）に比例するが、ＭＯＳ差動対の駆動電流ＩSS
に、入力電圧の２乗に比例する電流を加算すれば、√内
に含まれる入力電圧の２乗項（ＶIN 2）を消去すること
ができる。
ンスを２乗特性で補償することにより、広い入力電圧範
囲に亘り、トランスコンダクタンスの直線性を改善する
ものであり、低電圧動作を達成するものである。なお、
ＭＯＳ差動対のトランスコンダクタンスは駆動電流の平
方根（√）に比例するが、ＭＯＳ差動対の駆動電流ＩSS
に、入力電圧の２乗に比例する電流を加算すれば、√内
に含まれる入力電圧の２乗項（ＶIN 2）を消去すること
ができる。
【００１３】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００１４】
【実施例１】図１に、本発明の第１の実施例の構成を示
すブロック図を示す。差動対101はバイポーラ差動対で
あれ、ＭＯＳ差動対であれ、そのトランスコンダクタン
スｇｍは入力電圧ＶINが大きくなるにしたがって減少し
てゆく。
すブロック図を示す。差動対101はバイポーラ差動対で
あれ、ＭＯＳ差動対であれ、そのトランスコンダクタン
スｇｍは入力電圧ＶINが大きくなるにしたがって減少し
てゆく。
【００１５】はじめに、図２を参照して、バイポーラ差
動対のトランスコンダクタンスを求める。図２に示すよ
うに、エミッタが共通接続され定電流ＩEEで駆動される
バイポーラ差動対（emitter coupled pair）Ｑ１、Ｑ２
の差動出力電流ΔＩCは、素子間の整合性が良いものと
仮定し、且つベース幅変調を無視すると、次式（１）で
示される。なお、図２に示すトランジスタＱ１のコレク
タ電流ＩC1は図１の第１のカレントミラー回路103で折
り返され、第１のカレントミラー回路103の出力端とト
ランジスタＱ２のコレクタとの接続点から差動出力電流
ΔＩC＝ＩC1−ＩC2が取り出される。
動対のトランスコンダクタンスを求める。図２に示すよ
うに、エミッタが共通接続され定電流ＩEEで駆動される
バイポーラ差動対（emitter coupled pair）Ｑ１、Ｑ２
の差動出力電流ΔＩCは、素子間の整合性が良いものと
仮定し、且つベース幅変調を無視すると、次式（１）で
示される。なお、図２に示すトランジスタＱ１のコレク
タ電流ＩC1は図１の第１のカレントミラー回路103で折
り返され、第１のカレントミラー回路103の出力端とト
ランジスタＱ２のコレクタとの接続点から差動出力電流
ΔＩC＝ＩC1−ＩC2が取り出される。
【００１６】
【数１】
【００１７】ここで、ＶTは熱電圧であり、ＶT＝ｋＴ／
ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷、トランジスタの電流増幅率α
Fは通常のプロセスでは0.98〜0.99であることから、こ
こではαF＝１とおく。
ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷、トランジスタの電流増幅率α
Fは通常のプロセスでは0.98〜0.99であることから、こ
こではαF＝１とおく。
【００１８】上式（１）のtanh（ＶIN／2ＶT）をｘ＝Ｖ
IN／ＶTとおいて展開すると、次式（２）のようにな
る。
IN／ＶTとおいて展開すると、次式（２）のようにな
る。
【００１９】
【数２】
【００２０】上式（２）からわかるように、tanh（ｘ／
2）の直線項はｘ／2、非直線項は1−ｘ2／12＋ｘ4／120
−17ｘ6／20160＋…となっている。
2）の直線項はｘ／2、非直線項は1−ｘ2／12＋ｘ4／120
−17ｘ6／20160＋…となっている。
【００２１】したがって、差動対101の駆動電流ＩEEが
（ｘ／2）coth（ｘ／2）であれば完全に線形となる。
（ｘ／2）coth（ｘ／2）であれば完全に線形となる。
【００２２】（ｘ／2）coth（ｘ／2）も同様にして展開
できる。はじめに、coth（ｘ／2）をｘで展開すると、
次式（３）のようになる。
できる。はじめに、coth（ｘ／2）をｘで展開すると、
次式（３）のようになる。
【００２３】
【数３】
【００２４】したがって次式（４）が成り立つ。
【００２５】
【数４】
【００２６】上式（４）をみると、バイポーラ差動対ト
ランジスタＱ１、Ｑ２のトランスコンダクタンス特性が
直線になるためには、バイポーラ差動対トランジスタＱ
１、Ｑ２の駆動電流ＩEEが入力電圧ＶINのほぼ２乗特性
であれば良いことがわかる。ただし、２乗の係数を合わ
せるために、通常は２乗回路の入力電圧は抵抗分圧する
ことが必要とされる。
ランジスタＱ１、Ｑ２のトランスコンダクタンス特性が
直線になるためには、バイポーラ差動対トランジスタＱ
１、Ｑ２の駆動電流ＩEEが入力電圧ＶINのほぼ２乗特性
であれば良いことがわかる。ただし、２乗の係数を合わ
せるために、通常は２乗回路の入力電圧は抵抗分圧する
ことが必要とされる。
【００２７】したがって、バイポーラ差動対トランジス
タＱ１、Ｑ２の駆動電流ＩEEに２乗特性を持たせれば、
おおよそバイポーラ差動対トランジスタＱ１、Ｑ２のト
ランスコンダクタンスの直線性（linearity）が改善さ
れることが期待できる。
タＱ１、Ｑ２の駆動電流ＩEEに２乗特性を持たせれば、
おおよそバイポーラ差動対トランジスタＱ１、Ｑ２のト
ランスコンダクタンスの直線性（linearity）が改善さ
れることが期待できる。
【００２８】また、バイポーラ差動対のトランスコンダ
クタンス特性が、入力電圧ＶIN＝０で最大平坦（maxima
lly flat）特性となるためには、次式（５）が成り立つ
ことと等価である。
クタンス特性が、入力電圧ＶIN＝０で最大平坦（maxima
lly flat）特性となるためには、次式（５）が成り立つ
ことと等価である。
【００２９】
【数５】
【００３０】ただし、
【００３１】
【数６】
【００３２】２乗回路の差動出力電流を、それぞれ
Ｉ+、Ｉ-とおくと、Ｉ+は入力電圧ＶINの増加とともに
電流値が増加し、一方、Ｉ-は入力電圧ＶINの増加とと
もに電流値が減少する。すなわち、特開平６−３０３０
５６号公報に示されるように、２乗回路102の出力電流
Ｉ+にて差動対101を駆動すれば（図１参照）、バイポー
ラ差動対101のトランスコンダクタンス特性を平坦化で
きる。ここで、２乗回路102の駆動電流の総和をＩTとお
くと、次式（７）が成り立つ。
Ｉ+、Ｉ-とおくと、Ｉ+は入力電圧ＶINの増加とともに
電流値が増加し、一方、Ｉ-は入力電圧ＶINの増加とと
もに電流値が減少する。すなわち、特開平６−３０３０
５６号公報に示されるように、２乗回路102の出力電流
Ｉ+にて差動対101を駆動すれば（図１参照）、バイポー
ラ差動対101のトランスコンダクタンス特性を平坦化で
きる。ここで、２乗回路102の駆動電流の総和をＩTとお
くと、次式（７）が成り立つ。
【００３３】
【数７】
【００３４】いま、差動対101の定電流源の値をＩTとす
れば、図１に示すように、差動対101の定電流源（定電
流値＝ＩT）に、２乗回路102の差動出力電流の一方の電
流Ｉ-を流し込むことにより、差動対101の有効な駆動電
流ＩEEはＩTから電流Ｉ-を差し引いたものとなり、次式
（８）で表わされる。
れば、図１に示すように、差動対101の定電流源（定電
流値＝ＩT）に、２乗回路102の差動出力電流の一方の電
流Ｉ-を流し込むことにより、差動対101の有効な駆動電
流ＩEEはＩTから電流Ｉ-を差し引いたものとなり、次式
（８）で表わされる。
【００３５】
【数８】
【００３６】したがって、上式（７）と上式（８）よ
り、駆動電流ＩEEは次式（９）で与えられる。
り、駆動電流ＩEEは次式（９）で与えられる。
【００３７】
【数９】
【００３８】実質的に、差動対101の駆動電流はＩ+とな
り、特開平６−３０３０５６号公報で示されるそれぞれ
の２乗回路において、２乗回路の差動出力電流の一方の
電流Ｉ+の代わりに、２乗回路102の差動出力電流の他方
の電流Ｉ-を、差動対101を駆動する定電流源に流し込め
ば良いことがわかる（図１参照）。
り、特開平６−３０３０５６号公報で示されるそれぞれ
の２乗回路において、２乗回路の差動出力電流の一方の
電流Ｉ+の代わりに、２乗回路102の差動出力電流の他方
の電流Ｉ-を、差動対101を駆動する定電流源に流し込め
ば良いことがわかる（図１参照）。
【００３９】図３に本実施例に係る低電圧バイポーラＯ
ＴＡの回路構成の一例を示す。図３を参照して、２乗回
路は（図１の102に対応）、エミッタ面積比が１：Ｋの
第１及び第２の不平衡差動トランジスタ対Ｑ４、Ｑ３、
及びＱ５、Ｑ６のコレクタを交差接続して構成される。
また、図３において、差動トランジスタ対Ｑ１、Ｑ２は
図１の差動対101を構成し、トランジスタＱ９、Ｑ１０
からなる第１のカレントミラー回路は図１の第１のカレ
ントミラー回路103、トランジスタＱ７、Ｑ８からなる
第２のカレントミラー回路は図１の２乗回路102の出力
電流Ｉ-を折り返す第２のカレントミラー回路104を構成
し、トランジスタＱ１２は差動対101の定電流源を、ト
ランジスタＱ１３、１４は２乗回路を構成する第１、第
２の不平衡差動対の電流源をそれぞれ構成している。ま
た、ダイオード接続されたトランジスタＱ１１に電源Ｖ
CCからバイアス抵抗ＲBIASを介して入力される基準電流
は、トランジスタＱ１１のベースと共通接続されたトラ
ンジスタＱ１２〜Ｑ１５のコレクタ電流の和と等しいも
のとされる。
ＴＡの回路構成の一例を示す。図３を参照して、２乗回
路は（図１の102に対応）、エミッタ面積比が１：Ｋの
第１及び第２の不平衡差動トランジスタ対Ｑ４、Ｑ３、
及びＱ５、Ｑ６のコレクタを交差接続して構成される。
また、図３において、差動トランジスタ対Ｑ１、Ｑ２は
図１の差動対101を構成し、トランジスタＱ９、Ｑ１０
からなる第１のカレントミラー回路は図１の第１のカレ
ントミラー回路103、トランジスタＱ７、Ｑ８からなる
第２のカレントミラー回路は図１の２乗回路102の出力
電流Ｉ-を折り返す第２のカレントミラー回路104を構成
し、トランジスタＱ１２は差動対101の定電流源を、ト
ランジスタＱ１３、１４は２乗回路を構成する第１、第
２の不平衡差動対の電流源をそれぞれ構成している。ま
た、ダイオード接続されたトランジスタＱ１１に電源Ｖ
CCからバイアス抵抗ＲBIASを介して入力される基準電流
は、トランジスタＱ１１のベースと共通接続されたトラ
ンジスタＱ１２〜Ｑ１５のコレクタ電流の和と等しいも
のとされる。
【００４０】そして、第１、第２の不平衡差動トランジ
スタ対は定電流Ｉ0で駆動されることから、２乗回路の
駆動電流の総和ＩTは２Ｉ0となる。
スタ対は定電流Ｉ0で駆動されることから、２乗回路の
駆動電流の総和ＩTは２Ｉ0となる。
【００４１】抵抗Ｒ１とＲ２との比をｄ2＝Ｒ２／Ｒ１
として、２乗回路の入力電圧はＶIN／ｄ2となり、出力
電流Ｉ+は次式（１０）の最右端の式で与えられ（例え
ば文献；「Kimura.K、“Some Circuit Design Techniqu
es for Bipolar and MOS Pseudologalithmic Rectifier
s Operable on Low Supply Voltage”、IEEE Trans. Ci
rcuits and Systems-I、vol.39、第771〜777頁、Septem
ber、1992年」参照）、上式（９）から駆動電流ＩEEは
次式（１０）で与えられる。
として、２乗回路の入力電圧はＶIN／ｄ2となり、出力
電流Ｉ+は次式（１０）の最右端の式で与えられ（例え
ば文献；「Kimura.K、“Some Circuit Design Techniqu
es for Bipolar and MOS Pseudologalithmic Rectifier
s Operable on Low Supply Voltage”、IEEE Trans. Ci
rcuits and Systems-I、vol.39、第771〜777頁、Septem
ber、1992年」参照）、上式（９）から駆動電流ＩEEは
次式（１０）で与えられる。
【００４２】
【数１０】
【００４３】差動対トランジスタＱ１、Ｑ２の駆動電流
はＩEEであるため、上式（１０）を上式（１）に代入し
て、ΔＩCとして次式（１１）が導出される。
はＩEEであるため、上式（１０）を上式（１）に代入し
て、ΔＩCとして次式（１１）が導出される。
【００４４】
【数１１】
【００４５】トランスコンダクタンスｇｍは、上式（１
１）を微分して得られる。
１）を微分して得られる。
【００４６】
【数１２】
【００４７】トランスコンダクタンスがＶIN＝０で最大
平坦となる条件はｄ3（ΔＩC）／ｄＶIN 3｜VIN=0＝０よ
り、（１３）が導かれる。
平坦となる条件はｄ3（ΔＩC）／ｄＶIN 3｜VIN=0＝０よ
り、（１３）が導かれる。
【００４８】
【数１３】
【００４９】エミッタ面積比Ｋの値をパラメータにし
て、上式（１１）で示されるバイポーラ差動対の伝達特
性を図４に示す。
て、上式（１１）で示されるバイポーラ差動対の伝達特
性を図４に示す。
【００５０】また、上式（１２）で示されるトランスコ
ンダクタンス特性を図５に示す。ただし、上式（６）を
満足するＫの整数値の最大値は６となることがわかる。
ンダクタンス特性を図５に示す。ただし、上式（６）を
満足するＫの整数値の最大値は６となることがわかる。
【００５１】図３に示したＯＴＡ回路の実測値を図６に
示す。ここでは、Ｋ＝６、ｄ2＝1.982（Ｒ１＝27Ω、Ｒ
２＝55Ω）とし、差動出力電圧を表している。図６から
わかるように、電源電圧１Ｖから動作し、線形な入力電
圧範囲も200ｍＶp-p以上得られる。
示す。ここでは、Ｋ＝６、ｄ2＝1.982（Ｒ１＝27Ω、Ｒ
２＝55Ω）とし、差動出力電圧を表している。図６から
わかるように、電源電圧１Ｖから動作し、線形な入力電
圧範囲も200ｍＶp-p以上得られる。
【００５２】図３に、本発明の一実施例に係る低電圧バ
イポーラＯＴＡの一例を示したが、これ以外にも、例え
ば前記特開平６−３０３０５６号公報で記載された各２
乗回路も同様にして適用できる。
イポーラＯＴＡの一例を示したが、これ以外にも、例え
ば前記特開平６−３０３０５６号公報で記載された各２
乗回路も同様にして適用できる。
【００５３】
【実施例２】次に、本発明の第２の実施例として、ＭＯ
Ｓトランジスタからなる差動対のトランスコンダクタン
スを求める。図７に示すように、ソースが共通接続され
定電流ＩSSで駆動されるＭＯＳ差動対Ｍ１、Ｍ２の差動
出力電流において、素子間の整合性は良いと仮定し、基
板バイアス効果は無視し、飽和領域で動作するＭＯＳト
ランジスタのドレイン電流とゲート・ソース間電圧の関
係は２乗則に従うものとすれば、出力差電流ΔＩD（＝
ＩD1−ＩD2）は次式（１４）で与えられる。
Ｓトランジスタからなる差動対のトランスコンダクタン
スを求める。図７に示すように、ソースが共通接続され
定電流ＩSSで駆動されるＭＯＳ差動対Ｍ１、Ｍ２の差動
出力電流において、素子間の整合性は良いと仮定し、基
板バイアス効果は無視し、飽和領域で動作するＭＯＳト
ランジスタのドレイン電流とゲート・ソース間電圧の関
係は２乗則に従うものとすれば、出力差電流ΔＩD（＝
ＩD1−ＩD2）は次式（１４）で与えられる。
【００５４】
【数１４】
【００５５】ここで、β1＝μ（ＣOX／２）（Ｗ／Ｌ）1
はトランスコンダクタンスパラメータであり、μはキャ
リアの実効モビリティ、ＣOXは単位面積当たりのゲート
酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート長であ
る。但し、上式（16b）のｓｇｎは符号演算子（ＶINの
正負に応じて正負をとる）を示す。
はトランスコンダクタンスパラメータであり、μはキャ
リアの実効モビリティ、ＣOXは単位面積当たりのゲート
酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート長であ
る。但し、上式（16b）のｓｇｎは符号演算子（ＶINの
正負に応じて正負をとる）を示す。
【００５６】入力電圧ＶINが抵抗分圧されるとすると、
ＶIN／ｄ1が入力電圧となる（但し、ｄ1は分圧抵抗の
比）。この時の差動出力電流ΔＩDは次式（１５）で与
えられる。
ＶIN／ｄ1が入力電圧となる（但し、ｄ1は分圧抵抗の
比）。この時の差動出力電流ΔＩDは次式（１５）で与
えられる。
【００５７】
【数１５】
【００５８】したがって、入力電圧をＶIN／ｄ1に抵抗
分圧すると、等価的に、トランスコンダクタンスパラメ
ータをβ1／ｄ1 2とすることができる。この時に、ＭＯ
Ｓ差動対の差動出力電流ΔＩDは、上式（１５ａ）に示
されるように、直線項√（βＩSS）と非直線項√（１−
ＶIN 2／｛２ＩSS／（β1／ｄ1 2）｝）を持つ。したがっ
て、ＭＯＳ差動対のトランスコンダクタンスを平坦化す
るための条件は、次式（１６）で表わされる。
分圧すると、等価的に、トランスコンダクタンスパラメ
ータをβ1／ｄ1 2とすることができる。この時に、ＭＯ
Ｓ差動対の差動出力電流ΔＩDは、上式（１５ａ）に示
されるように、直線項√（βＩSS）と非直線項√（１−
ＶIN 2／｛２ＩSS／（β1／ｄ1 2）｝）を持つ。したがっ
て、ＭＯＳ差動対のトランスコンダクタンスを平坦化す
るための条件は、次式（１６）で表わされる。
【００５９】
【数１６】
【００６０】ただし、ＩDCは直流電流の値である。
【００６１】前記第１の実施例と同様にして、２乗回路
102の駆動電流の総和をＩTとおくと、次式（１７）が成
り立つ。
102の駆動電流の総和をＩTとおくと、次式（１７）が成
り立つ。
【００６２】
【数１７】
【００６３】いま、差動対の定電流源の値をＩTとすれ
ば、図１に示すように、差動対101の定電流源に２乗回
路102の差動出力電流の一方の電流Ｉ-を流し込めば、差
動対101の有効な駆動電流ＩEEは次式（１８）となる。
ば、図１に示すように、差動対101の定電流源に２乗回
路102の差動出力電流の一方の電流Ｉ-を流し込めば、差
動対101の有効な駆動電流ＩEEは次式（１８）となる。
【００６４】
【数１８】
【００６５】したがって、上式（１７）と上式（１８）
より、次式（１９）が成り立つ。
より、次式（１９）が成り立つ。
【００６６】
【数１９】
【００６７】実質的に、差動対101の駆動電流はＩ+とな
り、前記特開平６−３０３０５６号公報で示されるそれ
ぞれの２乗回路において２乗回路の差動出力電流の一方
の電流Ｉ+の代わりに、２乗回路の差動出力電流の他方
の電流Ｉ-を差動対を駆動する定電流源に流し込めば良
いことがわかる。
り、前記特開平６−３０３０５６号公報で示されるそれ
ぞれの２乗回路において２乗回路の差動出力電流の一方
の電流Ｉ+の代わりに、２乗回路の差動出力電流の他方
の電流Ｉ-を差動対を駆動する定電流源に流し込めば良
いことがわかる。
【００６８】以上説明したように、差動対のトランスコ
ンダクタンスは入力電圧が大きくなるにしたがって、放
物線を描いて減少する。このため、トランスコンダクタ
ンスを２乗特性で補償すればトランスコンダクタンス特
性を直線化できる。
ンダクタンスは入力電圧が大きくなるにしたがって、放
物線を描いて減少する。このため、トランスコンダクタ
ンスを２乗特性で補償すればトランスコンダクタンス特
性を直線化できる。
【００６９】バイポーラ差動対のトランスコンダクタン
スは駆動電流に比例し、ＭＯＳ差動対のトランスコンダ
クタンスは駆動電流の平方根に比例するが、上式（１４
ａ）からわかるように、ＭＯＳ差動対の駆動電流Ｉ
SSに、入力電圧の２乗に比例する電流を加算すれば、√
内に含まれる入力電圧の２乗項（ＶIN 2）を消去するこ
とができる。
スは駆動電流に比例し、ＭＯＳ差動対のトランスコンダ
クタンスは駆動電流の平方根に比例するが、上式（１４
ａ）からわかるように、ＭＯＳ差動対の駆動電流Ｉ
SSに、入力電圧の２乗に比例する電流を加算すれば、√
内に含まれる入力電圧の２乗項（ＶIN 2）を消去するこ
とができる。
【００７０】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
【００７１】
【発明の効果】以上説明したように、本発明によれば、
小さな回路規模で広い入力電圧範囲にわたりトランスコ
ンダクタンスの直線性を確保でき、しかも低電圧で実現
できる。本発明の効果の一例を定量的に説明すると、例
えば１電源電圧略１Ｖで200ｍＶp-pを越えた入力電圧範
囲で良好な直線性を示すトランスコンダクタンスアンプ
が得られた。また、請求項２以降に記載された本発明に
よっても上記効果を好適に奏することができる。
小さな回路規模で広い入力電圧範囲にわたりトランスコ
ンダクタンスの直線性を確保でき、しかも低電圧で実現
できる。本発明の効果の一例を定量的に説明すると、例
えば１電源電圧略１Ｖで200ｍＶp-pを越えた入力電圧範
囲で良好な直線性を示すトランスコンダクタンスアンプ
が得られた。また、請求項２以降に記載された本発明に
よっても上記効果を好適に奏することができる。
【図１】本発明の一実施例の構成を説明するためのブロ
ック図である。
ック図である。
【図２】バイポーラ差動対を示す図である。
【図３】本発明の一実施例の構成を示す回路図である。
【図４】本発明の一実施例の差動出力電流特性を示す図
である。
である。
【図５】本発明の一実施例のトランスコンダクタンス特
性を示す図である。
性を示す図である。
【図６】本発明の一実施例に係るＯＴＡの差動出力電圧
特性の実測値を示す図である。
特性の実測値を示す図である。
【図７】ＭＯＳ差動対を示す図である。
101 差動対 102 ２乗回路 103 第１のカレントミラー回路 104 第２のカレントミラー回路
Claims (7)
- 【請求項１】入力電圧を差動増幅する差動対を駆動する
定電流源に、差動出力を有する２乗回路の一方の出力電
流が流れ込むように構成したことを特徴とする低電圧型
オペレーショナルトランスコンダクタンスアンプ。 - 【請求項２】前記２乗回路を駆動する電流源の電流値の
総和と、前記差動対を駆動する定電流源の電流値とがほ
ぼ等しいことを特徴とする請求項１記載の低電圧型オペ
レーショナルトランスコンダクタンスアンプ。 - 【請求項３】入力電圧を差動増幅する差動対を含み、差
動入力電圧に応じた電流を出力するオペレーショナルト
ランスコンダクタンスアンプにおいて、 前記入力電圧を予め定めた所定値で分圧した電圧を入力
し該分圧された入力電圧の２乗特性の差動出力電流を出
力する２乗回路を備え、 前記差動対を駆動する定電流源の電流値を前記２乗回路
を駆動する電流源の電流値の総和とほぼ等しくすると共
に、前記２乗回路の一方の出力電流を前記定電流源に供
給することを特徴とする低電圧型オペレーショナルトラ
ンスコンダクタンスアンプ。 - 【請求項４】前記２乗回路が互いに交差接続された２つ
の差動対からなり、該差動対が、一方のトランジスタの
電流駆動能力が他方のトランジスタの電流駆動能力の所
定倍とされてなる不平衡型の差動対から構成されたこと
を特徴とする請求項３記載の低電圧型オペレーショナル
トランスコンダクタンスアンプ。 - 【請求項５】前記差動対が、前記入力電圧を予め定めた
所定値で分圧した電圧を入力することを特徴とする請求
項１から３のいずれか一に記載の低電圧型オペレーショ
ナルトランスコンダクタンスアンプ。 - 【請求項６】前記差動対が、バイポーラトランジスタで
構成されたことを特徴とする請求項１から３のいずれか
一に記載の低電圧型オペレーショナルトランスコンダク
タンスアンプ。 - 【請求項７】前記差動対が、ＭＯＳトランジスタで構成
されたことを特徴とする請求項１〜３のいずれか一に記
載の低電圧型オペレーショナルトランスコンダクタンス
アンプ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158408A JPH08330861A (ja) | 1995-05-31 | 1995-05-31 | 低電圧オペレーショナルトランスコンダクタンスアンプ |
| US08/632,126 US5712594A (en) | 1995-05-31 | 1996-04-15 | Operational transconductance amplifier operable at low supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7158408A JPH08330861A (ja) | 1995-05-31 | 1995-05-31 | 低電圧オペレーショナルトランスコンダクタンスアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330861A true JPH08330861A (ja) | 1996-12-13 |
Family
ID=15671109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7158408A Pending JPH08330861A (ja) | 1995-05-31 | 1995-05-31 | 低電圧オペレーショナルトランスコンダクタンスアンプ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5712594A (ja) |
| JP (1) | JPH08330861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050982A (ja) * | 2001-04-18 | 2010-03-04 | Qualcomm Inc | 歪みを低減するためのバイアス方法と回路 |
| WO2018173201A1 (ja) * | 2017-03-23 | 2018-09-27 | 三菱電機株式会社 | 電流増幅器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU691554B2 (en) * | 1994-03-09 | 1998-05-21 | Nec Corporation | Analog multiplier using multitail cell |
| GB2329775A (en) * | 1997-09-26 | 1999-03-31 | Nec Corp | Operational transconductance amplifier, squarer and hyperbolic sine/cosine circuits using a bypass transistor in a differential stage |
| JP2000223967A (ja) * | 1999-01-27 | 2000-08-11 | Toshiba Corp | 信号増幅回路 |
| US6215292B1 (en) * | 1999-08-25 | 2001-04-10 | Stmicroelectronics S.R.L. | Method and device for generating an output current |
| US7068987B2 (en) | 2000-10-02 | 2006-06-27 | Conexant, Inc. | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture |
| US6763228B2 (en) | 2001-01-02 | 2004-07-13 | Intersil Americas, Inc. | Precision automatic gain control circuit |
| US6538507B2 (en) * | 2001-02-28 | 2003-03-25 | Intersil Americas, Inc. | Automatic gain control circuit with high linearity and monotonically correlated offset voltage |
| DE102007021254B4 (de) * | 2007-05-07 | 2009-08-06 | Texas Instruments Deutschland Gmbh | Buffertreiber |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2995886B2 (ja) * | 1991-02-28 | 1999-12-27 | 日本電気株式会社 | 対数増幅回路 |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| EP0569102B1 (en) * | 1992-05-08 | 1997-11-19 | Koninklijke Philips Electronics N.V. | Differential amplifier having rail-to-rail input capability and square-root current control |
| JPH088457B2 (ja) * | 1992-12-08 | 1996-01-29 | 日本電気株式会社 | 差動増幅回路 |
| JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
| US5578965A (en) * | 1994-06-13 | 1996-11-26 | Nec Corporation | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors |
| JP2638492B2 (ja) * | 1994-07-12 | 1997-08-06 | 日本電気株式会社 | Ｍｏｓ ｏｔａ |
| US5581211A (en) * | 1994-08-12 | 1996-12-03 | Nec Corporation | Squaring circuit capable of widening a range of an input voltage |
| JP2606599B2 (ja) * | 1994-09-09 | 1997-05-07 | 日本電気株式会社 | 対数増幅回路 |
-
1995
- 1995-05-31 JP JP7158408A patent/JPH08330861A/ja active Pending
-
1996
- 1996-04-15 US US08/632,126 patent/US5712594A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050982A (ja) * | 2001-04-18 | 2010-03-04 | Qualcomm Inc | 歪みを低減するためのバイアス方法と回路 |
| WO2018173201A1 (ja) * | 2017-03-23 | 2018-09-27 | 三菱電機株式会社 | 電流増幅器 |
| JPWO2018173201A1 (ja) * | 2017-03-23 | 2019-11-07 | 三菱電機株式会社 | 電流増幅器 |
| GB2575563A (en) * | 2017-03-23 | 2020-01-15 | Mitsubishi Electric Corp | Current amplifier |
| GB2575563B (en) * | 2017-03-23 | 2020-07-22 | Mitsubishi Electric Corp | Current amplifier |
| US11005429B2 (en) | 2017-03-23 | 2021-05-11 | Mitsubishi Electric Corporation | Current amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| US5712594A (en) | 1998-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09238032A (ja) | Ｏｔａおよびバイポーラマルチプライヤ | |
| JP2555990B2 (ja) | マルチプライヤ | |
| JPH088457B2 (ja) | 差動増幅回路 | |
| JP2000510656A (ja) | 改良された低電圧直線性を持つ差動増幅器 | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| US4322688A (en) | Cascode feed-forward amplifier | |
| JPH09116350A (ja) | Ｏｔａ及びマルチプライヤ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS6154286B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JP2697690B2 (ja) | バイポーラｏｔａおよびマルチプライヤ | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JP2526808B2 (ja) | チュ―ニング可能なｍｏｓ ｏｔａ | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JP2526805B2 (ja) | マルチプライヤ | |
| JP2897401B2 (ja) | 温度センサ回路 | |
| JP2002057534A (ja) | 増幅回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH0433162B2 (ja) | ||
| JPH11103221A (ja) | バイポーラｏｔａ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990216 |