JP2697690B2 - バイポーラｏｔａおよびマルチプライヤ - Google Patents
バイポーラｏｔａおよびマルチプライヤInfo
- Publication number
- JP2697690B2 JP2697690B2 JP7163233A JP16323395A JP2697690B2 JP 2697690 B2 JP2697690 B2 JP 2697690B2 JP 7163233 A JP7163233 A JP 7163233A JP 16323395 A JP16323395 A JP 16323395A JP 2697690 B2 JP2697690 B2 JP 2697690B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar
- differential
- input
- pair
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ信号を線
形増幅する差動増幅器たるＯＴＡ（Ｏｐｅｒａｔｉｏｎ
ａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉ
ｆｉｅｒ）に係り、特に半導体集積回路上に形成される
バイポーラトランジスタで構成されるバイポーラＯＴＡ
とこのバイポーラＯＴＡを有するマルチプライヤに関す
る。
形増幅する差動増幅器たるＯＴＡ（Ｏｐｅｒａｔｉｏｎ
ａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉ
ｆｉｅｒ）に係り、特に半導体集積回路上に形成される
バイポーラトランジスタで構成されるバイポーラＯＴＡ
とこのバイポーラＯＴＡを有するマルチプライヤに関す
る。
【０００２】
【従来の技術】バイポーラＯＴＡとしては、従来、例え
ば図１４に示すものが知られている。このＯＴＡは、複
数の差動対１６の一方のトランジスタの入力端をオフセ
ットバイアスを作る手段７を介して一方の入力端子１に
接続し、他方のトランジスタの入力端をオフセットバイ
アスを作る手段８を介して他方の入力端子２に接続し、
各差動対の駆動電流源９の電流値を重みづけ手段１８に
より制御し、各差動対の出力を加算手段１９で加算して
負荷１５に印加するように構成される。
ば図１４に示すものが知られている。このＯＴＡは、複
数の差動対１６の一方のトランジスタの入力端をオフセ
ットバイアスを作る手段７を介して一方の入力端子１に
接続し、他方のトランジスタの入力端をオフセットバイ
アスを作る手段８を介して他方の入力端子２に接続し、
各差動対の駆動電流源９の電流値を重みづけ手段１８に
より制御し、各差動対の出力を加算手段１９で加算して
負荷１５に印加するように構成される。
【０００３】図１４に示す手法は、Ｍｕｌｔｉ−ｔａｎ
ｈ技術として呼びならわされているものである。即ち、
この手法は、Ｊ．Ｃ．Ｓｃｈｍｏｏｋが１９７５年に提
案したもの（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌ
ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ＶＯＬ．ＳＣ−
１０，Ｎｏ．６，ｐｐ．４０７−４１１，Ｄｅｃ．１９
７５）をＢ．Ｅ．Ａｎｄｅｒｓｅｎ等により手法が確立
され、Ｍｕｌｔｉ−ｔａｎｈ技術となったとされる（Ｐ
ｈ．Ｄ．ｄｉｓｓｅｒｔａｔｉｏｎ，Ｗａｓｈｉｎｇｔ
ｏｎ Ｓｔａｔｅ Ｕｎｉｖ．，ＵＳＡ，１９７８によ
る）。なお、この手法は、特開平３−９８３０４号公報
に詳述されている。
ｈ技術として呼びならわされているものである。即ち、
この手法は、Ｊ．Ｃ．Ｓｃｈｍｏｏｋが１９７５年に提
案したもの（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌ
ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ＶＯＬ．ＳＣ−
１０，Ｎｏ．６，ｐｐ．４０７−４１１，Ｄｅｃ．１９
７５）をＢ．Ｅ．Ａｎｄｅｒｓｅｎ等により手法が確立
され、Ｍｕｌｔｉ−ｔａｎｈ技術となったとされる（Ｐ
ｈ．Ｄ．ｄｉｓｓｅｒｔａｔｉｏｎ，Ｗａｓｈｉｎｇｔ
ｏｎ Ｓｔａｔｅ Ｕｎｉｖ．，ＵＳＡ，１９７８によ
る）。なお、この手法は、特開平３−９８３０４号公報
に詳述されている。
【０００４】また、バイポーラマルチプライヤとして
は、従来、例えば図１５に示すものが知られている。こ
のマルチプライヤはギルバートマルチプライヤと呼びな
らわされており、３つの差動対から構成され、２つの差
動対は入力を共通接続され、出力を交叉接続され、これ
らの２つの差動対を駆動する第３の差動対が下段に付い
ている。
は、従来、例えば図１５に示すものが知られている。こ
のマルチプライヤはギルバートマルチプライヤと呼びな
らわされており、３つの差動対から構成され、２つの差
動対は入力を共通接続され、出力を交叉接続され、これ
らの２つの差動対を駆動する第３の差動対が下段に付い
ている。
【０００５】このマルチプライヤの差動出力電流ΔＩは
数式（１）で表わされる。ただしαF はトランジスタの
直流電流増幅率である。
数式（１）で表わされる。ただしαF はトランジスタの
直流電流増幅率である。
【０００６】
【数１】
【０００７】
【発明が解決しようとする課題】従来のバイポーラＯＴ
Ａでは、所望の線形動作入力電圧範囲を取得するには複
数の差動対を並列接続した場合差動対とする必要がある
ので、回路規模が大きくなり、しかも線形動作入力電圧
範囲やトランスコンダクタンスの値を電気的に可変設定
できないという問題がある。
Ａでは、所望の線形動作入力電圧範囲を取得するには複
数の差動対を並列接続した場合差動対とする必要がある
ので、回路規模が大きくなり、しかも線形動作入力電圧
範囲やトランスコンダクタンスの値を電気的に可変設定
できないという問題がある。
【０００８】また従来のバイポーラマルチプライヤで
は、所望の線形動作入力電圧範囲を取得するにはダイオ
ード負荷としたエミッタ抵抗を持つ差動対をプレディス
トーション回路とする必要があった。これはギルバート
により示され（ギルバート・ゲイン・セル）、これによ
りそれまでに知られていた図１５に示す２重平衡型乗算
器はその後はギルバートセルと呼ばれている。このギル
バートセルはトランジスタを縦積みしているので低電圧
化できないという問題があった。
は、所望の線形動作入力電圧範囲を取得するにはダイオ
ード負荷としたエミッタ抵抗を持つ差動対をプレディス
トーション回路とする必要があった。これはギルバート
により示され（ギルバート・ゲイン・セル）、これによ
りそれまでに知られていた図１５に示す２重平衡型乗算
器はその後はギルバートセルと呼ばれている。このギル
バートセルはトランジスタを縦積みしているので低電圧
化できないという問題があった。
【０００９】本発明は、このように問題に鑑みなされた
もので、その目的は、回路規模を増大させず、かつ広い
入力電圧範囲にわたって直線性が良好なトランスコンダ
クタンス特性を持ち、入力電圧範囲とトランスコンダク
タンスが電圧制御可能なバイポーラＯＴＡと、比較的広
い入力電圧範囲にわたって直線性が良好なトランスコン
ダクタンス特性を持つ低電圧動作可能なバイポーラマル
チプライヤを提供することにある。
もので、その目的は、回路規模を増大させず、かつ広い
入力電圧範囲にわたって直線性が良好なトランスコンダ
クタンス特性を持ち、入力電圧範囲とトランスコンダク
タンスが電圧制御可能なバイポーラＯＴＡと、比較的広
い入力電圧範囲にわたって直線性が良好なトランスコン
ダクタンス特性を持つ低電圧動作可能なバイポーラマル
チプライヤを提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明のバイポーラＯＴＡは次の如き構成を有す
る。
に、本発明のバイポーラＯＴＡは次の如き構成を有す
る。
【００１１】即ち、第１発明のバイポーラＯＴＡは、出
力が互いに共通接続され差動信号がオフセットされて入
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加され前記トランジスタ対の出力電流
で駆動されるバイポーラ差動対と；を備えたことを特徴
とするものである。
力が互いに共通接続され差動信号がオフセットされて入
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加され前記トランジスタ対の出力電流
で駆動されるバイポーラ差動対と；を備えたことを特徴
とするものである。
【００１２】第２発明のバイポーラＯＴＡは、出力が互
いに共通接続され差動信号が入力するトランジスタ対と
制御電圧が入力するトランジスタとを共通の電流源で駆
動するバイポーラ２乗回路と；前記差動信号が印加され
るバイポーラ差動対と；前記トランジスタ対の出力端と
バイポーラ差動対の駆動端間に介在する２つのカレント
ミラー回路と；を備えたことを特徴とするものである。
いに共通接続され差動信号が入力するトランジスタ対と
制御電圧が入力するトランジスタとを共通の電流源で駆
動するバイポーラ２乗回路と；前記差動信号が印加され
るバイポーラ差動対と；前記トランジスタ対の出力端と
バイポーラ差動対の駆動端間に介在する２つのカレント
ミラー回路と；を備えたことを特徴とするものである。
【００１３】即ち、第３発明のバイポーラＯＴＡは、出
力が互いに共通接続され差動信号が入力するトランジス
タ対と制御電圧が入力するトランジスタとを共通の電流
源で駆動するバイポーラ２乗回路と；前記差動信号が印
加されるバイポーラ差動対と；前記トランジスタの出力
電流を前記バイポーラ差動対のテール電流から引き算す
る形で当該バイポーラ差動対を駆動するカレントミラー
回路と；を備えたことを特徴とするものである。
力が互いに共通接続され差動信号が入力するトランジス
タ対と制御電圧が入力するトランジスタとを共通の電流
源で駆動するバイポーラ２乗回路と；前記差動信号が印
加されるバイポーラ差動対と；前記トランジスタの出力
電流を前記バイポーラ差動対のテール電流から引き算す
る形で当該バイポーラ差動対を駆動するカレントミラー
回路と；を備えたことを特徴とするものである。
【００１４】なお、第１発明、第２発明、第３発明のバ
イポーラＯＴＡでは、制御電圧とエミッタ面積比の関係
により線形な入力電圧範囲が最大となる値（ＶC ＝ＶT
ｌｎ（４／Ｋ））が存在し、また、バイポーラ２乗回路
の３つのトランジスタ、または、バイポーラ差動対の２
つのトランジスタは、それぞれエミッタ抵抗を有する場
合がある。
イポーラＯＴＡでは、制御電圧とエミッタ面積比の関係
により線形な入力電圧範囲が最大となる値（ＶC ＝ＶT
ｌｎ（４／Ｋ））が存在し、また、バイポーラ２乗回路
の３つのトランジスタ、または、バイポーラ差動対の２
つのトランジスタは、それぞれエミッタ抵抗を有する場
合がある。
【００１５】また前記目的を達成するために、本発明の
バイポーラマルチプライヤは次の如き構成を有する。即
ち、バイポーラマルチプライヤは第１〜第３発明のバイ
ポーラＯＴＡを可変利得器として２個備え、２つのバイ
ポーラＯＴＡの差動入力対は共通接続されて、第１の信
号が入力され、差動出力対は交叉接続され出力対を構成
し、それぞれのＯＴＡの制御電圧には第２の信号が差動
入力される。
バイポーラマルチプライヤは次の如き構成を有する。即
ち、バイポーラマルチプライヤは第１〜第３発明のバイ
ポーラＯＴＡを可変利得器として２個備え、２つのバイ
ポーラＯＴＡの差動入力対は共通接続されて、第１の信
号が入力され、差動出力対は交叉接続され出力対を構成
し、それぞれのＯＴＡの制御電圧には第２の信号が差動
入力される。
【００１６】次に、前記の如く構成される本発明のバイ
ポーラＯＴＡの作用を説明する。
ポーラＯＴＡの作用を説明する。
【００１７】本発明では、差動信号が印加されるバイポ
ーラ差動対を、前記差動信号を乗算するバイポーラ２乗
回路の出力電流で駆動し、当該バイポーラ差動対に線形
増幅動作を行わせるが、バイポーラ２乗回路はトランジ
スタ対と１つのトランジスタとからなるトリプルテール
セルで構成し、１つのトランジスタには制御電圧を印加
するようにしてある。
ーラ差動対を、前記差動信号を乗算するバイポーラ２乗
回路の出力電流で駆動し、当該バイポーラ差動対に線形
増幅動作を行わせるが、バイポーラ２乗回路はトランジ
スタ対と１つのトランジスタとからなるトリプルテール
セルで構成し、１つのトランジスタには制御電圧を印加
するようにしてある。
【００１８】従って、少ないトランジスタ数で構成で
き、かつ広い入力電圧範囲にわたって直線性が良好なト
ランスコンダクタンス特性を持ち、入力電圧範囲とトラ
ンスコンダクタンスが電圧制御可能なバイポーラＯＴＡ
を実現できる。
き、かつ広い入力電圧範囲にわたって直線性が良好なト
ランスコンダクタンス特性を持ち、入力電圧範囲とトラ
ンスコンダクタンスが電圧制御可能なバイポーラＯＴＡ
を実現できる。
【００１９】
【発明の実施形態】以下、本発明について図面を参照し
て説明する。
て説明する。
【００２０】図１は、本発明の第１実施例に係るバイポ
ーラＯＴＡの第１の基本概念図である。この第１の基本
回路は、差動信号（Ｖ1 ）が印加されるバイポーラ差動
対（Ｑ１、Ｑ２）と、出力が互いに共通接続され差動信
号（電圧Ｖ1 ）が入力するトランジスタ対（Ｑ３、Ｑ
４）と制御電圧ＶC が入力するトランジスタＱ５とを共
通の電流源Ｉ0 で駆動するバイポーラ２乗回路とを備
え、差動対（Ｑ１、Ｑ２）をシフト用電源ＶSFを介して
トランジスタ対（Ｑ３、Ｑ４）の出力電流で駆動するよ
うにしたものである。
ーラＯＴＡの第１の基本概念図である。この第１の基本
回路は、差動信号（Ｖ1 ）が印加されるバイポーラ差動
対（Ｑ１、Ｑ２）と、出力が互いに共通接続され差動信
号（電圧Ｖ1 ）が入力するトランジスタ対（Ｑ３、Ｑ
４）と制御電圧ＶC が入力するトランジスタＱ５とを共
通の電流源Ｉ0 で駆動するバイポーラ２乗回路とを備
え、差動対（Ｑ１、Ｑ２）をシフト用電源ＶSFを介して
トランジスタ対（Ｑ３、Ｑ４）の出力電流で駆動するよ
うにしたものである。
【００２１】この第１の基本回路は、理想的であるが、
シフト用電源ＶSFの実現が困難であるので、第１実施例
に係るバイポーラＯＴＡは、図２に示す第２の基本回路
によって構成してある。
シフト用電源ＶSFの実現が困難であるので、第１実施例
に係るバイポーラＯＴＡは、図２に示す第２の基本回路
によって構成してある。
【００２２】即ち、第２の基本回路は、差動信号
（Ｖ1 ）が印加されるバイポーラ差動対（Ｑ１、Ｑ２）
と、出力が互いに共通接続され差動信号（電圧Ｖ1 ）が
オフセット用電源Ｖb によりオフセットされて入力する
トランジスタ対（Ｑ３、Ｑ４）と制御電圧ＶC が入力す
るトランジスタＱ５とを共通の電流源Ｉ0 で駆動するバ
イポーラ２乗回路とを備え、差動対（Ｑ１、Ｑ２）をト
ランジスタ対（Ｑ３、Ｑ４）の出力電流で直接駆動する
ようにしたものである。
（Ｖ1 ）が印加されるバイポーラ差動対（Ｑ１、Ｑ２）
と、出力が互いに共通接続され差動信号（電圧Ｖ1 ）が
オフセット用電源Ｖb によりオフセットされて入力する
トランジスタ対（Ｑ３、Ｑ４）と制御電圧ＶC が入力す
るトランジスタＱ５とを共通の電流源Ｉ0 で駆動するバ
イポーラ２乗回路とを備え、差動対（Ｑ１、Ｑ２）をト
ランジスタ対（Ｑ３、Ｑ４）の出力電流で直接駆動する
ようにしたものである。
【００２３】このようにすれば、オフセット用電源Ｖb
は、図５に示すように、トランジスタＱ６、同Ｑ７のベ
ース・エミッタ間電圧で容易に形成できる。以下、第２
の基本回路（図２）に基づき動作を説明する。なお、Ｑ
５に付してあるＫは、基本サイズのトランジスタに対す
るエミッタ面積比を示すが、その値は任意である。
は、図５に示すように、トランジスタＱ６、同Ｑ７のベ
ース・エミッタ間電圧で容易に形成できる。以下、第２
の基本回路（図２）に基づき動作を説明する。なお、Ｑ
５に付してあるＫは、基本サイズのトランジスタに対す
るエミッタ面積比を示すが、その値は任意である。
【００２４】素子間の整合性は良いと仮定し、ベース幅
変調を無視すれば、テール電流ＩEEで駆動される差動対
（Ｑ１、Ｑ２）の差動出力電流ΔＩC （＝ＩC1−ＩC2）
は、αF をトランジスタの直流電流増幅率として、数式
（２）で示される。
変調を無視すれば、テール電流ＩEEで駆動される差動対
（Ｑ１、Ｑ２）の差動出力電流ΔＩC （＝ＩC1−ＩC2）
は、αF をトランジスタの直流電流増幅率として、数式
（２）で示される。
【００２５】
【数２】 ここで、入力電圧は規格化でき、ｘ（＝Ｖ1 ／ＶT ）と
置くと、ｔａｎｈ（ｘ／２）は数式（３）のように展開
できる。なお、ＶT は熱電圧であって、ボルツマン定数
ｋと絶対温度Ｔと単位電子電化ｑとを用いて、ＶT ＝ｋ
Ｔ／ｑと表される。
置くと、ｔａｎｈ（ｘ／２）は数式（３）のように展開
できる。なお、ＶT は熱電圧であって、ボルツマン定数
ｋと絶対温度Ｔと単位電子電化ｑとを用いて、ＶT ＝ｋ
Ｔ／ｑと表される。
【００２６】
【数３】 数式（３）により、差動出力電流ΔＩC は、直線項｛α
F ＩEEＶ1 ／（２ＶT）｝と非直線項の積に分解でき
る。即ち、差動対の非直線項は、Ｖ1 2の項が支配的であ
るから、差動対を入力電圧の２乗の関数形を持つテール
電流、つまり２乗回路の出力電流で駆動してやれば、非
直線項は凡そ補償でき、ほぼ線形なトランスコンダクタ
ンス特性を実現できると期待される。
F ＩEEＶ1 ／（２ＶT）｝と非直線項の積に分解でき
る。即ち、差動対の非直線項は、Ｖ1 2の項が支配的であ
るから、差動対を入力電圧の２乗の関数形を持つテール
電流、つまり２乗回路の出力電流で駆動してやれば、非
直線項は凡そ補償でき、ほぼ線形なトランスコンダクタ
ンス特性を実現できると期待される。
【００２７】すなわち
【００２８】
【数４】 また
【００２９】
【数５】 と展開され、テール電流はｘ／２・ｃｏｔｈ（ｘ／２）
であれば差動対は完全な直線性を持つことになる。
であれば差動対は完全な直線性を持つことになる。
【００３０】ここで
【００３１】
【数６】 と展開されるから、およそ２乗特性を持つテール電流で
駆動してやればほぼ線形なトランスコンダクタンス特性
を得られる。
駆動してやればほぼ線形なトランスコンダクタンス特性
を得られる。
【００３２】ちなみにｘ2 の係数とｘ4 の係数とｘ6 の
係数の比は １：−１／60：2520＝１：−0.0166：0.00039 となり４次の項は２％以下、６次の項は０．０４％以下
である。すなわち２乗回路の出力電流で駆動してやれば
良いことがわかる。
係数の比は １：−１／60：2520＝１：−0.0166：0.00039 となり４次の項は２％以下、６次の項は０．０４％以下
である。すなわち２乗回路の出力電流で駆動してやれば
良いことがわかる。
【００３３】２乗回路としては、図１や図２に示すよう
に、３つのトランジスタ（Ｑ３、Ｑ４、Ｑ５）が１つの
定電流源Ｉ0 で駆動されるトリプルテールセルを考え
る。トリプルテールセルを構成する各々のトランジスタ
のコレクタ電流（ＩC3、ＩC4、ＩC5）は数式（７）で表
される。なお数式（７）において、ＩS はトランジスタ
の飽和電流、ＶR は入力信号の直流電圧、ＶE はトリプ
ルテールセルの共通エミッタ電圧である。
に、３つのトランジスタ（Ｑ３、Ｑ４、Ｑ５）が１つの
定電流源Ｉ0 で駆動されるトリプルテールセルを考え
る。トリプルテールセルを構成する各々のトランジスタ
のコレクタ電流（ＩC3、ＩC4、ＩC5）は数式（７）で表
される。なお数式（７）において、ＩS はトランジスタ
の飽和電流、ＶR は入力信号の直流電圧、ＶE はトリプ
ルテールセルの共通エミッタ電圧である。
【００３４】
【数７】 また、当該トリプルテールセルのテール電流は、数式
（８）で表されるので、コレクタ電流の数式に含まれる
共通項ＩS ｅｘｐ｛（ＶR −ＶE ）／ＶT ｝は、数式
（３）と数式（７）を解いて数式（９）となり、この２
乗回路の２つの出力電流、つまりトランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ は数式（１０）で示され、ト
ランジスタＱ５の出力電流Ｉ- は数式（１１）で示され
る。
（８）で表されるので、コレクタ電流の数式に含まれる
共通項ＩS ｅｘｐ｛（ＶR −ＶE ）／ＶT ｝は、数式
（３）と数式（７）を解いて数式（９）となり、この２
乗回路の２つの出力電流、つまりトランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ は数式（１０）で示され、ト
ランジスタＱ５の出力電流Ｉ- は数式（１１）で示され
る。
【００３５】
【数８】 ＩC3＋ＩC4＋ＩC5＝αF Ｉ0 …（８）
【００３６】
【数９】
【００３７】
【数１０】
【００３８】
【数１１】 従って、このバイポーラ２乗回路の差動出力電流ΔＩは
数式（１２）で示される。
数式（１２）で示される。
【００３９】
【数１２】 図１や図２に示すように、差動対（Ｑ１、Ｑ２）をトリ
プルテールセルの出力電流のうち、トランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ で駆動すると、ＯＴＡの差動
出力電流ΔＩC は、数式（１３）と求まる。図４に、Ｋ
ｅｘｐ（ＶC ／ＶT ）をパラメータとした入出力特性を
示してある。
プルテールセルの出力電流のうち、トランジスタ対（Ｑ
３、Ｑ４）の出力電流Ｉ+ で駆動すると、ＯＴＡの差動
出力電流ΔＩC は、数式（１３）と求まる。図４に、Ｋ
ｅｘｐ（ＶC ／ＶT ）をパラメータとした入出力特性を
示してある。
【００４０】
【数１３】 トランスコンダクタンスは、数式（１３）を入力電圧で
微分すれば求まるので、数式（１４）となる。
微分すれば求まるので、数式（１４）となる。
【００４１】
【数１４】 図５に、Ｋｅｘｐ（Ｖc ／ＶT ）をパラメータとしたト
ランスコンダクタンス特性を示してある。図５から解る
ように、５％程度のトランスコンダクタンスのリップル
を許容すれば、±２００ｍＶ程度の入力電圧範囲が扱え
るのである。
ランスコンダクタンス特性を示してある。図５から解る
ように、５％程度のトランスコンダクタンスのリップル
を許容すれば、±２００ｍＶ程度の入力電圧範囲が扱え
るのである。
【００４２】トランスコンダクタンス特性が最大平均
（ｍａｘｉｍａｌｌｙ ｆｌａｔ）となるための条件
は、数式（１５）とおくと求まり、 Ｋｅｘｐ（ＶC ／ＶT ）＝４ すなわち ＶC ＝ＶT ｌｎ（４／Ｋ） となる。
（ｍａｘｉｍａｌｌｙ ｆｌａｔ）となるための条件
は、数式（１５）とおくと求まり、 Ｋｅｘｐ（ＶC ／ＶT ）＝４ すなわち ＶC ＝ＶT ｌｎ（４／Ｋ） となる。
【００４３】
【数１５】 図５は、前述したように、図２に示す第２の基本回路の
実現回路例であるが、その他、例えば図６や図７に示す
ように構成しても同様の作用が得られる。
実現回路例であるが、その他、例えば図６や図７に示す
ように構成しても同様の作用が得られる。
【００４４】図６に示すバイポーラＯＴＡは、トリプル
テールセル（Ｑ３、Ｑ４、Ｑ５）の出力電流Ｉ+ を（Ｑ
８、Ｑ９）と（Ｑ１０、Ｑ１１）の２つのカレントミラ
ー回路で折り返して差動対（Ｑ１、Ｑ２）を駆動するよ
うにしたものである。
テールセル（Ｑ３、Ｑ４、Ｑ５）の出力電流Ｉ+ を（Ｑ
８、Ｑ９）と（Ｑ１０、Ｑ１１）の２つのカレントミラ
ー回路で折り返して差動対（Ｑ１、Ｑ２）を駆動するよ
うにしたものである。
【００４５】図７に示すバイポーラＯＴＡは、差動対
（Ｑ１、Ｑ２）とトリプルテールセル（Ｑ３、Ｑ４、Ｑ
５）は、それぞれ独立の定電流源Ｉ0 で駆動する形とす
るが、トリプルテールセルの出力電流Ｉ- をカレントミ
ラー回路（Ｑ８、Ｑ９）を介して差動対（Ｑ１、Ｑ２）
の駆動端に与え、当該差動対の駆動電流をＩ0 −Ｉ- と
し、等価的に差動対をＩ+ で駆動するようにしたもので
ある。
（Ｑ１、Ｑ２）とトリプルテールセル（Ｑ３、Ｑ４、Ｑ
５）は、それぞれ独立の定電流源Ｉ0 で駆動する形とす
るが、トリプルテールセルの出力電流Ｉ- をカレントミ
ラー回路（Ｑ８、Ｑ９）を介して差動対（Ｑ１、Ｑ２）
の駆動端に与え、当該差動対の駆動電流をＩ0 −Ｉ- と
し、等価的に差動対をＩ+ で駆動するようにしたもので
ある。
【００４６】また、以上説明したバイポーラＯＴＡにお
いては、図８に示すように、エミッタ抵抗を挿入してエ
ミッタ・デジェネレーションを施すことで、差動対やト
リプルテールセルのトランスファーカーブの傾きを緩や
かにし、一層の特性向上が図れる。
いては、図８に示すように、エミッタ抵抗を挿入してエ
ミッタ・デジェネレーションを施すことで、差動対やト
リプルテールセルのトランスファーカーブの傾きを緩や
かにし、一層の特性向上が図れる。
【００４７】例えば、差動対（Ｑ１、Ｑ２）において
は、図８（ａ）に示すようにエミッタ抵抗ＲE を挿入す
れば、トランスファーカーブの傾きが緩やかになる結
果、直線的に動作する入力電圧範囲が広くなる。このと
き、トリプルテールセルのおおよそ２乗特性に近い出力
電流で差動対を駆動して直線動作入力電圧範囲を更に広
げるためには、トリプルテールセルの２乗特性も緩やか
にする必要がある。従って図８（ｂ）に示すように、ト
リプルテールセル（Ｑ３、Ｑ４、Ｑ５）の各トランジス
タにエミッタ抵抗（Ｒ、Ｒ、Ｒ′）を挿入することが有
効である。
は、図８（ａ）に示すようにエミッタ抵抗ＲE を挿入す
れば、トランスファーカーブの傾きが緩やかになる結
果、直線的に動作する入力電圧範囲が広くなる。このと
き、トリプルテールセルのおおよそ２乗特性に近い出力
電流で差動対を駆動して直線動作入力電圧範囲を更に広
げるためには、トリプルテールセルの２乗特性も緩やか
にする必要がある。従って図８（ｂ）に示すように、ト
リプルテールセル（Ｑ３、Ｑ４、Ｑ５）の各トランジス
タにエミッタ抵抗（Ｒ、Ｒ、Ｒ′）を挿入することが有
効である。
【００４８】更に、数式（３）に示したように、差動対
の非直線項には４次以上の偶数項が含まれているので、
正確な２乗特性を持つトリプルテールセルの出力電流で
差動対を駆動しても、制御電圧ＶC を大きくした場合に
は、Ｖ1 ＝０の付近で直線性が悪くなってしまう傾向が
ある。この場合には、図８（ｂ）に示すように、トリプ
ルテールセルの各トランジスタにエミッタ抵抗（Ｒ、
Ｒ、Ｒ′）を挿入して最適なエミッタ・デジェネレーシ
ョンを施せば、Ｖ1 ＝０の付近での直線性を改善でき、
ほぼ線形動作する入力電圧範囲を更に広くできる。
の非直線項には４次以上の偶数項が含まれているので、
正確な２乗特性を持つトリプルテールセルの出力電流で
差動対を駆動しても、制御電圧ＶC を大きくした場合に
は、Ｖ1 ＝０の付近で直線性が悪くなってしまう傾向が
ある。この場合には、図８（ｂ）に示すように、トリプ
ルテールセルの各トランジスタにエミッタ抵抗（Ｒ、
Ｒ、Ｒ′）を挿入して最適なエミッタ・デジェネレーシ
ョンを施せば、Ｖ1 ＝０の付近での直線性を改善でき、
ほぼ線形動作する入力電圧範囲を更に広くできる。
【００４９】ここに、本発明では、制御電圧ＶC を可変
することで、当該バイポーラＯＴＡのトランスコンダク
タンスを制御できるので、この制御電圧ＶC をＡＧＣと
して利用できる。また、この制御電圧ＶC に温度特性を
持たせれば、温度特性の補償にも利用できる。更に、時
間連続フィルタを構成すれば、この制御電圧ＶC で当該
フィルタ特性を電圧制御できることになる。
することで、当該バイポーラＯＴＡのトランスコンダク
タンスを制御できるので、この制御電圧ＶC をＡＧＣと
して利用できる。また、この制御電圧ＶC に温度特性を
持たせれば、温度特性の補償にも利用できる。更に、時
間連続フィルタを構成すれば、この制御電圧ＶC で当該
フィルタ特性を電圧制御できることになる。
【００５０】同様に、当該バイポーラＯＴＡを可変利得
器として、図９に示すマルチプライヤが実現できる。
器として、図９に示すマルチプライヤが実現できる。
【００５１】バイポーラマルチプライヤの差動出力電流
ΔＩは数式（１３）より数式（１６）となる。
ΔＩは数式（１３）より数式（１６）となる。
【００５２】
【数１６】 図１０および１１に、それぞれＶy 、Ｖx をパラメータ
にして伝達特性の計算値を示す。トランスコンダクタン
ス特性はＶx 、Ｖy で異なり、それぞれ数式（１７）お
よび（１８）となる。
にして伝達特性の計算値を示す。トランスコンダクタン
ス特性はＶx 、Ｖy で異なり、それぞれ数式（１７）お
よび（１８）となる。
【００５３】
【数１７】
【００５４】
【数１８】 図１２および１３に、それぞれＶy 、Ｖx をパラメータ
にしてトランスコンダクタンス特性の計算値を示す。
にしてトランスコンダクタンス特性の計算値を示す。
【００５５】入力電圧Ｖx に対しては線形入力電圧範囲
は従来回路と同等であるが、入力電圧Ｖy に対しては線
形入力電圧範囲は数倍に拡大していることがわかる。
は従来回路と同等であるが、入力電圧Ｖy に対しては線
形入力電圧範囲は数倍に拡大していることがわかる。
【００５６】
【発明の効果】以上説明したように、本発明のバイポー
ラＯＴＡは、差動信号が印加されるバイポーラ差動対
を、前記差動信号を乗算するバイポーラ２乗回路の出力
電流で駆動し、当該バイポーラ差動対に線形増幅動作を
行わせるが、バイポーラ２乗回路はトランジスタ対と１
つのトランジスタとからなるトリプルテールセルで構成
し、１つのトランジスタには制御電圧を印加するように
してある。従って、少ないトランジスタ数で構成でき、
かつ広い入力電圧範囲にわたって直線性が良好なトラン
スコンダクタンス特性を持ち、入力電圧範囲とトランス
コンダクタンスを電圧制御可能なバイポーラＯＴＡを実
現できる効果がある。また、制御電圧で入力電圧範囲と
トランスコンダクタンスを可変できるので、ＡＧＣ回路
や温度補償回路を容易に実現できる効果もある。
ラＯＴＡは、差動信号が印加されるバイポーラ差動対
を、前記差動信号を乗算するバイポーラ２乗回路の出力
電流で駆動し、当該バイポーラ差動対に線形増幅動作を
行わせるが、バイポーラ２乗回路はトランジスタ対と１
つのトランジスタとからなるトリプルテールセルで構成
し、１つのトランジスタには制御電圧を印加するように
してある。従って、少ないトランジスタ数で構成でき、
かつ広い入力電圧範囲にわたって直線性が良好なトラン
スコンダクタンス特性を持ち、入力電圧範囲とトランス
コンダクタンスを電圧制御可能なバイポーラＯＴＡを実
現できる効果がある。また、制御電圧で入力電圧範囲と
トランスコンダクタンスを可変できるので、ＡＧＣ回路
や温度補償回路を容易に実現できる効果もある。
【００５７】さらに本発明のバイポーラＯＴＡを可変利
得器として２つ入力を共通接続し、出力を交叉接続し、
それぞれの制御電圧として第２の信号を差動入力する
と、第２の入力信号に対しては線形入力電圧範囲が非常
に拡大でき、低電圧で動作可能なマルチプライヤが実現
できる効果がある。
得器として２つ入力を共通接続し、出力を交叉接続し、
それぞれの制御電圧として第２の信号を差動入力する
と、第２の入力信号に対しては線形入力電圧範囲が非常
に拡大でき、低電圧で動作可能なマルチプライヤが実現
できる効果がある。
【図１】本発明の第１実施例に係るバイポーラＯＴＡの
第１基本概念図である。
第１基本概念図である。
【図２】本発明の第１実施例に係るバイポーラＯＴＡの
第２基本概念図である。
第２基本概念図である。
【図３】図２に示す第２基本回路の入出力特性図であ
る。
る。
【図４】図２に示す第２基本回路のトランスコンダクタ
ンス特性図である。
ンス特性図である。
【図５】図２に示す第２基本回路の具体的構成例の回路
図である。
図である。
【図６】本発明の第２実施例に係るバイポーラＯＴＡの
回路図である。
回路図である。
【図７】本発明の第３実施例に係るバイポーラＯＴＡの
回路図である。
回路図である。
【図８】エミッタ・デジェネレーションの適用例を示
し、（ａ）はバイポーラ差動対への適用例、（ｂ）はバ
イポーラ２乗回路（トリプルテールセル）への適用例で
ある。
し、（ａ）はバイポーラ差動対への適用例、（ｂ）はバ
イポーラ２乗回路（トリプルテールセル）への適用例で
ある。
【図９】本発明のバイポーラマルチプライヤのブロック
図である。
図である。
【図１０】本発明の第１実施例に係わるバイポーラマル
チプライヤの入出力特性図（Ｖy：パラメータ）であ
る。
チプライヤの入出力特性図（Ｖy：パラメータ）であ
る。
【図１１】本発明の第１実施例に係わるバイポーラマル
チプライヤの入出力特性図（Ｖx：パラメータ）であ
る。
チプライヤの入出力特性図（Ｖx：パラメータ）であ
る。
【図１２】トランスコンダクタンス特性図（Ｖy ：パラ
メータ）である。
メータ）である。
【図１３】トランスコンダクタンス特性図（Ｖx ：パラ
メータ）である。
メータ）である。
【図１４】従来のバイポーラＯＴＡの構成概念図であ
る。
る。
【図１５】従来のマルチプライヤの回路図である。
Ｑ１，Ｑ２ バイポーラ差動対 Ｑ３，Ｑ４，Ｑ５ ２乗回路を構成するトリプルテー
ルセル Ｑ８，Ｑ９ カレントミラー回路 Ｑ１０，Ｑ１１ カレントミラー回路 Ｒ，Ｒ′，ＲE エミッタ抵抗
ルセル Ｑ８，Ｑ９ カレントミラー回路 Ｑ１０，Ｑ１１ カレントミラー回路 Ｒ，Ｒ′，ＲE エミッタ抵抗
Claims (9)
- 【請求項１】 出力が互いに共通接続され差動信号がオ
フセットされて入力するトランジスタ対と制御電圧が入
力するトランジスタとを共通の電流源で駆動するバイポ
ーラ２乗回路と；前記差動信号が印加され前記トランジ
スタ対の出力電流で駆動されるバイポーラ差動対と；を
備えたことを特徴とするバイポーラＯＴＡ。 - 【請求項２】 出力が互いに共通接続され差動信号が入
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加されるバイポーラ差動対と；前記ト
ランジスタ対の出力端とバイポーラ差動対の駆動端間に
介在する２つのカレントミラー回路と；を備えたことを
特徴とするバイポーラＯＴＡ。 - 【請求項３】 出力が互いに共通接続され差動信号が入
力するトランジスタ対と制御電圧が入力するトランジス
タとを共通の電流源で駆動するバイポーラ２乗回路と；
前記差動信号が印加されるバイポーラ差動対と；前記ト
ランジスタの出力電流を前記バイポーラ差動対のテール
電流から引き算する形で当該バイポーラ差動対を駆動す
るカレントミラー回路と；を備えたことを特徴とするバ
イポーラＯＴＡ。 - 【請求項４】 バイポーラ２乗回路を構成するトランジ
スタのうち制御電圧が入力されるトランジスタのエミッ
タ面積比Ｋ（Ｋ≧１）と制御電圧ＶC との関係がほぼ ＶC ＝ＶT ｌｎ（４／Ｋ） （ＶT は熱電圧） であることを特徴とする請求項１、請求項２、請求項３
の何れかに記載のバイポーラＯＴＡ。 - 【請求項５】 バイポーラ２乗回路の３つのトランジス
タは、それぞれエミッタ抵抗を有する；ことを特徴とす
る請求項１、請求項２、請求項３の何れかに記載のバイ
ポーラＯＴＡ。 - 【請求項６】 バイポーラ差動対の２つのトランジスタ
は、それぞれエミッタ抵抗を有する；ことを特徴とする
請求項１、請求項２、請求項３の何れかに記載のバイポ
ーラＯＴＡ。 - 【請求項７】 可変利得器２個から構成され、第１の可
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
がオフセットされて入力するトランジスタ対と制御電圧
が入力するトランジスタとを共通の電流源で駆動するバ
イポーラ２乗回路と；前記差動信号が印加され前記トラ
ンジスタ対の出力電流で駆動されるバイポーラ差動対
と；を備えたことを特徴とするマルチプライヤ。 - 【請求項８】 可変利得器２個から構成され、第１の可
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
が入力するトランジスタ対と制御電圧が入力するトラン
ジスタとを共通の電流源で駆動するバイポーラ２乗回路
と；前記差動信号が印加されるバイポーラ差動対と；前
記トランジスタ対の出力端とバイポーラ差動対の駆動端
間に介在する２つのカレントミラー回路と；を備えたこ
とを特徴とするマルチプライヤ。 - 【請求項９】 可変利得器２個から構成され、第１の可
変利得器と第２の可変利得器とは第１の信号が入力され
る差動入力端子対が共通接続され、差動出力端子対が交
叉接続され、第１の可変利得器と第２の可変利得器には
第２の差動入力信号の逆相入力と正相入力が印加される
マルチプライヤにおいて、 前記可変利得器が、出力が互いに共通接続され差動信号
が入力するトランジスタ対と制御電圧が入力するトラン
ジスタとを共通の電流源で駆動するバイポーラ２乗回路
と；前記差動信号が印加されるバイポーラ差動対と；前
記トランジスタの出力電流を前記バイポーラ差動対のテ
ール電流から引き算する形で当該バイポーラ差動対を駆
動するカレントミラー回路と；を備えたことを特徴とす
るマルチプライヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163233A JP2697690B2 (ja) | 1994-07-15 | 1995-06-29 | バイポーラｏｔａおよびマルチプライヤ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18659694 | 1994-07-15 | ||
| JP6-186596 | 1994-07-15 | ||
| JP7163233A JP2697690B2 (ja) | 1994-07-15 | 1995-06-29 | バイポーラｏｔａおよびマルチプライヤ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884029A JPH0884029A (ja) | 1996-03-26 |
| JP2697690B2 true JP2697690B2 (ja) | 1998-01-14 |
Family
ID=26488742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163233A Expired - Lifetime JP2697690B2 (ja) | 1994-07-15 | 1995-06-29 | バイポーラｏｔａおよびマルチプライヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697690B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168477A (ja) * | 1997-08-12 | 1999-03-09 | Nec Corp | チューナブルｃｍｏｓ演算トランスコンダクタンス増幅器 |
| JP2001274641A (ja) | 2000-03-27 | 2001-10-05 | Toshiba Corp | 差動増幅器及びこれを用いたフィルタ回路 |
| US7268608B2 (en) * | 2005-08-18 | 2007-09-11 | Linear Technology Corporation | Wideband squaring cell |
-
1995
- 1995-06-29 JP JP7163233A patent/JP2697690B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＩＣＥ ＴＲＡＮＳ．ＦＵＮＤＡＭＥＮＴＡＬＳ、ＶＯＬ．Ｅ７８−Ａ、ＮＯ．４、Ｐ．４８５〜４９７ |
| 平成６年電気学科全国大会講演論文集、ＮＯ．４、Ｐ．４−１６〜４−１７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0884029A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| WO1993009598A1 (en) | Improved analog multipliers | |
| JPH06303056A (ja) | 差動増幅回路 | |
| JP3390093B2 (ja) | 差動増幅器 | |
| US5903185A (en) | Hybrid differential pairs for flat transconductance | |
| JP2697690B2 (ja) | バイポーラｏｔａおよびマルチプライヤ | |
| JPH05291834A (ja) | 電力増幅器 | |
| US4290025A (en) | Amplifier arrangement with variable gain factor | |
| JPH05110341A (ja) | 低歪差動増幅器回路 | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| EP0090543B1 (en) | Differential amplifier with improved linear amplification | |
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| US5764559A (en) | Bipolar multiplier having wider input voltage range | |
| US6570446B1 (en) | Method and apparatus for improving the performance of electronic devices using cross-degeneration | |
| JPS6313571B2 (ja) | ||
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JP3211169B2 (ja) | 電圧を電流に変換する回路 | |
| EP4016840B1 (en) | Highly linear multiplier | |
| JPH0936680A (ja) | Ａｇｃアンプ | |
| JPH0478044B2 (ja) | ||
| JPH09298423A (ja) | バイポーラマルチプライヤ | |
| JP2737430B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JP2655443B2 (ja) | 周波数逓倍回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |