JP3251759B2 - 可変利得増幅回路 - Google Patents

可変利得増幅回路

Info

Publication number
JP3251759B2
JP3251759B2 JP02677194A JP2677194A JP3251759B2 JP 3251759 B2 JP3251759 B2 JP 3251759B2 JP 02677194 A JP02677194 A JP 02677194A JP 2677194 A JP2677194 A JP 2677194A JP 3251759 B2 JP3251759 B2 JP 3251759B2
Authority
JP
Japan
Prior art keywords
current
transistor pair
pair
emitter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02677194A
Other languages
English (en)
Other versions
JPH07235840A (ja
Inventor
智賢 中川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02677194A priority Critical patent/JP3251759B2/ja
Priority to EP95301105A priority patent/EP0669710A3/en
Priority to KR1019950003320A priority patent/KR0148324B1/ko
Priority to US08/393,278 priority patent/US5532644A/en
Publication of JPH07235840A publication Critical patent/JPH07235840A/ja
Application granted granted Critical
Publication of JP3251759B2 publication Critical patent/JP3251759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/06Volume compression or expansion in amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、信号振幅レベルを調
整するための増幅等に用いられる可変利得増幅回路に関
する。
【0002】
【従来の技術】従来より可変利得増幅回路としては、図
8に示す、所謂ギルバートのゲインセル回路が知られて
いる。図8はベースを入力とし、各々のエミッタに電流
源20,21を有するとともに、エミッタ間を抵抗30
により接続した第1のトランジスタ対1と、そのコレク
タ電流をバイアス電流とするアノードがバイアス電圧源
に接続された第1のダイオード対11と、第1のダイオ
ード対11のそれぞれのカソード電圧をベース入力と
し、共通エミッタに電流源22を持つ第2のトランジス
タ対2から構成され、そのコレクタから電流出力を得る
ことができる。
【0003】このような構成によれば、その入出力間の
利得Gは抵抗30の抵抗値をRe、電流源20,21と
22の電流値をそれぞれI1 、I2 とすると、 G=I2 /(Re/2+re)I1 … (1) となる。ここで、reは第1のトランジスタ対1のエミ
ッタ微分抵抗であり、ボルツマン定数をk、電子の電荷
量をq、絶対温度をTとすると、 re=qI1 /kT … (2) である。ここで、電流値I1か抵抗値Reを大きくする
とreは無視でき、式(1)は式(3)のようになる。
【0004】 G=(2/Re)I2 /I1 … (3) 従って、式(3)から電流値I1 とI2 の比を変化させ
ることにより、利得Gを任意に変えることができ、しか
も非線形要素であるエミッタ微分抵抗reがないので、
入出力の線形性がよいことがわかる。
【0005】しかしながら、reの影響を無視するため
に電流値I1 を大きくすると消費電流の増大となりIC
化した場合問題となる。また、抵抗値Reを大きくする
と利得Gが低下するので、利得Gの低下を防ぐために電
流値I2 を大きくしなければならず、やはり消費電流の
増大となりIC化した場合問題となる。従って、実際に
はreの影響は無視できず、入出力信号の線形性をよく
できなかった。
【0006】そこで、このような問題を改善するものと
して図9に示す回路が知られている。図9は図8の回路
の第1のトランジスタ対1のトランジスタのベースとオ
ペアンプ40,41の出力端を各々接続し、オペアンプ
40,41の反転入力端をエミッタと各々接続し、入力
信号をオペアンプ40,41の非反転入力端に与えるよ
うにしたものである。
【0007】このように接続することでフィードバック
ループが構成され、トランジスタ対1の各々のトランジ
スタのエミッタ微分抵抗reはオペアンプ40,41の
利得の逆数倍となる。
【0008】従って、オペアンプ40,41の利得が充
分高いとするとreの影響は無視でき、電流値I1 と抵
抗値Reは入力信号の振幅に見合った入力ダイナミック
レンジが得られるようにすればよい。これにより、電流
値I1 と抵抗値Reは小さくすることができ、消費電流
は抑えられるので、IC化に際し消費電流の問題はなく
なる。
【0009】しかしながら、一般にオペアンプは周波数
特性が悪いので、図9の回路では比較的高い周波数の信
号を扱うことができず、応用範囲が限られてしまうとい
う問題があった。
【0010】
【発明が解決しようとする課題】以上述べたように従来
の可変利得増幅回路では、入出力の線形性が悪く、これ
を改善しようとすると消費電流が増大したり、周波数特
性が悪化するという問題があった。
【0011】この発明は消費電流の増加が少なく、周波
数特性の劣化の少ない、線形性のよいIC化に適した可
変利得増幅回路を提供することにある。
【0012】
【課題を解決するための手段】この発明は、ベースを入
力とする第1のトランジスタ対と、第1のトランジスタ
対の各々のコレクタ電流をバイアス電流とするPN接合
対と、PN接合対の電圧差をベース入力とする共通エミ
ッタに電流源を有した第2のトランジスタ対と、第1の
トランジスタ対のエミッタにコレクタ電流路がそれぞれ
接続され、べースが互いのコレクタ電流路に直接あるい
は直流レベルシフト手段またはインピーダンス手段を介
して接続され、エミッタ間が抵抗で接続されるとともに
エミッタにバイアス電流を供給する電流供給手段を有
、前記第1のトランジスタ対のエミッタ微分抵抗をキ
ャンセルする第3のトランジスタ対から成り、第2のト
ランジスタ対のコレクタから出力を得るようにしたもの
である。また、べースが互いのコレクタ電流路に直接あ
るいは直流レベルシフト手段またはインピーダンス手段
を介して接続され、エミッタにバイアス電流を供給する
電流供給手段を有した第5のトランジスタ対と、第5の
トランジスタ対の各々のコレクタ電流をバイアス電流と
するPN接合対と、PN接合対の電圧差をベース入力と
する共通エミッタに電流源を有した第6のトランジスタ
対から成り、前記第5のトランジスタ対のエミッタ間に
抵抗と直列に入力手段を接続し、第6のトランジスタ対
のコレクタから出力を得るようにしたものである。
【0013】
【作用】このように構成した可変利得増幅回路では、バ
イアス電流の大小に関わらずエミッタ微分抵抗の影響を
なくすことができるので、消費電流の増大も少なくて線
形性を改善でき、オペアンプを用いる必要がないことか
ら、周波数特性の劣化も少なく比較的高い周波数も扱う
ことができる。さらに、低電圧動作が可能となる。
【0014】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図1はこの発明の一実施例を説明
するための回路図である。図8との違いは、第1のトラ
ンジスタ対1の各々のエミッタと、抵抗30と電流源2
0,21の接続点との間に、互いのベースとコレクタを
接続した第3のトランジスタ対3を挿入した点にある。
【0015】このように構成した回路では、第1とトラ
ンジスタ対1のエミッタ微分抵抗reは、互いのベース
とコレクタを接続した第3のトランジスタ対3からなる
負性インピーダンス回路で発生させた負のエミッタ微分
抵抗、即ち−reによりキャンセルされるので、入出力
間の利得Gは、 G=I2 /(Re/2+re−re)I1 =( 2/Re)I2 /I1 … (4) となり、非線形要素であるエミッタ微分抵抗reの影響
がないので、優れた線形性を得ることができる。
【0016】図10には、同じ条件で図8と図1の直流
伝送特性をシミュレーションした結果を示し、図11に
は、図10の電流出力を入力で微分した、相互コンダク
タンスを示す。図11から判るように、従来のに比べ、
この実施例の相互コンダクタンスは非常に平坦であり、
線形性が優れている。
【0017】図2は、図1に示した実施例を変形したこ
の発明の他の実施例を説明するための回路図である。図
1との違いは、ダイオード対11をベースがバイアス電
圧源に接続された第4のトランジスタ対4に変更した点
と、第3のトランジスタ対3の互いのベースとコレクタ
を直流レベルシフト手段50,51を介して接続した点
にある。
【0018】図1では、第3のトランジスタ対3のトラ
ンジスタが飽和するところで入力レベルが制限される。
従ってトランジスタのベース・エミッタ電圧Vbeを0.
7V、飽和電圧Vcesat を0.2Vとすると、最大入力
レベルは2(Vbe−Vcesat )=1.0Vppとなり、
これ以上の信号は扱えない。
【0019】これに対してこの実施例によれば、直流レ
ベルシフト手段50,51により、第3のトランジスタ
対3のトランジスタが飽和する最大入力レベルを大きく
することができる。例えば、直流レベルシフト手段5
0,51により直流レベルを0.7Vシフトさせると、
最大入力レベルは2(Vbe+0.7−Vcesat )=2.
4Vppまで広がる。また、直流レベルシフト手段50,
51をインピーダンス手段にすると、入力信号源のイン
ピーダンスによる周波数特性を補正することができ、広
帯域に渡って良好な周波数特性を得ることができる。
【0020】図3はこの発明の第2の他の実施例を説明
するための基本的な概念構成を示している。図3は、ベ
ースを互いのコレクタ電流路に接続し、エミッタには電
流源23,24がそれぞれ接続され、エミッタ間には入
力電圧手段71と抵抗31が直列に接続された第5のト
ランジスタ対5と、第5のトランジスタ対5のコレクタ
とバイアス電圧源間に第2のダイオード対12を接続
し、第2のダイオード対12のカソードをベースにそれ
ぞれ接続した共通エミッタに電流源25を持つ第6のト
ランジスタ対6から構成されている。
【0021】このような構成によれば、第5のトランジ
スタ対5のエミッタのインピーダンスはほぼ零であるの
でエミッタ電圧は常に一定であり、入力電圧手段71
ら入力された信号は抵抗31によって線形性よく電流変
換される。この電流が第2のダイオード対12のバイア
ス電流になるので、第6のトランジスタ対6のコレクタ
から線形性のよい出力電流が得られる。
【0022】この実施例では、図1や図2で得られた利
点に加え、電源Vccと基準電位との間に縦に積み重な
る素子が少ないことから、低電圧での駆動が可能である
利点がある。
【0023】図4はこの発明の第3の他の実施例を説明
するための回路図である。この実施例は図3の実施例の
変形したもので、図3の第2のダイオード対12をベー
スがバイアスされた第7のトランジスタ対7に、また第
5のトランジスタ対5の互いのベースとコレクタをそれ
ぞれ直流レベルシフト手段50,51を介して接続して
いる。
【0024】このように構成することで、図2の実施例
と同様に第5のトランジスタ対5の飽和に対して改善で
きる。また、直流レベルシフト手段50,51をインピ
ーダンス手段とすることで、周波数特性も改善できる。
【0025】図5は、入力電圧手段71の具体的回路を
含む、図3の完全な回路構成例である。図5は入力電圧
手段71が、ベースを入力とする第8のトランジスタ対
8と、第8のトランジスタ対8のエミッタに互いのベー
スをコレクタと各々接続したエミッタに電流源26,2
7をそれぞれ持つ第9のトランジスタ対9から構成され
ており、抵抗31の代わりに第9のトランジスタ対9と
第5のトランジスタ対5のエミッタ間をそれぞれ抵抗3
1a,31bで接続している。
【0026】図5の構成によれば、入力電圧手段71も
やはり電源Vccと基準電圧間に縦に積み重なる素子が
少ないので、低電圧動作が容易に実現できる。
【0027】図6は、図5の変形例である。
【0028】図5との違いは、第2のダイオード対12
を、ベースをバイアスした第7のトランジスタ対7にし
た点だけであるが、第7のトランジスタ対7の2つのコ
レクタ端と第8のトランジスタ対8の2つのコレクタ端
をそれぞれ接続し、端子80,81とすることで、図5
の回路は等価的に図7に示すように全体として1つの差
動トランジスタ対として働く。
【0029】図7は、電流源28,29をエミッタにそ
れぞれ接続した入力信号の平均直流電圧を入力とする第
1の等価トランジスタQ71とバイアス電圧を入力とする
第2の等価トランジスタQ70と、エミッタ間に接続され
た抵抗32からなり、コレクタ端80,81から出力電
流が得られるようになっている。
【0030】この場合、抵抗32の等価抵抗値は抵抗3
1a,31bの抵抗値の並列値であり、電流源28,2
9の電流値はそれぞれ電流源26,27の電流値の和と
電流源23,24の電流値の和となる。従って、図7の
等価回路から分かるように図6の回路構成1つで2つの
信号処理が可能となる。
【0031】このことは、第2のダイオード対12のバ
イアス手段として、例えばベース接地回路のエミッタ電
圧を利用することで、ベース接地回路のコレクタ端から
第2のダイオード対12の2つのバイアス電流の合成電
流出力が得られるので、図5に対しても可能である。但
し、この場合、ベース接地回路に必要な電圧分だけ図6
より高い電圧が必要である。
【0032】また、これから判るように、図5、図6の
入力信号の平均電流電圧とバイアス電圧を正確に管理し
ないと、第2のダイオード対12のバイアス電流が変化
するので、利得も変化してしまう問題を生じる。これに
対しては、図5の場合、バイアス電圧をバイアス電流と
し、この電流値を一定に保つことで対処できる。図6の
場合は、コレクタ端81の出力電流が一定になるように
バイアス電圧または入力信号の平均電流電圧を制御すれ
ばよい。
【0033】以上、この発明の実施例を述べてきたが、
これらに限定されるわけではなく、種々の応用が可能で
ある。例えば、実施例の中で説明したようにダイオード
はトランジスタに置き換えてもよく、要するにPN接合
であればよい。また実施例は全て周波数特性のよいNP
Nトランジスタのみで構成しているが、周波数特性にこ
だわらなければ、適当にPNPトランジスタに変更して
もよい。またエミッタに接続した抵抗と電流源は所謂π
型接続だけに限定されるわけでなく、例えばT型接続に
してもよく、抵抗にかぎらず容量と電圧を組合わせたイ
ンピーダンス手段でもよく、さらに言えば必ずしも抵抗
や電流源は全て必要なわけではなく必要に応じて削除し
てもよい。
【0034】要するに負性インピーダンス回路でエミッ
タ微分抵抗をキャンセルすることで線形動作を可能に
し、PN接合対と差動トランジスタ対による圧縮伸長を
利用した可変利得増幅回路は全てこの発明の対象とな
る。
【0035】
【発明の効果】以上説明したように、この発明によれ
ば、消費電流の増加が少なくて直線性がよく、周波数特
性の劣化も少なく、また低電圧動作が可能であり、更に
は1つの回路で2つの信号処理が可能であり、IC化に
適した可変利得増幅回路を得ることができる。
【図面の簡単な説明】
【図1】この発明の可変利得増幅回路の一実施例を説明
するための回路図。
【図2】この発明の他の実施例を説明するための回路
図。
【図3】この発明の第2の他の実施例を説明するための
基本的な概念構成図。
【図4】この発明の第3の他の実施例を説明するための
回路図。
【図5】図3のより具体的な回路例を説明するための回
路図。
【図6】図5を変形した図3のより具体的な回路例を説
明するための回路図。
【図7】図6の等価回路図。
【図8】従来の可変利得増幅回路を説明するための回路
図。
【図9】別の従来の可変利得増幅回路を説明するための
回路図。
【図10】従来とこの発明の直流伝送特性を示す入出力
特性図。
【図11】図10の電流出力を入力で微分した相互コン
ダクタンスを示す特性図。
【符号の説明】
1〜9…トランジスタ対、 11,12…第1のダイオ
ード対、 20〜27…電流源、 30,31,31
a,31b…抵抗、 50,51…直流レベルシフト手
段、 71…入力電圧手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03G 3/10 H03F 1/02 H03F 1/42 - 3/52

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 ベースを入力とする第1のトランジスタ
    対と、 前記第1のトランジスタ対の各々のコレクタ電流をバイ
    アス電流とするPN接合対と、 前記PN接合対の電圧差をベース入力とする共通エミッ
    タに電流手段を有した第2のトランジスタ対と、 前記第1のトランジスタ対のエミッタにコレクタ電流路
    をそれぞれ接続し、べースを互いのコレクタ電流路に接
    続し、エミッタ間をインピーダンス手段で接続するとと
    もに、エミッタにバイアス電流を供給する電流供給手段
    を有し、前記第1のトランジスタ対のエミッタ微分抵抗
    をキャンセルする第3のトランジスタ対とを備え、 前記第2のトランジスタ対のコレクタから出力を得るこ
    とを特徴とする可変利得増幅回路。
  2. 【請求項2】 前記第3のトランジスタ対は、ベースが
    互いのコレクタ電流路に直流レベルシフト手段またはイ
    ンピーダンス手段を介して接続されたことを特徴とする
    請求項1記載の可変利得増幅回路。
  3. 【請求項3】 べースを互いのコレクタ電流路に接続
    し、エミッタにバイアス電流を供給する電流供給手段を
    有した第1のトランジスタ対と、 前記第1のトランジスタ対の各々のコレクタ電流をバイ
    アス電流とするPN接合対と、 前記PN接合対の電圧差をベース入力とする共通エミッ
    タに電流源を有した第2のトランジスタ対と、 前記第1のトランジスタ対のエミッタ間にインピーダン
    ス手段と直列接続した入力電圧手段とを備え、 前記第2のトランジスタ対のコレクタから出力を得るこ
    とを特徴とする可変利得増幅回路。
  4. 【請求項4】 前記入力電圧手段は、ベースを入力とす
    る第3のトランジスタ対と、前記第3のトランジスタ対
    のエミッタに各々のコレクタ電流路が接続され、べース
    が互いのコレクタ電流路に接続され、エミッタにバイア
    ス電流を供給する電流供給手段を有した第4のトランジ
    スタ対から成り、前記第4のトランジスタ対のエミッタ
    を電圧出力としたことを特徴とする請求項3記載の可変
    利得増幅回路。
  5. 【請求項5】 前記第1または前記第4のトランジスタ
    対は、ベースが互いのコレクタ電流路に直流レベルシフ
    ト手段またはインピーダンス手段を介して接続されたこ
    とを特徴とする請求項4記載の可変利得増幅回路。
  6. 【請求項6】 前記PN接合対のバイアス電流、または
    前記第3のトランジスタ対のコレクタ電流を合成する電
    流合成手段を有したことを特徴とする請求項4記載の可
    変利得増幅回路。
JP02677194A 1994-02-24 1994-02-24 可変利得増幅回路 Expired - Fee Related JP3251759B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02677194A JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路
EP95301105A EP0669710A3 (en) 1994-02-24 1995-02-21 Variable gain amplifier circuit.
KR1019950003320A KR0148324B1 (ko) 1994-02-24 1995-02-21 가변 이득 증폭 회로
US08/393,278 US5532644A (en) 1994-02-24 1995-02-23 Variable gain amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02677194A JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路

Publications (2)

Publication Number Publication Date
JPH07235840A JPH07235840A (ja) 1995-09-05
JP3251759B2 true JP3251759B2 (ja) 2002-01-28

Family

ID=12202567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02677194A Expired - Fee Related JP3251759B2 (ja) 1994-02-24 1994-02-24 可変利得増幅回路

Country Status (4)

Country Link
US (1) US5532644A (ja)
EP (1) EP0669710A3 (ja)
JP (1) JP3251759B2 (ja)
KR (1) KR0148324B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677646A (en) * 1995-12-27 1997-10-14 Maxim Integrated Products, Inc. Differential pair amplifier with improved linearity in low-voltage applications
DE19651081C1 (de) * 1996-12-09 1998-04-23 Siemens Ag Spannung-Strom- bzw. Strom-Strom-Umsetzer
JP3119215B2 (ja) * 1997-10-14 2000-12-18 日本電気株式会社 差動アンプ
KR100317176B1 (ko) * 1997-11-28 2002-01-16 니시무로 타이죠 필터회로
EP0948132B1 (en) * 1998-03-31 2004-05-26 STMicroelectronics S.r.l. Amplifier with programmable gain and input linearity usable in high-frequency lines
US6194972B1 (en) 1999-02-04 2001-02-27 Nortel Networks Limited Gyrator with loop amplifiers connected to inductive elements
US6025765A (en) * 1998-04-08 2000-02-15 Nortel Networks Corporation Gyrator with loop amplifiers connected to inductive elements
WO1999053614A1 (en) * 1998-04-08 1999-10-21 Northern Telecom Limited Gyrator
US6028478A (en) * 1998-07-13 2000-02-22 Philips Electronics North America Corporation Converter circuit and variable gain amplifier with temperature compensation
US6249184B1 (en) * 1999-11-30 2001-06-19 Texas Instruments Incorporated Rail-to-rail input stage
US6885245B2 (en) * 2003-04-08 2005-04-26 Via Technologies, Inc. Differential amplifier and comparator using the same
EP1952530A1 (en) * 2005-11-18 2008-08-06 Koninklijke Philips Electronics N.V. Polar modulation apparatus and method with common-mode control
US7408409B2 (en) * 2006-06-27 2008-08-05 Intel Corporation Amplifier circuit with cross-coupled cascode transistors
JP5273377B2 (ja) * 2009-03-19 2013-08-28 株式会社ジャパンディスプレイ 多入力一出力回路及び表示装置
US9236841B2 (en) * 2013-09-19 2016-01-12 Analog Devices, Inc. Current-feedback operational amplifier
CN110504933A (zh) * 2019-08-07 2019-11-26 宁波大学 一种高线性可变增益放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6908784A (ja) * 1969-06-10 1970-12-14
US4216436A (en) * 1978-06-20 1980-08-05 National Semiconductor Corporation High gain differential amplifier
JPS62605A (ja) * 1985-06-26 1987-01-06 Mitsubishi Heavy Ind Ltd ガスタ−ビン静翼
NL8501882A (nl) * 1985-07-01 1987-02-02 Philips Nv Signaalspanning-stroom omzetter.
JPS6258713A (ja) * 1985-09-06 1987-03-14 Toshiba Corp 非線形増幅回路
JPS6276911A (ja) * 1985-09-30 1987-04-09 Toshiba Corp 差動回路
FR2619972B1 (fr) * 1987-08-31 1992-01-03 Boudionny Anatoli Etage amplificateur differentiel et configurations de circuits utilisant un tel etage
GB2211044A (en) * 1987-10-08 1989-06-21 Plessey Co Plc Linear differential amplifier
US5065112A (en) * 1989-10-31 1991-11-12 Sanyo Electric Co., Ltd. Amplification circuit with improved linearity
JPH0461408A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 差動増幅回路
US5091701A (en) * 1990-10-15 1992-02-25 Analog Devices, Inc. High efficiency cross-coupled folded cascode circuit

Also Published As

Publication number Publication date
EP0669710A2 (en) 1995-08-30
US5532644A (en) 1996-07-02
KR0148324B1 (ko) 1998-12-01
JPH07235840A (ja) 1995-09-05
EP0669710A3 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
JP3251759B2 (ja) 可変利得増幅回路
US4267516A (en) Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion
JPH0143486B2 (ja)
EP0921634A1 (en) Differential amplifier with adjustable linearity
US5587689A (en) Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
JPS6133404B2 (ja)
JPS592410A (ja) 電流増幅器
JPH098569A (ja) 差動増幅回路
JPS6014523B2 (ja) カスコ−ド増幅器回路
KR860001018B1 (ko) 전압 제어형 가변 이득 회로
JPH04369107A (ja) 差動増幅器
JP3216134B2 (ja) 指数的な利得制御を行う増幅回路
GB2295289A (en) Wideband constant impedance amplifiers
JPS6012331Y2 (ja) 2個のトランジスタを具える増幅回路
JPH0630419B2 (ja) 広帯域差動増幅器
US4385364A (en) Electronic gain control circuit
US4267521A (en) Compound transistor circuitry
JP3833530B2 (ja) 差動増幅器
US4529946A (en) Differential amplifier circuit
KR20000010922A (ko) 에러 정정을 갖는 전압-전류 변환기
JPH0478044B2 (ja)
US5914639A (en) Amplifier with common base input stage
JP3237793B2 (ja) 電流源回路
JP3367875B2 (ja) 対数変換回路及びこれを用いたトランスコンダクター

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees