JP2669397B2 - バイポーラ・マルチプライヤ - Google Patents
バイポーラ・マルチプライヤInfo
- Publication number
- JP2669397B2 JP2669397B2 JP7122185A JP12218595A JP2669397B2 JP 2669397 B2 JP2669397 B2 JP 2669397B2 JP 7122185 A JP7122185 A JP 7122185A JP 12218595 A JP12218595 A JP 12218595A JP 2669397 B2 JP2669397 B2 JP 2669397B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- differential amplifier
- multiplier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２つのアナログ信号を乗
算するマルチプライヤに係わり、特にバイポーラ半導体
集積回路上に構成される線形化されたマルチプライヤに
関する。
算するマルチプライヤに係わり、特にバイポーラ半導体
集積回路上に構成される線形化されたマルチプライヤに
関する。
【０００２】
【従来の技術】従来のこの種のバイポーラ・マルチプラ
イヤは、本願発明者により、その回路が回路解析され、
発表、提案されている（電子情報通信学会技術研究報告
・回路とシステム（ＣＡＳ９３−７８）、ｐｐ．３１−
３５）。また、この種の線形化されたバイポーラ・マル
チプライヤは、１９６８年に発表されており、Ｇｉｌｂ
ｅｒｔ ｍｕｌｔｉｐｌｉｅｒとして良く知られてい
る。
イヤは、本願発明者により、その回路が回路解析され、
発表、提案されている（電子情報通信学会技術研究報告
・回路とシステム（ＣＡＳ９３−７８）、ｐｐ．３１−
３５）。また、この種の線形化されたバイポーラ・マル
チプライヤは、１９６８年に発表されており、Ｇｉｌｂ
ｅｒｔ ｍｕｌｔｉｐｌｉｅｒとして良く知られてい
る。
【０００３】以下の説明において、３個以上のトランジ
スタが１つの共通テール電流で駆動される回路をマルチ
テールセルと称し、４個のトランジスタの場合にはクァ
ドリテールセルと称する。
スタが１つの共通テール電流で駆動される回路をマルチ
テールセルと称し、４個のトランジスタの場合にはクァ
ドリテールセルと称する。
【０００４】図３は従来のバイポーラ・マルチプライヤ
の一般回路図であり、クァドリテールセルから構成され
る。
の一般回路図であり、クァドリテールセルから構成され
る。
【０００５】トランジスタのコレクタ電流とベース−エ
ミッタ間電圧の関係は指数則に従うものとすれば、次式
で示される。
ミッタ間電圧の関係は指数則に従うものとすれば、次式
で示される。
【０００６】
【０００７】ここで、ＩS は飽和電流、ＶT は熱電圧で
あり、ＶT ＝ｑ／ｋＴと表される。ただし、ｑは単位電
子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
（１）式は、ベース−エミッタ間電圧ＶBEi が６００ｍ
Ｖ前後のトランジスタが通常動作時には、指数部ｅｘｐ
（ＶBEi ／ＶT ）は１０乗程度の値になり、「−１」の
項を無視できる。したがって、
あり、ＶT ＝ｑ／ｋＴと表される。ただし、ｑは単位電
子電荷、ｋはボルツマン定数、Ｔは絶対温度である。
（１）式は、ベース−エミッタ間電圧ＶBEi が６００ｍ
Ｖ前後のトランジスタが通常動作時には、指数部ｅｘｐ
（ＶBEi ／ＶT ）は１０乗程度の値になり、「−１」の
項を無視できる。したがって、
【０００８】
【０００９】このときに、テール電流ＩEBで駆動される
バイポーラ・クァドリテールセルの各々のコレクタ電流
は、素子間の整合性は良いと仮定すると、
バイポーラ・クァドリテールセルの各々のコレクタ電流
は、素子間の整合性は良いと仮定すると、
【００１０】
【００１１】ただし、ＶR は、入力信号の直流電圧、Ｖ
E は、共通エミッタ電圧である。また、テール電流の条
件より、 ＩC1＋ＩC2＋ＩC3＋ＩC4＝αFIo （７） と表される。ただし、αF はトランジスタの直流電流増
幅率である。（３）〜（６）式から（７）式を解くと、
E は、共通エミッタ電圧である。また、テール電流の条
件より、 ＩC1＋ＩC2＋ＩC3＋ＩC4＝αFIo （７） と表される。ただし、αF はトランジスタの直流電流増
幅率である。（３）〜（６）式から（７）式を解くと、
【００１２】
【００１３】と求まる。バイポーラ・クァドリテールセ
ルの差動出力電流ΔＩは、
ルの差動出力電流ΔＩは、
【００１４】
【００１５】図３に示すバイポーラ・マルチプライヤに
ついては、Ｖ1 ＝（Ｖx ＋Ｖy ）／２，Ｖ2 ＝（Ｖx −
Ｖy ）／２，Ｖ3 ＝−（Ｖx −Ｖy ）／２，Ｖ4 ＝−
（Ｖx ＋Ｖy ）／２であるから、（９）式に代入する
と、バイポーラ・マルチプライヤの差動出力電流ΔＩ
は、
ついては、Ｖ1 ＝（Ｖx ＋Ｖy ）／２，Ｖ2 ＝（Ｖx −
Ｖy ）／２，Ｖ3 ＝−（Ｖx −Ｖy ）／２，Ｖ4 ＝−
（Ｖx ＋Ｖy ）／２であるから、（９）式に代入する
と、バイポーラ・マルチプライヤの差動出力電流ΔＩ
は、
【００１６】
【００１７】と求まる。
【００１８】（１０）式の右辺にαF を掛けると良く知
られた２重平衡型差動増幅器であり、Ｇｉｌｂｅｒｔ
ｍｕｌｔｉｎｌｉｅｒ ｃｅｌｌあるいはＧｉｌｂｅｒ
ｔｃｅｌｌと呼ばれている。一般的なバイポーラプロセ
スでは、αF は、０．９８〜０．９９であり、およそ１
に近い。したがって、従来のクァドリテールセルを用い
たバイポーラ・マルチプライヤの伝達特性はＧｉｌｂｅ
ｒｔ ｍｕｌｔｉｎｌｉｅｒ ｃｅｌｌとほぼ等しくな
っている。ただし、トランジスタを縦積みしていないた
めに、低電圧で動作可能となっている。しかし、（１
０）式で示される伝達特性はＧｉｌｂｅｒｔ ｍｕｌｔ
ｉｎｌｉｅｒ ｃｅｌｌと同様に入力電圧に対する直線
性が良くない。
られた２重平衡型差動増幅器であり、Ｇｉｌｂｅｒｔ
ｍｕｌｔｉｎｌｉｅｒ ｃｅｌｌあるいはＧｉｌｂｅｒ
ｔｃｅｌｌと呼ばれている。一般的なバイポーラプロセ
スでは、αF は、０．９８〜０．９９であり、およそ１
に近い。したがって、従来のクァドリテールセルを用い
たバイポーラ・マルチプライヤの伝達特性はＧｉｌｂｅ
ｒｔ ｍｕｌｔｉｎｌｉｅｒ ｃｅｌｌとほぼ等しくな
っている。ただし、トランジスタを縦積みしていないた
めに、低電圧で動作可能となっている。しかし、（１
０）式で示される伝達特性はＧｉｌｂｅｒｔ ｍｕｌｔ
ｉｎｌｉｅｒ ｃｅｌｌと同様に入力電圧に対する直線
性が良くない。
【００１９】Ｇｉｌｂｅｒｔ ｍｕｌｔｉｎｌｉｅｒ
ｃｅｌｌには良く知られた線形化回路Ｇｉｌｂｅｒｔ
ｇａｉｎ ｃｅｌｌを入力回路に用いることにより線形
化でき、もともとは、この回路をＧｉｌｂｅｒｔ ｍｕ
ｌｔｉｎｌｉｅｒと呼びならわして来た。
ｃｅｌｌには良く知られた線形化回路Ｇｉｌｂｅｒｔ
ｇａｉｎ ｃｅｌｌを入力回路に用いることにより線形
化でき、もともとは、この回路をＧｉｌｂｅｒｔ ｍｕ
ｌｔｉｎｌｉｅｒと呼びならわして来た。
【００２０】
【発明が解決しようとする課題】アナログ信号処理にお
いては、マルチプライヤは欠くことのできないファンク
ション・ブロックである。プロセスのファイン化が進
み、それに伴いＬＳＩの電源電圧も５Ｖから３Ｖ、ある
いはそれ以下へと低電圧化してきており、低電圧回路技
術の必要性が一層高まってきている。また、これらの従
来のマルチプライヤは、もともと低電圧動作が可能では
あるが、上述したようにＧｉｌｂｅｒｔ ｍｕｌｔｉｎ
ｌｉｅｒ ｃｅｌｌと同じ入力電圧範囲しかなく線形な
入力電圧範囲としては非常に狭い電圧範囲しか得られな
い。
いては、マルチプライヤは欠くことのできないファンク
ション・ブロックである。プロセスのファイン化が進
み、それに伴いＬＳＩの電源電圧も５Ｖから３Ｖ、ある
いはそれ以下へと低電圧化してきており、低電圧回路技
術の必要性が一層高まってきている。また、これらの従
来のマルチプライヤは、もともと低電圧動作が可能では
あるが、上述したようにＧｉｌｂｅｒｔ ｍｕｌｔｉｎ
ｌｉｅｒ ｃｅｌｌと同じ入力電圧範囲しかなく線形な
入力電圧範囲としては非常に狭い電圧範囲しか得られな
い。
【００２１】
【課題を解決するための手段】本発明のバイポーラ・マ
ルチプライヤは、出力が共通接続された第１と第２のト
ランジスタからなる第１のトランジスタ対と、出力が共
通接続された第３と第４のトランジスタからなる第２の
トランジスタ対と、を有し、前記第１および第２のトラ
ンジスタ対のそれぞれのエミッタが互いに共通接続され
て１つのテール電流により駆動されるクァドリテールセ
ルで構成される第一の信号（Ｖｘ）と第二の信号（Ｖ
ｙ）を乗算するマルチプライヤであって、それぞれのト
ランジスタには、第一の信号（Ｖｘ）が入力されダイオ
ードを負荷とする第１の差動増幅器の正相・逆相出力の
２つの出力のうちいずれか一方の出力と、第二の信号
（Ｖｙ）が入力されダイオードを負荷とする第２の差動
増幅器の正相・逆相出力の２つの出力のうちいずれか一
方の出力とが、いずれも重複せずに、抵抗を介して印加
されることを特徴とする。
ルチプライヤは、出力が共通接続された第１と第２のト
ランジスタからなる第１のトランジスタ対と、出力が共
通接続された第３と第４のトランジスタからなる第２の
トランジスタ対と、を有し、前記第１および第２のトラ
ンジスタ対のそれぞれのエミッタが互いに共通接続され
て１つのテール電流により駆動されるクァドリテールセ
ルで構成される第一の信号（Ｖｘ）と第二の信号（Ｖ
ｙ）を乗算するマルチプライヤであって、それぞれのト
ランジスタには、第一の信号（Ｖｘ）が入力されダイオ
ードを負荷とする第１の差動増幅器の正相・逆相出力の
２つの出力のうちいずれか一方の出力と、第二の信号
（Ｖｙ）が入力されダイオードを負荷とする第２の差動
増幅器の正相・逆相出力の２つの出力のうちいずれか一
方の出力とが、いずれも重複せずに、抵抗を介して印加
されることを特徴とする。
【００２２】
【実施例】図１に本発明における請求項１に関するバイ
ポーラ・マルチプライヤの回路図を示す。従来例で説明
したように、図１に示すクァドリテールセル自体の伝達
特性はＧｉｌｂｅｒｔ ｍｕｌｔｉｎｌｉｅｒ ｃｅｌ
ｌと相似であり、ほぼ等しくなっている。したがって、
図１に示すように、クァドリテールセルの入力回路にダ
イオードを負荷とした差動増幅器で入力信号を逆双曲正
接変換（ｔａｎｈ-1（ｘ））すれば、双曲正接関数特性
（ｔａｎｈ（ｘ））を相殺でき、２つの入力電圧のいず
れに対しても線形化できることになる。したがって、ク
ァドリテールセルの入力電圧（Ｖ1 ，Ｖ2 ，Ｖ3 ，
Ｖ4 ）をａ、ｂを任意の常数として、（ａＶC ＋ｂ
ＶA ，ａＶD ＋ｂＶA ，ａＶC ＋ｂＶB ，ａＶD ＋ｂＶ
B ）とすれば、それぞれのトランジスタのコレクタ電流
は、
ポーラ・マルチプライヤの回路図を示す。従来例で説明
したように、図１に示すクァドリテールセル自体の伝達
特性はＧｉｌｂｅｒｔ ｍｕｌｔｉｎｌｉｅｒ ｃｅｌ
ｌと相似であり、ほぼ等しくなっている。したがって、
図１に示すように、クァドリテールセルの入力回路にダ
イオードを負荷とした差動増幅器で入力信号を逆双曲正
接変換（ｔａｎｈ-1（ｘ））すれば、双曲正接関数特性
（ｔａｎｈ（ｘ））を相殺でき、２つの入力電圧のいず
れに対しても線形化できることになる。したがって、ク
ァドリテールセルの入力電圧（Ｖ1 ，Ｖ2 ，Ｖ3 ，
Ｖ4 ）をａ、ｂを任意の常数として、（ａＶC ＋ｂ
ＶA ，ａＶD ＋ｂＶA ，ａＶC ＋ｂＶB ，ａＶD ＋ｂＶ
B ）とすれば、それぞれのトランジスタのコレクタ電流
は、
【００２３】
【００２４】ただし、ＶA −ＶB ＝ＶX 、ＶC −ＶD ＝
Ｖy である。また、テール電流の条件より、 ＩC1＋ＩC2＋ＩC3＋ＩC4＝αFIo （１５） （１１）〜（１４）式から（１５）式を解くと、バイポ
ーラ・マルチプライヤの差動出力電流ΔＩは
Ｖy である。また、テール電流の条件より、 ＩC1＋ＩC2＋ＩC3＋ＩC4＝αFIo （１５） （１１）〜（１４）式から（１５）式を解くと、バイポ
ーラ・マルチプライヤの差動出力電流ΔＩは
【００２５】
【００２６】と求まる。したがって、入力電圧ａＶx 、
ｂＶy が逆双曲正接変換（ｔａｎｈ-1（ｘ））されれば
線形化できる。ここで、クァドリテールセルの入力回路
に、出力特性がｂ：ａであるいずれもダイオードを負荷
とした２つの差動増幅器で入力信号を逆双曲正接変換
（ｔａｎｈ-1（ｘ））すれば、双曲正接関数特性（ｔａ
ｎｈ（ｘ））を相殺でき、２つの入力電圧のいずれに対
しても線形化できることになる。すなわち、２つの差動
増幅器のエミッタ間に挿入された抵抗での電圧降下の
値、具体的には抵抗値と定電流源の値の積の比がａ：ｂ
であれば良い。また、任意の常数ａ、ｂについては、ａ
＝Ｒ1 ／（Ｒ1 ＋Ｒ2 ）、ｂ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）と
すれば良い。
ｂＶy が逆双曲正接変換（ｔａｎｈ-1（ｘ））されれば
線形化できる。ここで、クァドリテールセルの入力回路
に、出力特性がｂ：ａであるいずれもダイオードを負荷
とした２つの差動増幅器で入力信号を逆双曲正接変換
（ｔａｎｈ-1（ｘ））すれば、双曲正接関数特性（ｔａ
ｎｈ（ｘ））を相殺でき、２つの入力電圧のいずれに対
しても線形化できることになる。すなわち、２つの差動
増幅器のエミッタ間に挿入された抵抗での電圧降下の
値、具体的には抵抗値と定電流源の値の積の比がａ：ｂ
であれば良い。また、任意の常数ａ、ｂについては、ａ
＝Ｒ1 ／（Ｒ1 ＋Ｒ2 ）、ｂ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）と
すれば良い。
【００２７】以上の説明により、ダイオードを負荷とし
た２つの差動増幅器で入力信号を逆双曲正接変換（ｔａ
ｎｈ-1（ｘ））すれば、双曲正接関数特性（ｔａｎｈ
（ｘ））を相殺でき、２つの入力電圧のいずれに対して
も線形化できる。
た２つの差動増幅器で入力信号を逆双曲正接変換（ｔａ
ｎｈ-1（ｘ））すれば、双曲正接関数特性（ｔａｎｈ
（ｘ））を相殺でき、２つの入力電圧のいずれに対して
も線形化できる。
【００２８】また、常数ａ、ｂは任意の値であり、ａ＝
ｂ＝１／２とすれば回路は最も単純化され、２つの差動
増幅器を同一にでき、また、クァドリテールセルのベー
ス入力に接続される抵抗対を構成する２つの抵抗の値を
等しくできる。
ｂ＝１／２とすれば回路は最も単純化され、２つの差動
増幅器を同一にでき、また、クァドリテールセルのベー
ス入力に接続される抵抗対を構成する２つの抵抗の値を
等しくできる。
【００２９】図２に本発明の請求項２に関するバイポー
ラ・マルチプライヤの回路図を示す。また、この回路で
は、１Ｖ程度の入力電圧範囲において線形化するのであ
れば、上述した差動増幅器のエミッタ間に挿入された抵
抗での電圧降下の値、すなわち、エミッタデジェネレー
ション値、具体的には抵抗値と定電流源の値の積を１Ｖ
程度にする必要があり、差動対の出力電圧はダイオード
で対数圧縮されるから、クァドリテールセルへの入力電
圧は１００ｍＶ以下となり、Ｇｉｌｂｅｒｔｍｕｌｔｉ
ｎｌｉｅｒ ｃｅｌｌのようにトランジスタを縦積みし
ていないから低電圧動作が可能となり、回路の電源電圧
としては２Ｖ程度あれば良い。
ラ・マルチプライヤの回路図を示す。また、この回路で
は、１Ｖ程度の入力電圧範囲において線形化するのであ
れば、上述した差動増幅器のエミッタ間に挿入された抵
抗での電圧降下の値、すなわち、エミッタデジェネレー
ション値、具体的には抵抗値と定電流源の値の積を１Ｖ
程度にする必要があり、差動対の出力電圧はダイオード
で対数圧縮されるから、クァドリテールセルへの入力電
圧は１００ｍＶ以下となり、Ｇｉｌｂｅｒｔｍｕｌｔｉ
ｎｌｉｅｒ ｃｅｌｌのようにトランジスタを縦積みし
ていないから低電圧動作が可能となり、回路の電源電圧
としては２Ｖ程度あれば良い。
【００３０】
【発明の効果】以上説明したように、本発明のバイポー
ラ・マルチプライヤは、直線性の良い入力電圧範囲を広
くでき、２Ｖ程度の低電圧で動作するマルチプライヤを
実現できるという効果がある。
ラ・マルチプライヤは、直線性の良い入力電圧範囲を広
くでき、２Ｖ程度の低電圧で動作するマルチプライヤを
実現できるという効果がある。
【図１】本発明請求項１の一実施例を示すバイポーラ・
マルチプライヤの回路図。
マルチプライヤの回路図。
【図２】本発明請求項２の実施例を示すバイポーラ・マ
ルチプライヤの回路図。
ルチプライヤの回路図。
【図３】バイポーラ・マルチプライヤの従来回路例。
Ｑ１〜Ｑ８ トランジスタ Ｒ，Ｒ’，Ｒ１〜Ｒ２ 抵抗 Ｄ１〜Ｄ４ ダイオード ＩO ，ＩOO 定電流源
Claims (4)
- 【請求項１】 出力が共通接続された第１と第２のトラ
ンジスタからなる第１のトランジスタ対と、出力が共通
接続された第３と第４のトランジスタからなる第２のト
ランジスタ対と、を有し、前記第１および第２のトラン
ジスタ対のそれぞれのエミッタが互いに共通接続されて
１つのテール電流により駆動されるクァドリテールセル
で構成される第一の信号（Ｖｘ）と第二の信号（Ｖｙ）
を乗算するマルチプライヤであって、それぞれのトラン
ジスタには、第一の信号（Ｖｘ）が入力されダイオード
を負荷とする第１の差動増幅器の正相・逆相出力の２つ
の出力のうちいずれか一方の出力と、第二の信号（Ｖ
ｙ）が入力されダイオードを負荷とする第２の差動増幅
器の正相・逆相出力の２つの出力のうちいずれか一方の
出力とが、いずれも重複せずに、抵抗を介して印加され
ることを特徴とするバイポーラ・マルチプライヤ。 - 【請求項２】 前記第１の差動増幅器を構成する第５お
よび第６のトランジスタのエミッタ間の抵抗値と、前記
第２の差動増幅器を構成する第７および第８のトランジ
スタのエミッタ間の抵抗値とが等しいことを特徴とする
請求項１記載のバイポーラ・マルチプライヤ。 - 【請求項３】 前記第１および第２のトランジスタ対を
構成する第１乃至第４のトランジスタのそれぞれに接続
される２つの抵抗の抵抗値を等しくすることを特徴とす
る請求項１記載のバイポーラ・マルチプライヤ。 - 【請求項４】 出力が共通接続された第１と第２のトラ
ンジスタからなる第１のトランジスタ対と、出力が共通
接続された第３と第４のトランジスタからなる第２のト
ランジスタ対と、を有し、前記第１および第２のトラン
ジスタ対のそれぞれのエミッタが互いに共通接続されて
１つのテール電流により駆動されるクァドリテールセル
で構成される第１の信号（Ｖｘ）と第２の信号（Ｖｙ）
を乗算するマルチプライヤであって、ダイオードを負荷
とし、前記第１および第２の信号をそれぞれ入力する第
１および第２の差動増幅器を有し、前記第１の差動増幅
器は第５および第６のトランジスタで構成され、前記第
２の差動増幅器は第７および第８のトランジスタで構成
され、前記第５のトランジスタのコレクタ出力が前記第
２および第４のトランジスタにそれぞれ第２および第３
の抵抗を介して 接続され、前記第６のトランジスタのコ
レクタ出力が前記１および第４のトランジスタに第１お
よび第４の抵抗を介して接続され、前記第７のトランジ
スタのコレクタ出力が前記第２および第４のトランジス
タに第６および第８の抵抗を介して接続され、前記第８
のトランジスタのコレクタ出力が前記第１および第３の
トランジスタに第５および第７の抵抗を介して接続され
ることを特徴とするバイポーラ・マルチプライヤ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122185A JP2669397B2 (ja) | 1995-05-22 | 1995-05-22 | バイポーラ・マルチプライヤ |
| GB9610494A GB2301214B (en) | 1995-05-22 | 1996-05-20 | Bipolar multiplier |
| US08/651,869 US5764559A (en) | 1995-05-22 | 1996-05-21 | Bipolar multiplier having wider input voltage range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7122185A JP2669397B2 (ja) | 1995-05-22 | 1995-05-22 | バイポーラ・マルチプライヤ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08315055A JPH08315055A (ja) | 1996-11-29 |
| JP2669397B2 true JP2669397B2 (ja) | 1997-10-27 |
Family
ID=14829689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7122185A Expired - Lifetime JP2669397B2 (ja) | 1995-05-22 | 1995-05-22 | バイポーラ・マルチプライヤ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5764559A (ja) |
| JP (1) | JP2669397B2 (ja) |
| GB (1) | GB2301214B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936570B1 (en) | 1998-02-17 | 2007-03-07 | Anadec GmbH | Method and electronic circuit for signal processing, in particular for the computation of probability distributions |
| EP1024450A1 (en) * | 1999-01-30 | 2000-08-02 | Lucent Technologies Inc. | Analog decoding arrangement |
| DE10035183A1 (de) | 1999-08-06 | 2001-02-15 | Anadec Gmbh Cham | Verfahren zur mathematischen Verarbeitung zweier Werte in einer elektrischen Schaltung |
| IT1316688B1 (it) * | 2000-02-29 | 2003-04-24 | St Microelectronics Srl | Moltiplicatore analogico a bassa tensione di alimentazione |
| US6229374B1 (en) | 2000-03-23 | 2001-05-08 | International Business Machines Corporation | Variable gain amplifiers and methods having a logarithmic gain control function |
| US20060026224A1 (en) * | 2004-07-30 | 2006-02-02 | Merkli Patrick P | Method and circuit for combined multiplication and division |
| GB0424776D0 (en) * | 2004-11-10 | 2004-12-08 | Polly Pocket Group The | Toy |
| US7451174B2 (en) * | 2005-03-16 | 2008-11-11 | Anadec Gmbh | Multi-level soft detector-quantizer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5592970A (en) * | 1978-12-29 | 1980-07-14 | Pioneer Electronic Corp | Multiplier circuit |
| JP2556173B2 (ja) * | 1990-05-31 | 1996-11-20 | 日本電気株式会社 | マルチプライヤ |
| SG49135A1 (en) * | 1991-03-13 | 1998-05-18 | Nec Corp | Multiplier and squaring circuit to be used for the same |
| JP2661394B2 (ja) * | 1991-04-08 | 1997-10-08 | 日本電気株式会社 | 掛算回路 |
| CA2111945C (en) * | 1992-12-21 | 1997-12-09 | Katsuji Kimura | Analog multiplier using an octotail cell or a quadritail cell |
| GB2284116B (en) * | 1993-10-27 | 1998-10-07 | Nec Corp | Frequency multiplier and mixing circuit |
| US5523717A (en) * | 1993-11-10 | 1996-06-04 | Nec Corporation | Operational transconductance amplifier and Bi-MOS multiplier |
| US5578965A (en) * | 1994-06-13 | 1996-11-26 | Nec Corporation | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors |
| US5712810A (en) * | 1994-06-13 | 1998-01-27 | Nec Corporation | Analog multiplier and multiplier core circuit used therefor |
-
1995
- 1995-05-22 JP JP7122185A patent/JP2669397B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-20 GB GB9610494A patent/GB2301214B/en not_active Expired - Fee Related
- 1996-05-21 US US08/651,869 patent/US5764559A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08315055A (ja) | 1996-11-29 |
| GB2301214A (en) | 1996-11-27 |
| GB9610494D0 (en) | 1996-07-24 |
| GB2301214B (en) | 1998-07-29 |
| US5764559A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481224A (en) | Differential amplifier circuit having a driver with square-law characteristic | |
| KR100214456B1 (ko) | 개선된 선형성과 신호 대 잡음비를 가지는 트랜스콘덕턴스 소자에 근거한 쌍극성 차동 소자 | |
| JPH09238032A (ja) | Ｏｔａおよびバイポーラマルチプライヤ | |
| JP2000510656A (ja) | 改良された低電圧直線性を持つ差動増幅器 | |
| JPH0884037A (ja) | 対数増幅回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2669397B2 (ja) | バイポーラ・マルチプライヤ | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
| JPH07109608B2 (ja) | マルチプライヤ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JP2626629B2 (ja) | マルチプライヤ | |
| US4757273A (en) | Complementary transconductance amplifiers | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| US5889425A (en) | Analog multiplier using quadritail circuits | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JPH0730352A (ja) | 対数増幅回路 | |
| JP2888212B2 (ja) | バイポーラマルチプライヤ | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| JP3258202B2 (ja) | 差動回路 | |
| JPS6223213A (ja) | 定電流回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP2738205B2 (ja) | ２乗回路 | |
| US20030094989A1 (en) | Multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |