DE10035183A1

DE10035183A1 - Verfahren zur mathematischen Verarbeitung zweier Werte in einer elektrischen Schaltung

Info

Publication number: DE10035183A1
Application number: DE10035183A
Authority: DE
Inventors: Markus Helfenstein; Hans-Andrea Loelinger; Felix Lustenberger; Felix Tarkoey
Original assignee: Anadec Cham GmbH
Current assignee: Anadec Cham GmbH
Priority date: 1999-08-06
Filing date: 2000-07-20
Publication date: 2001-02-15
Also published as: US6584486B1

Abstract

Das beschriebene Verfahren dient zur Addition mindestens zweier Werte einer Verknüpfungsschaltung (1). Diese besitzt zwei Stromeingänge (Ex, 0) und (Ex, 1) für einen der Werte, zwei Spannungseingänge (Ey, 0) und (Ey, 1) für den anderen Wert und zwei Stromausgänge (A0) und (A1) für das Ergebnis und weist vier Transistoren (T0,0; T0,1; T1,0; T1,1) auf. Der Quotient der durch die Stromeingänge fließenden Ströme entspricht dem Exponentialwert eines der Werte, die Differenz zwischen den Spannungseingängen dem anderen Wert. Die Transistoren sind so miteinander verbunden, dass der Quotient der Ausgangsströme dem Produkt der Exponentialwerte der beiden Werte entspricht. Durch Logarithmieren kann deren Summe berechnet werden. Das Verfahren ist für eine Vielzahl von Anwendungen geeignet und die Schaltung kann mit gleichen oder anderen Bausteinen kaskadiert werden.

Description

Die Erfindung betrifft ein Verfahren zur ma thematischen Verarbeitung zweier Werte in einer Verknüp fungsschaltung.

Addierer in Analogtechnik basieren üblicher weise auf dem Prinzip der Stromaddition. Diese sind je doch nur bedingt geeignet zur Implementation in inte grierten Schaltungen.

Es stellt sich deshalb die Aufgabe, das ein gangs genannte Verfahren zur Addition so weiterzuentwic keln, dass dieser Nachteil vermieden oder zumindest redu ziert wird.

Diese Aufgabe wird vom Verfahren gemäss An spruch 1 gelöst. Das Verfahren basiert also auf einer Verknüpfungsschaltung, die nur aus Transistoren besteht. Jeder Wert wird als Paar von Strömen oder als Spannung über zwei Spannungseingängen dargestellt. Wird ein Wert r als Strompaar dargestellt, so entspricht das Verhältnis der beiden Ströme dem Wert e^r. Wird er als Spannung dar gestellt, so entspricht die Spannung dem Wert r. Umwand lungen zwischen diesen beiden Darstellungsweisen lassen sich ebenfalls in einfacher Weise mittels einzelner Tran sistoren realisieren, so dass ausschliesslich Schaltele mente zum Einsatz kommen, welche in einfacher und preis werter Weise auch in integrierten Schaltungen realisiert werden können.

In den Arbeiten [1] bis [3] (Referenzen am Ende der Beschreibung) wurde ein Typ von Transistor- Netzwerken vorgestellt, mit denen vielfältige Signalver arbeitungs-Algorithmen - insbesondere die Dekodierung von fehlerkorrigierenden Kodes - realisiert werden können. Diese analogen Netzwerke arbeiten mit Grössen, die Wahr scheinlichkeiten darstellen. Die vorliegende Erfindung erweitert die Anwendungen solcher Netzwerke auf Aufgaben, die auf den ersten Blick nichts mit Wahrscheinlichkeiten zu tun haben. Insbesondere wird eine Schaltung von (1) nun als Addierer verwendet. Damit können z. B. zeitdiskre te adaptive analoge Filter und andere Signalverarbei tungsalgorithmen mit günstigen Eigenschaften realisiert werden; insbesondere eignen sich Netze mit solchen Addie rern und Gilbert-Multiplizierern zur Vorverarbeitung von Daten, die anschliessend mit den Wahrscheinlichkeitsnet zen von [1] weiterverarbeitet werden.

Das erfindungsgemässe Verfahren kann in ver schiedenster Weise eingesetzt werden, z. B. in Korrelato ren und Filtern.

Weitere bevorzugte Ausführungsarten des Ver fahrens sowie Anwendungen ergeben sich aus den abhängigen Ansprüchen, sowie aus der nun folgenden Beschreibung an hand der Figuren. Dabei zeigen:

Fig. 1 eine Vektor-Logarithmierschaltung zur Umwandlung von der Strom- in die Spannungsdarstellung,

Fig. 2 eine Vektor-Exponentierschaltung zur Umwandlung von der Spannungs- in die Stromdarstellung,

Fig. 3 eine Vektor-Exponentierschaltung mit integriertem Skalierer zur Umwandlung von der Spannungs- in die Stromdarstellung,

Fig. 4 eine "soft-exklusiv-ODER"-Schaltung bzw. einen Gilbert-Multiplizierer,

Fig. 5 eine Addierschaltung mit Ein- und Aus gängen in der Stromdarstellung,

Fig. 6 den Kern der Addierschaltung,

Fig. 7 eine Schalterkonfiguration zur Erzeu gung einer negierten Eingangsspannung,

Fig. 8 das Blockschaltbild einer möglichen Implementation der Skalierung von Eingangsdaten mit einer endlichen Anzahl diskreter Werte,

Fig. 9 die Verknüpfung von Modulen nach Fig. 6 mit Levelshiftern über Eingangs- und Ausgangsspannun gen,

Fig. 10 ein lineares FIR Filter mit n Filter koeffizienten,

Fig. 11 das Blockschaltbild eines Decision- Feedback Equalizers (DFE),

Fig. 12 das Blockschaltbild eines Akkumula tors,

Fig. 13 ein Strom-Speicherelement,

Fig. 14 ein adaptives FIR Filter mit n adap tierbaren Filterkoeffizienten,

Fig. 15 das Blockschaltbild eines Datenemp fängers.

Bevor eine konkrete Implementierung der Er findung beschrieben wird, werden im Folgenden die wich tigsten theoretischen Grundlagen der verwendeten Schalte lemente zusammengefasst.

Wie in [1][2] können die im Folgenden be schriebenen Schaltungen sowohl mit Feldeffekt-Transis toren als auch mit bipolaren Transistoren realisiert wer den. Der Einfachheit halber sind die Schaltbilder nur für Feldeffekttransistoren gezeigt. Im Folgenden werden die Transistoren in der Regel als ideale spannungsgesteuerte Stromquellen modelliert, bei denen der Drain-Strom (bzw. der Kollektorstrom) exponentiell von der Gate-Source- Spannung (bzw. der Basis-Emitter-Spannung) abhängt:

I_drain = I₀.e^{(K.V_{gate - Vsource})/UT} (1)

für Feldeffekt-Transistoren bzw.

I_coll = I₀.e^{(V_{basis - Vemit})/UT} (2)

für bipolare Transistoren, wobei κ eine dimensionslose technologieabhängige Konstante und U_T die sogenannte thermische Spannung ist. Gleichungen (1) und (2) gelten für MOS Transistoren mit schwach invertierten Kanälen in Sättigung bzw. vorwärtspolarisierte Bipolar-Transistoren. Um die beiden Transistortypen gemeinsam behandeln zu kön nen, wird für bipolare Transistoren κ = 1 angenommen.

Die Netzwerke von [1] arbeiten mit Wahr scheinlichkeitsfunktionen (Wahrscheinlichkeitsverteilun gen) der Form p_y: Y→(0,1), wobei Y = {y₁, . . ., y_n} eine endli che Menge ("Alphabet") ist und p_y(y₁)+p_y(y₂)+. . .+p_y(y_n) = 1 gilt. Solche Wahrscheinlichkeitsfunktionen können durch die Liste (bzw. den "Vektor") [p_y(y₁), p_y(y₂), . . ., p_y(y_n)] der Funktionswerte beschrieben werden; in den Schaltungen werden sie durch einen Strom-Vektor (I₁, . . ., I_n) mit I_i = I_y.p_y(y₁) und einem beliebigen Summenstrom I_y oder durch einen Spannungs-Vektor [V₁, . . ., V_n] mit V_i = V_r+(U_T/κ).ln(p_y(y_i)) und einem beliebigen Referenzpotenti al V_r = V_source/κ dargestellt. Die Umwandlung von der Strom in die Spannungsdarstellung kann durch die diodenverbun denen Transistoren (Gate und Source bzw. Basis und Kol lektor sind miteinander verbunden) aus der Schaltung von Fig. 1 erfolgen. Die umgekehrte Umwandlung kann mit der Schaltung von Fig. 2 implementiert werden, wobei dies die einfachste Realisierung darstellt. Fig. 3 stellt eine weitere Variante der Exponentierung mit integriertem Ska lierer nach [5] dar. Man beachte, dass das Potential Vref in Fig. 1 nicht mit obigem Potential V_r identisch ist. Eine Wahrscheinlichkeitsverteilung p_y, die auf dem binären Alphabet Y = {0,1} definiert ist, ist durch die Zahl

r_y = ln(p_y(0)/p_y(1)), (3)

vollständig bestimmt. Dieser Wert erscheint in der Span nungsdarstellung als die Differenz der beiden Spannungen (skaliert mit U_T/κ):

(V_r+(U_T/κ).ln(p_y(0))) - (V_r+(U_T/κ).ln(p_y(1))) = (U_T/κ).r_y. (4)

Zwei wichtige Schaltungsmodule aus der grossen Familie von Schaltungen nach [1] sind in Fig. 4 und Fig. 5 ge zeigt. In beiden Fällen sind die beiden Eingangsalphabete X und Y sowie das Ausgangsalphabet Z binär: X = Y = Z = {0,1). Die Schaltung 2 von Fig. 4, welche als Gilbert-Multipli zierer bezeichnet wird, berechnet

p_Z(0) = p_x(0).p_y(0) + p_x(1).p_y(1)

p_z(1) = p_x(0).p_y(1) + p_x(1).p_y(0) (5)

(die "soft-exklusiv-ODER"-Funktion); die Schaltung von Fig. 5 berechnet

p_z(0) = γ.p_x(0).p_y(0)

p_z(1) = γ.p_x(1).p_y(1), (6)

wobei der wegen p_z(0)+ p_z(1) = 1 mathematisch notwendige Skalierungsfaktor γ in der Interpretation der Ausgangs ströme I_z implizit berücksichtigt ist und in der Schal tung nicht vorkommt. Hingegen kann es aus praktischen Gründen günstig oder erforderlich sein, Stromvektoren auf einen gewünschten Summenstrom zu skalieren; eine entspre chende Schaltung ergibt sich aus der Kaskadierung der Schaltungen von Fig. 1 und Fig. 3, siehe [1]-[3][5]. In Fig. 4 und Fig. 5 sind alle Ein- und Aus gangsgrössen p_x, p_y und p_z durch Ströme dargestellt. Wie der Vergleich mit Fig. 1 zeigt, werden aber in Fig. 4 und

Fig. 5 die Eingangssignale p_x und p_y zuerst in die Span nungsdarstellung umgewandelt, und auch das Ausgangssignal p_z ist in Form der Gatespannungen bzw. Basisspannungen innerhalb der Stromspiegel in der Spannungsdarstellung vorhanden. Durch Weglassen der entsprechenden Transis toren können daher einfach Eingangs- oder Ausgangsgrössen in der Spannungsdarstellung eingespiesen bzw. ausgelesen werden.

Fig. 6 zeigt den innersten Kern der Schaltung von Fig. 5 nach Weglassen aller Transistoren, die nicht an der eigentlichen Rechnung beteiligt sind. Diese Schal tung wird als Verknüpfungsschaltung 1 bezeichnet. Sie be sitzt zwei Stromeingänge E_x,0 und E_x,1 für p_x, zwei Span nungseingänge E_y,0 und E_y,1 für p_y, zwei Stromausgänge A₀ und A₁ für das Ergebnis r_z und vier Transistoren T_0,0- T_0,1, T_1,0, T_1,1.

Die Source bzw. der Emitter der Transistoren T_0,0 und T_0,1 sind mit E_x,0 verbunden, die Source bzw. der Emitter der Transistoren T_1,0 und T_1,1 mit E_x,1, das Gate bzw. die Basis der Transistoren T_0,0 und T_1,0 mit E_y,0, das Gate bzw. die Basis der Transistoren T_0,1 und T_1,1 mit E_y,1, der Drain bzw. Kollektor des Transistors T_0,0 mit A₀, der Drain bzw. Kollektor des Transistors T_1,1 mit A₁, und der Drain bzw. Kollektor der Transistoren T_0,1 und T_1,0 mit einem die Sättigung bzw. die Vorwärts-Polari sation gewährleistenden Referenzpotential. Der Quotient der aus E_x,0 und aus E_x,1 gezogenen Ströme ist gleich e^r_x und die zwischen E_y,0 und E_y,1 angelegte Spannung ist pro portional zu r_y. Damit wird der Quotient der Ausgangs ströme der Stromausgänge A₀ und A₁ gleich e^r_x.e^r_y.

Aus dem Quotient der Ausgangsströme kann also die Summe der Werte r_x und r_y mittels Logarithmierung er mittelt werden, z. B. indem die Ausgangsströme je durch einen diodenverbundenen Transistor Tz0a bzw. Tz1a geführt werden, wie dies in der Ausführung nach Fig. 5 darge stellt ist. In der Ausführung nach Fig. 5 wird diese Spannung jedoch nicht direkt abgegriffen. Die Transisto ren TzOa bzw. Tzla bilden je die Hälfte zweier Stromspie gel mit entsprechenden Gegentransistoren Tz0b bzw. Tz1b, so dass die Ausgänge I_zp_z(0) und I_zp_z(1) wiederum Ströme tragen, deren Quotient gleich e^r_x.e^r_y ist und die an wei tere Verarbeitungsstufen z. B. nach Fig. 4 oder 5 weiter geleitet werden können.

Die Eingangsströme für die Stromeingänge E_x,0 und E_x,1 werden, wie in Fig. 5 dargestellt, vorzugsweise dadurch erzeugt, dass der Wert r_x als Spannungsdifferenz mit dem Gate bzw. der Basis zweier Transistoren Tx0a, Tx1a verbunden wird. In Fig. 5 bilden die Transistoren Tx0a, Tx1a wiederum je eine Hälfte eines Stromspiegels, zusammen mit den Transistoren Tx0b bzw. Tx1b. Die Eingän ge I_xp_x(0) und I_xp_x(1) führen also Ströme, deren Quotient gleich e^r_x ist.

Die Eingangsspannungen für die Spannungseingän ge E_y,0 und E_y,1 werden in der Ausführung nach Fig. 5 er zeugt, indem die Eingangsströme I_yp_y(0) bzw. I_yp_y(1), de ren Quotient gleich e^r_y ist, je durch einen diodenverbun denen Transistor Ty0a, Ty1a geführt werden.

Die Eingangsströme an den Stromeingängen E_x,0 und E_x,1 und/oder die Ausgangsströme an den Stromausgän gen A₀ und A₁ und/oder zwei zur Erzeugung der Eingangs spannungen verwendete Ströme (wie z. B. die Ströme I_yp_y(0) bzw. I_yp_y(1)) können skaliert werden, indem sie erzeugt werden mittels zweier Transistoren TV1, TVn, deren Source bzw. Emitter mit einer Stromquelle (Iref) verbunden sind, d. h. mit einer Schaltung, wie sie in Fig. 3 dargestellt ist. Dadurch ist gewährleistet, dass die Stromsumme je weils einem vorgegebenen Wert entspricht, was es erlaubt, die hier gezeigten Schaltungen beliebig zu kaskadieren.

Insbesondere können die Stromeingänge, die Spannungseingänge und/oder die Stromausgänge mit min destens einer weiteren Verknüpfungsschaltung 1 und/oder mindestens einem Gilben-Multiplizierer 2 verbunden wer den. Die Verknüpfung kann direkt oder indirekt geschehen, z. B. indem

- die Eingänge bzw. Ausgänge über Stromspiegel miteinander verbunden sind; derartige Stromspiegel sind z. B. in den Schaltungen nach Fig. 4 und 5 vorgesehen;
- Spannungseingänge bzw. -ausgänge über Level shifter verbunden werden, wie dies weiter unten beschrie ben wird.

Längst vor ihrer Verwendung als "soft-exklusiv- ODER" Funktion (5) war die Schaltung von Fig. 4 als "Gil bert-Transkonduktanz-Multiplizierer" [4] bekannt. Von der Schaltung von Fig. 5 und Fig. 6 hingegen war bisher nicht bekannt, dass sie auch als Addierer verwendet werden kann.

Addition und Multiplikation

Sowohl die Additionsfunktion der Schaltung von Fig. 5 und Fig. 6 als auch die (bekannte) Multiplikati onsfunktion der Schaltung von Fig. 4 ergibt sich, wenn die Gleichungen (6) bzw. (5) mit dem logarithmierten Quo tienten (3) geschrieben werden. Aus (5) ergibt sich (nach einiger Rechnung)

tanh(r_z/2) = tanh(r_x/2).tanh(r_y/2) (7)

was (bis auf einen Faktor 2) für hinreichend kleine Werte r_x und r_y eine gute Approximation der Multiplikation r_z = r_x.r_y ist. Der Vollständigkeit halber sei hier erwähnt, dass die Schaltung von Fig. 4 auch noch in einem anderen Sinn als Multiplikator verwendet werden kann: für die Grössen q_x = 2.p_x(0)/p_x(1)-1 (und entsprechend q_y und q_z) gilt nämlich q_z = q_x.q_y [4].

Aus (6) ergibt sich unmittelbar

r_z = r_x + r_y (8)

Nun kann aber eine beliebige reelle Zahl r mittels p(0) = e^r/(1+e^r) und p(1) = 1/(1+e^r) wie in (3) als r = ln(p(0)/p(1)) ausgedrückt werden. Die entsprechende Wahr scheinlichkeitsfunktion (definiert auf dem Alphabet (0,1}) wird im Folgenden als die Wahrscheinlichkeitsdar stellung von r bezeichnet.

Somit ist die Schaltung von Fig. 5 bzw. Fig. 6 ein allgemeiner Addierer. Die Summanden r_x und r_y und das Ergebnis r_z sind direkt als Spannungsdifferenzen (4) und/oder als Wahrscheinlichkeitsfunktionen p_x, p_y und p_z dargestellt.

Die Vertauschung von p(0) und p(1) in (3) entspricht einem Vorzeichenwechsel von r. Ein solcher Vorzeichenwechsel wird daher einfach durch Vertauschen der dem Wert r zugeordneten beiden Leitungen erzielt. Mit entsprechend gesteuerten Schaltern 3 (Fig. 7) können so mit Multiplikationen mit +/-1 vorgenommen werden. Gemäss Fig. 7 wird bei geschlossenen Schaltern S2 (und offenen Schaltern S1) eine negative Ausgangsspannung aus der Ein gangsspannung erzeugt. Bleiben hingegen die Schalter S1 geschlossen (und die Schalter S2 offen), wird die Ein gangsspannung nicht verändert.

Falls keiner der Multiplikanden binär (+/- 1) ist aber einer davon nur endlich viele verschiedene, a priori bekannte, diskrete Werte annimmt (z. B. {±1, ±3 und ±5} oder {1, 1.414, 1.731}), kann statt eines Gilbert- Multiplizierers auch die in Fig. 8 gezeigte Technik ange wandt werden. Bei einem Summen-Produkt-Rechner reduziert sich dabei das Problem auf eine Addition der mit einem vorbestimmten Faktor skalierten Eingangs- oder Koeffizi entensequenz, wobei für jeden Eingangswert oder Koeffizi enten ein eigener Skalierungsfaktor vorbestimmt sein kann. Eine mögliche Realisierung der Methode nach Fig. 8 kann durch eine Kombination aus V/I-Konverter, Stromska lierung und I/V-Konverter vorgenommen werden. Die Stroms kalierung kann zum Beispiel durch eine diskrete und end liche Anzahl geschalteter Stromquellen (analog einem D/A- Konverter) implementiert werden. Alternativ kann die Spannungsskalierung mit einem steuerbaren Spannungsver stärker direkt oder über geschaltete Kapazitäten vorge nommen werden. Ein Vorzeichenwechsel kann zum Beispiel durch eine Kaskadierung mit der Schaltung nach Fig. 7 er reicht werden.

Wie in [1][2] gezeigt, können Schaltungsmodu le wie in Fig. 4-6 kaskadiert, "gestapelt" und/oder mit Skalierungsschaltungen [5][2] kombiniert werden. Die Kas kadierung kann neben einer Stromverbindung auch über Spannungen erfolgen. Dies ist in Fig. 9 dargestellt. Da bei werden die Ausgangsspannungen an den Dioden-ver bundenen Transistoren über einen Levelshifter 4 auf die Eingänge der nächsten Stufe gegeben. Dies kann z. B. über Sourcefolgerschaltungen geschehen. Weitere Schaltungsva rianten ergeben sich durch den Einsatz von "Kopfüber"- Modulen, bei denen n-Kanal-Transistoren (bzw. NPN- Transistoren) durch p-Kanal-Transistoren (bzw. PNP- Transistoren) ersetzt werden. Auch können für manche Transistoren "Supertransistoren", z. B. Darlington-Tran sistoren oder Kaskoden eingesetzt werden. Im Falle der bipolaren Transistoren kann bei manchen Transistoren eine Basisstrom-Kompensation verwendet werden.

Die Funktion der Schaltungen nach Fig. 4 und Fig. 5 kann auch durch Transistoren mit nichtexponentiel ler, insbesondere durch solche mit quadratischer Kennli nie, angenähert werden. Auch können einzelne Transistoren den gesättigten bzw. den vorwärts-polarisierten Bereich teilweise verlassen.

Im Gegensatz zu üblichen Addierschaltungen für Spannungen, die meistens auf der Addition von Strömen bzw. dem Ladungserhaltungsprinzip beruhen und daher eine lineare Umwandlung der Spannungen in Ströme bzw. Ladungen benötigen, weist die Schaltung von Fig. 5 bzw. Fig. 6 als Addierer für allgemeine reelle Zahlen den Vorteil auf, dass sie sowohl mit sich selbst als auch mit den anderen Schaltungen von [1] und insbesondere mit dem Gilbert- Multiplizierer 2 frei zusammengeschaltet werden kann. Durch die differenzielle Darstellung der Daten als Strom- oder Spannungsvektor ist die Schaltung ausserdem ziemlich robust.

Anwendungsbeispiele

Eine grosse Klasse von Anwendungen benötigt die Bildung von Korrelationen Σi = _{0. . .k} u_i.b_i oder Faltungs summen Σi = _{0. . .k} u_i.b_k-i. Solche Aufgaben können mit Netzwer ken aus Addierern nach Fig. 5 bzw. Fig. 6 und Gilbert- Multiplizierern (Fig. 4) gelöst werden. Dies gilt insbe sondere für FIR-Filter (Fig. 10) mit einer endlichen Im pulsantwort, deren Ausgang als Faltungssumme von zeitver zögerten Eingangswerten und den Koeffizienten der Im pulsantwort geschrieben werden kann. In ähnlicher Weise können die beschriebenen Techniken auch bei IIR-Filtern (mit einer unendlichen Impulsantwort) verwendet werden. Falls entweder die Daten u_i oder die Koeffizienten b_i in den Korrelationen und Faltungssummen nur die Werte +1 und -1 annehmen, genügen zur Realisation Addierer und Schal ter, wobei die Schalter die dem jeweiligen Wert zugeord neten zwei Spannungen bzw. Ströme vertauschen, wie dies in Fig. 7 dargestellt ist. Dieser wichtige Spezialfall tritt z. B. in folgenden Anwendungen auf:

- In "Spread-Spectrum"-Systemen (z. B. Code-Division Mul tiple-Access, CDMA) wird die gewünschte Vergrösserung der Bandbreite oft durch eine binäre Spreizsequenz er reicht. Für ein zu sendendes Datum x_i wird eine Folge y_i,k = x_i.c_i,k, k = 0. . .N-1, übertragen, wobei die Elemente c_i,k der Spreizsequenz die Werte +/-1 annehmen können. Oft wird nun im Empfänger die empfangene Folge y_i,k' mit der binären Spreizsequenz korreliert, was als "Despreading" bezeichnet wird, um eine Schätzung x_i' = const.Σk = _{0. . .N-1} c_i,k.y_1,k' des gesendeten Datums zu erhal ten.
- Eine bekannte Methode zur Messung von Signallaufzeiten (z. B. in der Radar- und Ultraschall-Messtechnik) be steht darin, eine binäre (+/-1) Sequenz auszusenden und die von einem oder mehreren Objekten erzeugten Re flexionen dieser Sequenz zu empfangen. Durch Korrela tion des empfangenen Signals mit der gesendeten Se quenz können die Laufzeiten des Signals für die ein zelnen Reflexionen bestimmt werden; die Laufzeiten entsprechen den Positionen der lokalen Maxima des Ab solutwerts der Korrelationsfunktion. Die Laufzeit dient in vielen Anwendungen zur indirekten Bestimmung weiterer Grössen, wie z. B. der Distanz, der Schicht dicke oder der Geschwindigkeit eines Objekts.
- In vielen Anwendungen der Datenübertragung wird im Empfänger die Entscheidung über ein gesendetes Datum geeignet auf den Empfängereingang zurückgeführt und vom empfangenen Signal subtrahiert, um die Interferenz auf andere Daten zu reduzieren. Damit kann die Quali tät (z. B. die Fehlerrate) der Entscheidungen für zu künftige Daten verbessert werden. Beispiele für solche Verfahren sind der "Decision-Feedback-Equalizer" (s. Fig. 11) und "Interference cancellation"-Verfahren in Mehrbenutzersystemen (multiple-access systems). Oft wird im Rückwärtspfad ein geeignetes lineares Filter eingesetzt, welches eine Faltung seines Eingangs mit den Filterkoeffizienten bewirkt. Falls die übertrage nen Daten (und damit die Entscheidungen über diese Da ten, die ins Filter gehen) binär (+/-1) sind, tritt wieder der oben beschriebene Spezialfall auf.
- In vielen Anwendungen müssen für ein bestimmtes Sy stemmodell für viele oder alle Kombinationen von Ein gangsdaten die resultierenden Ausgangsdaten berechnet werden. Oft ist das Systemmodell eine Faltung des Ein gangs mit bestimmten Koeffizienten. Ein Beispiel dafür ist die Datenübertragung über gedächtnisbehaftete Ka näle ("channels with memory"). Der oben beschriebene Spezialfall tritt auf, wenn die Eingänge des Systemmo dells (z. B. die zu übertragenden Daten) binär sind. Diese Art von Berechnungen tritt u. a. bei der Metrik berechnung in Viterbi-Dekodern und verwandten Verfah ren wie Reduced-State-Sequenz-Ästimatoren (6 und die darin enthaltenen Referenzen) auf.

Neben den Korrelationen und Faltungssummen mit ±1-wertigen (binären) Daten oder Koeffizienten (oder entsprechend skalierten und/oder mit Offset behafteten Versionen davon), können die Multiplizierer auch bei der Korrelation oder Faltungssumme mit einer endlichen Menge a priori bekannter Werte weggelassen und durch Schalter und Skalierer ersetzt werden, wie es früher in diesem Do kument schon beschrieben wurde.

Die Additionen können entweder durch k paral lel arbeitende Addierer oder - z. B. falls die Produktter me seriell anfallen - durch einen einzigen Akkumulator 5 ausgeführt werden, wie dies schematisch in Fig. 12 ge zeigt wird. Der Ausgang wird gespeichert und in der näch sten Taktphase zu einem der Eingänge zurückgeführt. Das notwendige Speicherelement kann z. B. mit Spannungsspei chern oder mit "Stromspeichern" 6, wie in Fig. 13 skiz ziert, realisiert werden; viele Ausführungen solcher Stromspeicher sind aus der Switched-Current-Technik be kannt (7 und die darin enthaltenden Referenzen).

Eine weitere Anwendung ist die Bildung von allgemeinen Erwartungswerten einer diskreten Zufallsva riablen X, was formal ebenfalls als Korrelation geschrie ben werden kann: E[f(X)] = Σ_{i=0. . .k} f(x_i).p(x_i), wobei die Funk tion f(.) für alle x_i einen endlichen Wert annimmt. Auch hier sind die f(x_i) a priori bekannt und können deshalb wie oben beschrieben voreingestellt werden. Verwendet werden diese Erwartungswerte z. B. in "Decision-Feedback Equalizern" mit "soft-feedback". Dabei wird statt einer harten Entscheidung ("hard decision") ein Wert zurückge führt, der die Qualität der Entscheidung berücksichtigt. Dazu eignet sich z. B. der bedingte Erwartungswert E[X|Y = y] des zu entscheidenden Datums X, gegeben das emp fangene Signal Y = y, wobei y entweder ein Skalar oder ein Vektor ist.

Die genannten Anwendungen entstehen besonders auch in Empfängern für digitale Datenübertragung (z. B. über Draht oder Funk). Solche Empfänger enthalten oft ei ne Vorverarbeitung mit linearen adaptiven Filtern (Fig. 14) und einen nichtlinearen Dekoder, siehe Fig. 15.

(Nichtlineare Dekoder sind z. B. "Decision-Feedback- Equalizer" und Viterbi-Dekoder.) Falls letzterer ein Wahrscheinlichkeitsnetz nach [1] benutzt, und/oder die oben beschriebenen Techniken verwendet werden, kann auch die Realisierung der linearen Filter mit den oben be schriebenen Techniken attraktiv sein. Im Gegensatz zu FIft-Filtern mit fixen Koeffizienten b_i (Fig. 10) sind im adaptiven Fall (Fig. 14) die Koeffizienten b_i kontinu ierlich oder diskret einstellbar. Dies geschieht im all gemeinen durch einen Algorithmus, der ein beliebiges, für die Anwendung optimales Kriterium minimiert. In ähnlicher Weise können auch adaptive IIR-Filter implementiert wer den.

Rechennetze mit Addierern nach Fig. 5 bzw. Fig. 6 und Gilbert-Multiplizierern nach Fig. 4 sind wegen der eingebauten Nichtlinearität (7) auch zum Einsatz in "neuronalen" Netzen [8] geeignet, die ebenfalls durch Summen und Produkte mit zusätzlichen Nichtlinearitäten beschrieben werden können.

Referenzen

[1] H.-A. Loeliger, F. Lustenberger, M. Helfenstein, F. Tarköy, "Probability Propagation and Decoding in Analog VLSI", Proc. of 1998 IEEE Intl. Symposium on Information Theory, Cambridge, MA, 16-21 August 1998, p. 146
[2] F. Lustenberger, M. Helfenstein, H.-A. Loeliger, F. Tarköy, and G. S. Moschytz, "Analog Decoding Technique for Digital Codes", Proceedings of ISCAS '99, Orlando, Flori da, May 30 - June 2, 1999, vol. 11, pp. 428-431.
[3] H.-A. Loeliger, F. Tarköy, F. Lustenberger, M. Hel fenstein, "Decoding in Analog VLSI", IEEE Communications Magazine, vol. 37, no. 4, April 1999, pp. 99-101.
[4] B. Gilbert, "A precise four-quadrant multiplier with subnanosecond response," IEEE Journal of Solid- State Circuits, vol. 3, pp. 365-373, 1968
[5] B. Gilbert, "A Monolitic 16-Channel Analog Array Normalizer, "IEEE Journal of Solid-State Circuits, vol. 19, pp. 956-963, 1984
[6] M.V. Eyuboglu, S.U.H. Qureshi, "Reduced-State Se quence Estimation with Set Partioning and Decision Feed back", IEEE Transactions of Communications, Vol. 36, No. 1, pp. 13-20, Jan. 1988.
[7] C. Toumazou, J. B. Hughes, and N.C. Battersby, "Switched-Currents. An Analogue Technique for Digital Technology", lEE Circuits and Systems Series 5. Peter Pe regrinus Ltd., 1993.
[8] S. Haykin, "Neural Networks", IEEE Press, 1994, New York.

Claims

1. Verfahren zur mathematischen Verarbeitung mindestens zweier Werte r_x und r_y in einer Verknüpfungs schaltung (1) dadurch gekennzeichnet, dass: die Verknüpfungsschaltung zwei Stromeingänge E_x,0 und E_x,1 für Wert r_x, zwei Spannungseingänge E_y,0 und E_y,1 für Wert r_y, zwei Stromausgänge A₀ und A1 für das Er gebnis rZ und vier Transistoren T_0,0, T_0,1, T_1,0, T_1,1 aufweist, wobei die Source bzw. der Emitter der Tran sistoren T_0,0 und T_0,1 mit E_x,0 verbunden sind, die Source bzw. der Emitter der Transistoren T_1,0 und T_1,1 mit E_x,1 verbunden sind, das Gate bzw. die Basis der Transistoren T_0,0 und T_1,0 mit E_y,0 verbunden sind, das Gate bzw. die Basis der Transistoren T_0,1 und T_1,1 mit E_y,1 verbunden sind, der Drain bzw. Kollektor des Transistors T_0,0 mit A₀ verbunden ist, der Drain bzw. Kollektor des Transistors T_1,1 mit A₁ verbunden ist, und der Drain bzw. Kollektor der Transistoren T_0,1 und T_1,0 mit einem die Sättigung bzw. die Vorwärts-Polarisation gewährleistenden Refe renzpotential verbunden sind, wobei der Quotient der durch die Strom eingänge E_x,0 und aus E_x,1 fliessenden Eingangsströme I_xp_x(0) bzw. I_xp_x(1) gleich er" ist und die zwischen E_y,0 und E_y,1 angelegte Spannung proportional zu r_y ist, so dass der Quotient der Ausgangsströme der Stromausgänge A₀ und A₁ gleich e^r_x+r_y ist, wobei aus den Ausgangsströmen die Summe der Werte r_x und r_y ermittelt wird.

2. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, dass aus dem Quotient der Ausgangsströme die Summe der Werte r_x und r_y mittels Logarithmierung ermit telt wird, insbesondere indem die Ausgangsströme je durch einen diodenverbundenen Transistor Tz0a, Tz1a geführt werden, wobei die Transistoren Tz0a und Tz1a vorzugsweise Teile zweier Stromspiegel sind.

3. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass der Wert r_x als Spannungsdifferenz mit dem Gate bzw. der Basis zweier Transistoren Tx0a, Tx1a verbunden wird um die Eingangs ströme zu erzeugen, und insbesondere dass die Transisto ren Tx0a, Tx1a Teile zweier Stromspiegel sind.

4. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die an den Span nungseingängen E_y,0 und E_y,1 anliegenden Spannungen er zeugt werden, indem Eingangsströme I_yp_y(0) bzw. I_yp_y(1), deren Quotient gleich e^r_y ist, je durch einen diodenver bundenen Transistor Ty0a, Ty1a geführt werden.

5. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die Eingangsströme und/oder Ausgangsströme und/oder zwei zur Erzeugung der Eingangsspannungen verwendete Ströme skaliert werden, in dem sie erzeugt werden mittels zweier Transistoren TV1, TVn, deren Sources bzw. Emitter mit einer gemeinsamen Stromquelle (Iref) verbunden sind.

6. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass mindestens ein Teil der Stromeingänge, Spannungseingänge und/oder Stromaus gänge mit mindestens einer weiteren Verknüpfungsschaltung (1) und/oder mindestens einem Gilbert-Multiplizierer (2) verbunden werden.

7. Verfahren nach Anspruch 6, dadurch gekenn zeichnet, dass zur Verbindung verschiedener Verknüpfungs schaltungen (1) bzw. Gilbert-Multiplizierer (2) Strom spiegel und/oder Levelshifter (4) verwendet werden.

8. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass zum Vorzeichen wechsel mindestens einer der Werte mindestens ein Schal ter (3) zum Vertauschen der entsprechenden Ströme bzw. Spannungen verwendet wird.

9. Verfahren nach einem der vorangehenden An sprüche, dadurch gekennzeichnet, dass die Stromeingänge und/oder -ausgänge mit mindestens einem Stromspeicher (6) verbunden werden, und insbesondere dass der Stromspeicher einen Strom-Spannungs-Wandler, mindestens einen Speicher kondensator und einen Spannungs-Stromwandler aufweist.

10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Bildung eines Akkumulators die Stromausgänge der Verknüpfungsschaltung über einen Stromspeicher mit den Stromeingängen und/oder über einen Spannungspeicher mit den Spannungseingängen verbunden werden.

11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zwischen E_y,0 und E_y,1 angelegte Spannung gleich (U_T/κ).r_y ist, wobei U_T die thermische Spannung der Transistoren und κ eine di mensionslose, technologieabhängige Konstante ist.

12. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung einer Korrelation und/oder Faltung, wobei mehrere Werte in Multiplikations schaltungen zur Bildung von Produkten mit Koeffizienten multipliziert und die Produkte in mindestens einer Ver knüpfungsschaltung (1) addiert werden.

13. Verwendung nach Anspruch 12, dadurch ge kennzeichnet, dass die Werte und/oder Koeffizienten dis krete Werte annehmen, und insbesondere dass die Werte und/oder Koeffizienten binäre Werte annehmen und die Multiplikati onsschaltungen Umschalter (3) sind, welche zwei jedem Wert zugeordnete Spannungen bzw. Ströme vertauschen.

14. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche in einem linearen Filter, in ei nem adaptiven Filter, in einem Decision-Feedback-Filter, in einem Viterbi-Equalizer und/oder in der Metrikberech nung.

15. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung einer Korrelation oder zum Despreading von Sequenzen.

16. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung von Funktionen der Form Σ_{i=0. . .k} f(x_i) p(x_i), wobei die Summe Σ_{i=0. . .k} in minde stens einer Verknüpfungsschaltung (1) ausgeführt wird.