DE60307287T2 - Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen - Google Patents

Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen Download PDF

Info

Publication number
DE60307287T2
DE60307287T2 DE60307287T DE60307287T DE60307287T2 DE 60307287 T2 DE60307287 T2 DE 60307287T2 DE 60307287 T DE60307287 T DE 60307287T DE 60307287 T DE60307287 T DE 60307287T DE 60307287 T2 DE60307287 T2 DE 60307287T2
Authority
DE
Germany
Prior art keywords
real
channel
imaginary
system response
response matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60307287T
Other languages
English (en)
Other versions
DE60307287D1 (de
Inventor
S. Chayil King of Prussia TIMMERMAN
Samuel Ryan Phoenixville BUCHERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Publication of DE60307287D1 publication Critical patent/DE60307287D1/de
Application granted granted Critical
Publication of DE60307287T2 publication Critical patent/DE60307287T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7105—Joint detection techniques, e.g. linear detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Complex Calculations (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Relay Systems (AREA)
  • Communication Control (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radio Transmission System (AREA)

Description

  • Hintergrund
  • Die vorliegende Erfindung betrifft drahtlose digitale Kommunikationssysteme. Insbesondere betrifft die vorliegende Erfindung die Erzeugung einer Systemantwortmatrix für derartige Systeme.
  • In Codemultiplex-Vielfachzugriff-Kommunikationssystemen senden gleichzeitig mehrere Benutzer mehrere Kommunikationen. Die mehreren Kommunikationen werden unter Verwendung verschiedener Kanalcodes übertragen. Die für die Zeitmultiplexduplexbetriebsart für 3GPP vorgeschlagenen Kanalcodes werden durch Kombinieren eines Spreizcodes mit einem Verwürfelungscode und danach Anwenden eines kanalcodespezifischen Faktors abgeleitet. Während der Übertragung erfährt jede Kommunikation eine Kanalantwort. Ein Ansatz für die Wiedergewinnung von Daten aus übertragenen Bursts ist die gemeinsame Detektion, bei der alle Benutzerdaten gleichzeitig empfangen werden. Ein derartiges System ist in 1 gezeigt. Der gemeinsame Detektionsempfänger kann in einem Benutzergerät oder einer Basisstation verwendet werden.
  • Die mehreren Kommunikationen 20 werden, nachdem sie ihre Kanalantwort erfahren haben, an einer Antenne 22 oder einer Antennenanordnung als ein kombiniertes Empfangssignal empfangen. Das Empfangssignal wird zum Beispiel durch einen Demodulator 24 auf ein Basisband reduziert und zum Beispiel durch einen Analog-Digital-Wandler (ADC) 26 oder mehrere ADCs bei einer Chiprate der Codes oder einem Vielfachen einer Chiprate der Codes abgetastet, um einen Empfangsvektor r zu erzeugen. Eine Kanalschätzvorrichtung 28 verwendet ein Referenzsignal, wie etwa einen Midamble-Code oder einen Pilotcode, um die Kanalantwort der Kommunikationen 20 zu schätzen. Eine gemeinsame Detektionsvorrichtung 30 verwendet die geschätzten oder bekannten Spreizcodes der Bursts der Benutzer und die geschätzten oder bekannten Kanalantworten, um die ursprünglich gesendeten Daten aller Benutzer als einen Datenvektor d zu schätzen.
  • Das gemeinsame Detektionsproblem wird typischerweise durch die Gleichung 1 modelliert. Ad + n = r Gleichung1 d ist der gesendete Datenvektor; r ist der empfangene Vektor; n ist das zusätzliche weiße Gaußsche Rauschen (AWGN); und A ist die Systemantwortmatrix und wird durch Falten der Kanalantworten mit den bekannten Kanalcodes konstruiert.
  • Zwei Ansätze für die Lösung von Gleichung 1 sind ein Nullen erzwingender (ZF) Ansatz und ein Ansatz der kleinsten mittleren Quadratfehler (MMSE). Eine ZF-Lösung, bei der n an null angenähert wird, ist gemäß Gleichung 2. d = (AHA)–1AH r Gleichung2
  • Ein MMSE-Ansatz ist gemäß Gleichung 3 und 4. d = R–1AHr Gleichung3 R = AHA + σ2I Gleichung4σ2 ist die Standardabweichung des Rauschens n, und I ist die Einheitsmatrix.
  • Entweder für die Nullen erzwingende oder die MMSE-Lösung wird die Hermitesche der Systemantwortmatrix AH abgeleitet. EP 0 978 951 stellt ein Beispiel für einen linearen Mehrbenutzerdetektor bereit, der erfordert, daß die Hermitesche Konjugierte der Systemantwortmatrix berechnet wird. In der vorgeschlagenen TDD-Betriebsart von 3GPP wird die Systemantwortmatrix unter Verwendung der Spreizcodes, des Verwürfelungscode, von kanalcodespezifischen Faktoren und der bestimmten Kanalantworten abgeleitet. Der reale Spreizcode wird mit einem komplexen Verwürfelungscode gemischt. Das gemischte Ergebnis wird mit den kanalcodespezifischen Faktoren (die entweder real oder imaginär sind) multipliziert, und das Ergebnis wird mit den komplexen Kanalantworten gefaltet. Nachdem die Systemantwort abgeleitet wurde, wird die Hermitesche genommen, um die Matrix AH zu erzeugen.
  • Das Erzeugen der Matrix AH ist eine komplizierte Operation, die komplexe Multiplikationen erfordert. Die Implementierung von Multiplikationen in Hardware ist aufgrund der Anzahl von Transistoren, die erforderlich sind, um einen Multiplizierer zu erzeugen, nicht wünschenswert.
  • Entsprechend ist es wünschenswert, alternative Ansätze zu haben, um die Hermitesche der Systemantwortmatrix zu erzeugen.
  • Zusammenfassung
  • Eine Hermitesche einer Systemantwortmatrix muß bestimmt werden. Spreizcodes, kanalcodespezifische Faktoren und Kanalimpulsantworten werden bereitgestellt. Die kanalcodespezifischen Faktoren haben reale und imaginäre Werte. Kanalcodes sind eine Kombination aus einem realen Spreizcode, einem komplexen Verwürfelungscode und einem Vorzeichen des kanalcodespezifischen Faktors. Reale und imaginäre Komponenten einer angenäherten Hermiteschen der Systemantwortmatrix werden bestimmt. Die kanalcodespezifischen Faktoren werden auf die realen und imaginären Komponenten eines Ergebnisses der Faltungen angewendet, um die Hermitesche der Systemantwortmatrix abzuleiten.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein vereinfachtes Blockschaltbild eines Empfängers für die gemeinsame Detektion.
  • 2A zeigt die Vorrichtung zum Falten des Realteils der Kanalantwort.
  • 2B zeigt die Vorrichtung zum Falten des Imaginärteils der Kanalantwort.
  • 3 zeigt die Vorrichtung zum Addieren der Ausgaben der Vorrichtungen von 2A und 2B, um die reale und imaginäre Ausgabe zu erzeugen, die verwendet werden, um die Systemantwortmatrix zu konstruieren.
  • 4 zeigt eine bevorzugte Schaltung für die Addierbaumeingänge von 2A und 2B.
  • 5 zeigt ein Flußdiagramm zur Bestimmung, ob für den Rundrufkanal Raumcode-Sendediversity unterstützt wird oder nicht.
  • 6A und 6B zeigen bevorzugte Schaltungen zum Kombinieren von Codebeiträgen als Eingabe in die Hermitesche der Systemantwortmatrix.
  • 7 zeigt eine bevorzugte Schaltung für die Bestimmung der Adressen für die Schaltungen von 6A und 6B.
  • Beschreibung der bevorzugten Ausführungsformen
  • Obwohl die bevorzugten Ausführungsformen in Verbindung mit der bevorzugten Anwendung der Erfindung für die Verwendung in einem Zeitmultiplexduplex-Kommunikationssystem unter Verwendung von Codemultiplex-Vielfachzugriff des Partnerschaftsprojekts der dritten Generation (3GPP) beschrieben werden, kann die Erfindung auf jedes Codemultiplex-Vielfachzugriff-Kommunikationssystem angewendet werden. Ein Empfänger, der die folgenden Ausführungsformen nutzt, kann in einem Benutzergerät oder einer Basisstation verwendet werden.
  • Die bevorzugte Ausführungsform der Erfindung mischt für einen bestimmten empfangenen Burst den Spreizcode, den Verwürfelungscode und das Vorzeichen des kanalcodespezifischen Faktors bevorzugt durch ein EXKLUSIV-ODER-Glied, um einen genäherten Kanalcode zu erzeugen. Der genäherte Kanalcode wird mit der Kanalantwort gefaltet, um den Beitrag dieses Burst zu einer genäherten Matrix BH der Matrix AH zu erzeugen. Die reale oder imaginäre Komponente der kanalcodespezifischen Faktoren wird auf die Real- und Imaginärteile des genäherten Beitrags zu der Matrix BH angewendet, um den Beitrag dieses Burst zu der Matrix AH zu erzeugen. Die Beiträge aller empfangenen Bursts werden angewendet, um die Matrix AH zu erzeugen.
  • Bezug nehmend auf 2A und 2B sind jeweils die Schaltungsdiagramme 100 und 200, welche die Faltung einer Reihe von realen und imaginären Kanalantwortchipwerten mit dem genäherten Kanalcode durchführen, dargestellt. Die Kanalantwortwerte werden in einen Realteil CRR und einen Imaginärteil CRI geteilt. Die reale Kanalantwort CRR wird von der Schaltung 100 verarbeitet, während, die imaginäre Kanalantwort CRI gleichzeitig von der Schaltung 200 verarbeitet wird.
  • In 2A ist das Register RR bevorzugt ein Schieberegister mit 16 Speicherstellen, das den Realteil der Kanalantwort CRR empfängt. Jede Speicherstelle Ci (i = 1 bis 15) des Registers RR hat F Bit pro Speicherstelle, wobei F eine ausgewählte Datenbitgröße, vorzugsweise 10, ist. Die Anzahl von Speicherstellen entspricht der bevorzugten Kanalcodegröße, deren Zahl für die TDD-Betriebsart von 3GPP 16 und andernfalls bevorzugt eine Potenz von 2 ist. Die Realkomponentenschaltung 100 umfaßt mehrere Bestandteile A1–A14, wobei jeder Bestandteil einen Addierer mit zwei Eingängen und einem einzigen Ausgang hat, der die Summe der zwei Eingänge ist. Die Addierer/Subtrahierer-Bestandteile A1–A8 werden bevorzugt wie in 4 dargestellt aufgebaut. Die Addiererbestandteile A9–A14 sind bevorzugt einfache Addierer.
  • Die Addierer/Subtrahierer-Bestandteile A1, A2, A3, A4 empfangen die Eingabe von den ungeraden Speicherstellen des Registers RR und führen an ihrem Eingangspaar entweder eine Addition oder Subtraktion durch. Ebenso sind die Addierer/Subtrahierer- und Addiererbestandteile A5, A6, A7 und A8 mit dem Register RR verbunden, um eine Addition oder Subtraktion für die Kanalantwortwerte durchzuführen, arbeiten aber nur auf den geraden Speicherstellen des Registers RR.
  • Gemeinsam bilden die Addiererbestandteile A1–A4, A9–A11 eine Addiererbaumschaltung, deren Eingänge von den Bestandteilen A1–A4 definiert sind und deren Ausgang durch den Bestandteil A11 definiert ist. Ebenso bilden die Addier erbestandteile A5–A8, A12–A14 eine zweite Addiererbaumschaltung. Die Verbindung der Addiererbaumschaltungen mit dem Register RR ist derart, daß die Real- und Imaginärteile der Verarbeitungswerte der CRR-Werte, die durch das Register RR verarbeitet werden, berechnet werden.
  • Als ein Steuersignal wirkend wird ein Kanalcode CC mit seinen Bits CC0 bis CC15 in die Addierer/Subtrahiererbestandteile A1 bis A8 eingegeben. Die binären Kanalcodes steuern abhängig von dem jeweiligen Steuerbit, ob die Addiererbestandteile A1 bis A8 eine Addition oder eine Subtraktion ausführen, wenn das Kanalcodebit CC-Bit = 0, bevorzugt eine Addition, und wenn das Kanalcodebit CC-Bit = 1, bevorzugt eine Subtraktion.
  • 4 stellt einen bevorzugten Aufbau eines Eingangsaddiererbestandteils A1 mit einem Addierer A1' und zwei Zweierkomplementvorrichtungen TC1, TC2 dar. Die Eingänge CRR1 und CRR3 empfangen die realen Kanalantworten, die an den zweiten und vierten Speicherstellen C1, C3 des Registers RR enthalten sind, die von den Zweierkomplementvorrichtungen TC1, TC2 verarbeitet werden. Die CRR-Wert-Addition oder Subtraktion wird von dem Addierer A1' ausgeführt, der die Ausgabe der Zweierkomplementvorrichtungen TC1, TC2 summiert. Die Zweierkomplementvorrichtungen TC1, TC2 wirken auf die Eingabewerte entweder, indem sie den Wert oder sein Zweierkomplement zu dem Addierer A1' durchleiten. Das zweite Bit CC1 des 16 Bit-Kanalcode-Steuersignals CC bestimmt die Operation, die von der Zweierkomplementvorrichtung TC1 durchgeführt wird, während das vierte Bit CC3 des Kanalcode die Operation bestimmt, die von der Zweierkomplementvorrichtung TC2 durchgeführt wird.
  • Bezug nehmend auf 2A führt der Addierer A9 eine Summation der von A1 und A2 ausgeführten Summen durch. Ebenso summiert der Addierer A10 die Summe von A3 mit der Summe von A4, der Addierer A12 führt die Summe von A5 und A6 aus, und der Addierer A13 summiert A7 und A8. Der Addierer A11 erzeugt die Ausgabe AC, den Realteil der realen Kanal antwortwerte, indem er die Summe von A9 und die Summe von A10 addiert. Die Ausgabe jAD, der Imaginärteil der realen Kanalantwortwerte, ist die von dem Addierer A14 erzeugte Summe, welche die Summe der Ausgaben der Addierer A12 und A13 ist.
  • Die in 2B gezeigte Verarbeitungsschaltung 200 ist ähnlich der in 2A gezeigten Schaltung 100 aufgebaut. Jedoch empfängt das Schieberegister RI den Imaginärteil der Kanalantwort CRI. Die Bestandteile A15 bis A28 entsprechen den Addiererbestandteilen A1 bis A14, um das Register RI mit zwei zugehörigen Addiererbaumschaltungen bereitzustellen. Die zwei Ausgänge der Baumschaltungen der in 2B gezeigten Schaltung 200 sind in der Hinsicht entgegengesetzt zu den in 2A für die Schaltung 100 gezeigten, daß ein Wert, der einem als Ausgabe BD gezeigten Realteil entspricht, aus den geraden Speicherstellen des Registers RI kommt, und ein Wert, der einer imaginären Ausgabe jBC entspricht, die Endsumme der ungeradzahligen Speicherstellen des Registers RI ist. Die Aufbauten der realen und imaginären Ausgänge relativ zu geraden und ungeraden Registerspeicherstellen könnte vollständig umgekehrt sein, und es könnten identische Ergebnisse erzielt werden. Insbesondere, wenn die Register RR und RI in 2A und 2B vertauscht sind, würden die Ausgaben AC und jBC aus den geraden Registerspeicherstellen abgeleitet und die Ausgaben BD und jAD würden aus den ungeraden Registerspeicherstellen abgeleitet.
  • Obwohl die Register von 2A und 2B mit 16 Speicherstellen pro Stück dargestellt wurden, könnte die Faltung von Kanalantwortwerten gemäß der vorliegenden Erfindung im allgemeinen unter Verwendung von Registern mit 2N Registerstellen und einer Kombination von mehr oder weniger Addierern, die alle entsprechend konfiguriert sind, um die Summen auf den geraden oder ungeraden Registerstellen durchzuführen, erreicht werden.
  • Die vier Ausgabewerte AC, BD, jAD und jBC der Schaltungen 100 und 200 stellen Real- und Imaginärteile einer Multiplikationsoperation wie in Gleichung 5 gezeigt, dar: BH = (A + jB)·(C + jD) Gleichung5wobei A der Realteil der Kanalantwort ist, B der Imaginärteil der Kanalantwort ist und wobei C den Bits C1, C3, C5, C7, C9, C11, C13, C15 des Kanalcodes CC entspricht, D den Bits C0, C2, C4, C6, C8, C10, C12, C14 des Kanalcodes entspricht. Jeder Kanalcode stellt einen Wert dar, der entweder rein real oder rein imaginär ist. Entsprechend können die Baumschaltungen entweder mit allen ungeraden oder allen geraden Speicherstellen der Register RR und RI festverdrahtet sein. Die gemäß der vorliegenden Erfindung zur Bestimmung, welche Kanalcodebits real oder imaginär sind, verwendeten Bäume beseitigen die Notwendigkeit von Multiplizierern, die in einem höheren Maß Hardwareplatz verbrauchen würden.
  • Wie in 3 gezeigt, ist eine zusätzliche Schaltungsanordnung vorgesehen, um die Ausgaben der Bäume der Schaltungen 100, 200 zu kombinieren, um Koeffizientenwerte zu erzeugen, die realen und imaginären Ausgabewerten der genäherten BH entsprechen, und den kanalcodespezifischen Faktor anzuwenden, um AH zu erzeugen. Ein Subtrahierer S1 ist mit der Ausgabe AC der Schaltung 100 und der Ausgabe BD der Schaltung 200 verbunden, um den Realteil des verarbeiteten realen Kanalantwortsignals und den Realteil des imaginären Kanalantwortsignals zu subtrahieren. Ein Addierer A29 ist mit der Ausgabe jBC der Schaltung 200 und jAD der Schaltung 100 verbunden, um den Imaginärteil der verarbeiteten imaginären Kanalantwort und den Imaginärteil des realen Kanalantwortsignals zu summieren. Die von dem Addierer A29 erzeugte Summe wird dann für die imaginäre Ausgabe durch die Zweierkomplementvorrichtung TC3 geleitet, welche die komplex Konjugierte der Matrix B erzeugt.
  • Nachdem der reale und imaginäre Beitrag des Burst zu der Matrix BH bestimmt wurde, wird der imaginäre/reale Aspekt des kanalcodespezifischen Faktors angewendet, um den Beitrag dieses Burst zu der Matrix AH zu erzeugen. Bezug nehmend auf 3 werden die kanalcodespezifischen Faktoren bevorzugt in ein Zwei-Bit-Register gespeichert. Das Bit 1 in dem Register stellt dar, ob der kanalcodespezifische Faktor positiv (ein Wert von null) oder negativ (ein Wert von eins) ist. Das Bit 0 in dem Register stellt dar, ob der kanalcodespezifische Faktor imaginär (ein Wert von eins) oder real (ein Wert von null) ist.
  • Bezug nehmend auf 3 wird der reale Beitrag in einen Demultiplexer D1 eingegeben. Nach dem Anwenden des kanalcodespezifischen Faktors kann der reale Beitrag zu BH dem realen Beitrag (Real Real) zu AH oder dem imaginären Beitrag (Imag_Real) zu AH entsprechen. Der Demultiplexer D1 trennt den realen Beitrag von BH ansprechend auf das Bit 0 des kanalcodespezifischen Faktors. Wenn das Bit 0 eine null ist, ist die Ausgabe an Real Real, und wenn der kanalcodespezifische Faktor eine eins ist, ist die Ausgabe an Imag_Real, nachdem von einer Zweierkomplementvorrichtung TC4 das Zweierkomplement genommen werden.
  • Analog kann der imaginäre Beitrag zu BH dem imaginären Beitrag (Imag_Imag) zu AH oder dem realen Beitrag (Real_Imag) zu AH entsprechen. Der Demultiplexer D2 trennt den imaginären Beitrag von BH ansprechend auf ein Bit 0 des kanalcodespezifischen Faktors. Wenn das Bit 0 eine null ist, ist die Ausgabe an Imag_Imag, und wenn der kanalcodespezifische Faktor eine eins ist, ist die Ausgabe an Real_Imag.
  • Nach der Trennung wird ein Paar Multiplexer M1, M2 verwendet, um die realen und imaginären Beiträge des Burst zu der Matrix AH zu erzeugen. Ein realer Multiplexer M1 wählt entweder den Real Real oder Real_Imag als den realen Beitrag (ah_out_real) aus. Wenn das Bit 0 eine null ist, wird der Real_Real ausgewählt, und wenn das Bit 0 eine eins ist, wird der Real_Imag ausgewählt. Ebenso wählt ein imaginärer Multiplexer M2 entweder den Imag_Imag oder Imag_Real als den imaginären Beitrag (ah_out_imag) aus. Wenn das Bit 0 eine null ist, wird der Imag_Imag ausgewählt, und wenn das Bit 0 eine eins ist, wird der Imag_Real ausgewählt. Entsprechend wird der Beitrag dieses Burst zu AH bestimmt. Nachdem alle Bursts bestimmt wurden, wird die ganze AH bestimmt. Wie durch die bevorzugte Ausführungsform dargestellt, sind für die Erzeugung der Matrix AH keine Multiplizierer erforderlich.
  • In 3GPP wird vorgeschlagen, den Rundrufkanal unter Verwendung eines verschiedenen Spreizcodes für jede Antenne über zwei Antennen zu senden, worauf hier im weiteren als Raumcode-Diversity (SCTD) Bezug genommen wird. Da über die zwei Kanäle die gleichen Rundrufdaten gesendet werden, kann der Beitrag jedes Kanals vor der Datenschätzung kombiniert werden. Außerdem wird vorgeschlagen, daß mehrere Rundrufkanäle ebenso wie andere Kanäle unter Verwendung von SCTD gesendet werden können.
  • 5 ist ein bevorzugtes Flußdiagramm für die Bestimmung, ob, wie gegenwärtig vorgeschlagen, die Kombination der zwei Kanalcodes zur Unterstützung von SCTD für einen einzigen BCH erforderlich ist. Der primäre gemeinsame physikalische Steuerkanal (P-CCPCH) wird überwacht, um zu bestimmen, ob die SCTD-Betriebsart unterstützt wird, Schritt 1. Wenn nicht (I_pccph ist null), wird die SCTD-Betriebsart nicht unterstützt. Wenn ja, bestimmt eine Midamble-Detektionsvorrichtung, ob die Midamble m2 vorhanden ist, Schritt 2. Wenn m2 vorhanden ist, wird die SCTD-Betriebsart unterstützt. Wenn nicht, wird die SCTD-Betriebsart nicht unterstützt.
  • 6A, 6B und 7 stellen eine bevorzugte Ausführungsform für die selektive Unterstützung von SCTD dar. Die selektive SCTD wird bevorzugt mit einem einzigen BCH, mehreren BCHs und anderen Kanälen verwendet, die unter Verwendung von selektiver SCTD gesendet werden. 6A verarbeitet den realen Beitrag der Kanäle. Wenn SCTD unterstützt wird, wird auf den realen Beitrag eines ersten Code als ah_sctd_out_real und auf den zweiten Code als ah_out_real Bezug genommen. Wenn SCTD nicht unterstützt wird, ist ah_sctd_out_real nicht vorhanden.
  • ah_sctd_out_real ist eine Eingabe an einen Multiplexer M3. Die andere Eingabe ist an null (0 × 0) gebunden. Wenn SCTD unterstützt wird (sctd_on & zweiter_Kanal ist eine eins), wird ah_sctd_out_real an einen Addierer A100 weitergegeben. Wenn SCTD nicht unterstützt wird, wird an den Addierer A100 null gesendet. ah_out_real wird auch in den Addierer A100 eingegeben, um entweder den real kombinierten Beitrag der zwei Kanäle zu erzeugen, falls SCTD unterstützt wird, oder durchläuft einfach den Kanal (ah_out_real). (Bemerkung: Es gibt keinen ersten oder zweiten Kanal, wenn es kein SCTD-Kanal ist.) Die Sättigungslogik SL1 wird verwendet, um zu verhindern, daß die kombinierten Beiträge über die Bitbreite des Speichers überlaufen. Wie in 6A gezeigt, werden bevorzugt zwei Register R1, R2 verwendet, um den Beitrag des zweiten Kanals (ah_out_real) vorübergehend zu puffern.
  • 6b verarbeitet den imaginären Beitrag von Kanälen. Wenn SCTD unterstützt wird, wird auf den imaginären Beitrag eines ersten Code als ah_sctd_out_imag und den zweiten Code als ah_out_imag Bezug genommen. Wenn SCTD nicht unterstützt wird, ist ah_sctd_out_imag nicht vorhanden. ah_sctd_out_imag ist eine Eingabe in einen Multiplexer M4. Die andere Eingabe ist an null (0 × 0) gebunden. Wenn SCTD unterstützt wird (sctd_on & zweiter_Kanal ist eine eins), wird ah_sctd_out_imag an einen Addierer A101 geleitet. Wenn SCTD nicht unterstützt wird, wird null an den Addierer A101 gesendet. ah_out_imag wird auch in den Addierer A101 eingegeben, um entweder den imaginären kombinierten Beitrag der zwei Kanäle zu erzeugen, wenn SCTD unterstützt wird, oder läuft einfach durch den Kanal (ah_out_imag). Die Sättigungslogik wird verwendet, um zu verhindern, daß kombinierte Beiträge über die Bitbreite des Speichers überlaufen. Wie in 6B gezeigt, werden bevorzugt zwei Register R3, R4 verwendet, um den Beitrag des ersten Kanals (ah_out_imag) vorübergehend zu puffern.
  • Dieser Ansatz zum Kombinieren der zwei Kanäle verringert die Speicheranforderungen und die Menge an Zeit, die erforderlich ist, um das Endergebnis zu berechnen. Wenn der Beitrag des zweiten Kanals verarbeitet wird, wird er mit dem gespeicherten ersten Kanal kombiniert, und der kombinierte Kanal wird gespeichert. Entsprechend wird der zweite Kanal nie gespeichert. Bevorzugt wird der kombinierte Kanal zurück auf die Adressen des ersten Kanals geschrieben. Wenn der erste Kanal nicht in einem les-, änder- und beschreibbaren Speicher gespeichert wird, werden, wie in 6A und 6B gezeigt, bevorzugt zwei Register R1, R2, R3, R4 verwendet. Wenn der erste Kanalspeicher ein les-, änder- und beschreibbarer Speicher ist, wird bevorzugt nur ein Register R1, R3 verwendet.
  • 7 ist eine bevorzugte Schaltung für die Verwendung in Verbindung mit 6A und 6B für die Bestimmung der Adresse des zweiten Code, ob SCTD unterstützt wird oder nicht. Wenn die Matrix AH entwickelt wird, wird jeder erzeugte Wert bevorzugt in eine anschließende Speicheradresse gespeichert. Wenn die ersten zwei Kanäle für SCTD kombiniert werden, überschreiben die kombinierten Kanalbeiträge bevorzugt den ersten Kanal, um den erforderlichen Speicher zu verringern. Wenn SCTD nicht unterstützt wird, kann die anschließende Adresse für die erste Speicherstelle des zweiten Kanals zur Veranschaulichung wird die Adresse 516 sein. Wenn SCTD unterstützt wird, wird dieser Wert mit dem ersten Kanal kombiniert und zurück in die erste Adresse des ersten Kanalspeichers, die Adresse 0, geschrieben.
  • Die Adresse, in die der bestimmte Kanalwert geschrieben wird, wenn ACTD unterstützt wird, ist ah_addr_schreib. Ein Steuersignal sctd_on & zweiter_Kanal zeigt an, ob SCTD unterstützt wird. Wenn SCTD unterstützt wird, hat sctd_on & zweiter_Kanal einen Wert von null, und falls nicht, hat sctd_on & zweiter_Kanal einen Wert von eins. Die Adresse wird in einen Demultiplexer D3 eingegeben. Wenn SCTD nicht unterstützt wird (sctd_on & zweiter_Kanal hat einen Wert von eins), wird die Adresse an einen Multi plexer M5 geleitet. Der Multiplexer M5 leitet die Adresse weiter, wenn SCTD nicht unterstützt wird.
  • Wenn SCTD unterstützt wird, wird die Adresse (ah_addr_schreib) in einen Subtrahierer S2 eingegeben. Der Subtrahierer subtrahiert von der Adresse die Anzahl von Speicherwerten des ersten Kanals (sctd_fold_dec). Um den Leistungsverbrauch zu verringern, wenn SCTD nicht unterstützt wird, wird ein zweiter Multiplexer M6 verwendet. Der Multiplexer M6 wählt sctd_fold_dec für die Eingabe an den Subtrahierer S2, wenn SCTD unterstützt wird (sctd_on ist eine eins). Wenn SCTD nicht unterstützt wird (sctd_on ist eine null), wird eine null (0 × 0) in den Subtrahierer S2 eingegeben. Die Ausgabe des Multiplexers M6 wird in den Multiplexer M5 eingegeben. Der Multiplexer M5 wählt die subtrahierte Eingabe aus, wenn SCTD unterstützt wird.

Claims (12)

  1. Verfahren zum Empfang von mehreren Datensignalen in einem Codemultiplex-Vielfachzugriff-Kommunikationssystem, wobei mindestens ein Datensignal über mehrere Antennen gesendet wird, wobei jede Antenne das mindestens eine Datensignal unter Verwendung eines anderen Kanalcodes sendet, wobei das Verfahren aufweist: Empfangen eines Empfangsvektors, der die mehreren gesendeten Datensignale umfaßt; Schätzen der Kanalantwort für jedes der Datensignale; Erzeugen von Kanalcodes, wobei die Kanalcodes eine Kombination aus einem realen Spreizcode, einem komplexen Verwürfelungscode und einem Vorzeichen eines kanalcodespezifischen Faktors sind, wobei die kanalcodespezifischen Faktoren reale und imaginäre Werte haben; Bestimmen von realen und imaginären Komponenten einer genäherten Hermiteschen Systemantwortmatrix unter Verwendung der Kanalcodes und der Kanalantworten; Anwenden eines realen/imaginären Aspekts des kanalcodespezifischen Faktors auf die realen und imaginären Komponenten der genäherten Hermiteschen der Systemantwortmatrix, um die Hermitesche der Systemantwortmatrix abzuleiten; und Schätzen der Daten unter Verwendung des Empfangsvektors und der konstruierten Hermiteschen der Systemantwortmatrix.
  2. Verfahren nach Anspruch 1, wobei das Schätzen unter Verwendung eines Nullen erzwingenden Algorithmus durchgeführt wird.
  3. Verfahren nach Anspruch 1, wobei das Schätzen unter Verwendung eines Algorithmus der kleinsten Quadratfehler durchgeführt wird.
  4. Verfahren nach Anspruch 1, wobei die Bestimmung der realen und imaginären Komponenten aufweist: Verarbeiten des Realteils der Kanalantworten, wobei die Kanalkomponenten Real- und Imaginärteile der realen Kanalantworten erzeugen; Verarbeiten des Imaginärteils der Kanalimpulsantworten, wobei die Kanalkomponenten Real- und Imaginärteile der imaginären Kanalantworten erzeugen; Subtrahieren des Realteils der imaginären Kanalantworten von dem Realteil der realen Kanalantworten, um die realen Komponenten zu erzeugen; und Addieren des Imaginärteils der realen Kanalantworten und Nehmen eines Zweierkomplements eines Ergebnisses der Addition, um die imaginären Komponenten zu erzeugen.
  5. Verfahren nach Anspruch 4, wobei das Anwenden des realen/imaginären Aspekts der kanalcodespezifischen Faktoren aufweist: Auswählen der realen Komponente als eine reale Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor real ist; Auswählen der imaginären Komponente als die reale Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor imaginär ist; Auswählen eines Zweierkomplements der realen Komponente als eine imaginäre Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor imaginär ist; und Auswählen der imaginären Komponente als die imaginäre Komponente der Systemantwortmatrix, wenn der kanalcodespezifische Faktor real ist.
  6. Empfänger zum Empfang von mehreren Datensignalen, die in einem Codemultiplex-Vielfachzugriff-Format übertragen werden, wobei der Empfänger aufweist: eine Einrichtung zum Empfangen eines Empfangsvektors, der die mehreren gesendeten Datensignale umfaßt; eine Einrichtung zum Schätzen einer Kanalantwort für jedes der Datensignale; eine Einrichtung zum Erzeugen von Kanalcodes, wobei die Kanalcodes eine Kombination aus einem realen Spreizcode, einem komplexen Verwürfelungscode und einem Vorzeichen eines kanalcodespezifischen Faktors sind, wobei die kanalcodespezifischen Faktoren reale und imaginäre Werte haben; eine Einrichtung zum Bestimmen von realen und imaginären Komponenten einer genäherten Hermiteschen Systemantwortmatrix unter Verwendung der Kanalcodes und Kanalantworten; eine Einrichtung zum Anwenden eines realen/imaginären Aspekts des kanalcodespezifischen Faktors auf die realen und imaginären Komponenten der genäherten Hermiteschen der Systemantwortmatrix, um die Hermitesche der Systemantwortmatrix abzuleiten; und eine Einrichtung zum Schätzen der Daten unter Verwendung des Empfangsvektors und der konstruierten Hermiteschen der Systemantwortmatrix.
  7. Empfänger nach Anspruch 6, wobei die Schätzeinrichtung unter Verwendung eines Nullen erzwingenden Algorithmus ausgeführt wird.
  8. Empfänger nach Anspruch 6, wobei die Schätzeinrichtung unter Verwendung eines Algorithmus der kleinsten Quadratfehler ausgeführt wird.
  9. Empfänger nach Anspruch 6, wobei die Einrichtung zum Bestimmen der realen und imaginären Komponenten aufweist: eine Einrichtung zum Verarbeiten des Realteils der Kanalantworten, wobei die Kanalkomponenten Real- und Imaginärteile der realen Kanalantworten erzeugen; eine Einrichtung zum Verarbeiten des Imaginärteils der Kanalimpulsantworten, wobei die Kanalkomponenten Real- und Imaginärteile der imaginären Kanalantworten erzeugen; eine Einrichtung zum Subtrahieren des Realteils der imaginären Kanalantworten von dem Realteil der realen Kanalantworten, um die realen Komponenten zu erzeugen; und eine Einrichtung zum Addieren des Imaginärteils der realen Kanalantworten und Nehmen eines Zweierkomplements eines Ergebnisses der Addition, um die imaginären Komponenten zu erzeugen.
  10. Empfänger nach Anspruch 6, wobei die Einrichtung zum Anwenden des realen/imaginären Aspekts der kanalcodespezifischen Faktoren aufweist: eine Einrichtung zum Auswählen der realen Komponente als eine reale Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor real ist; eine Einrichtung zum Auswählen der imaginären Komponente als die reale Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor imaginär ist; eine Einrichtung zum Auswählen eines Zweierkomplements der realen Komponente als eine imaginäre Komponente der Hermiteschen Systemantwortmatrix, wenn der kanalcodespezifische Faktor imaginär ist; und eine Einrichtung zum Auswählen der imaginären Komponente als die imaginäre Komponente der Systemantwortmatrix, wenn der kanalcodespezifische Faktor real ist.
  11. Benutzergerät zum Empfang von mehreren Datensignalen, die in einem Codemultiplex-Vielfachzugriff-Format übertragen werden, wobei das Benutzergerät einen Empfänger nach einem der Ansprüche 6–10 aufweist.
  12. Basisstation zum Empfang von mehreren Datensignalen, die in einem Codemultiplex-Vielfachzugriff-Format übertragen werden, wobei die Basisstation einen Empfänger nach einem der Ansprüche 6–10 aufweist.
DE60307287T 2002-06-28 2003-06-23 Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen Expired - Lifetime DE60307287T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39220202P 2002-06-28 2002-06-28
US392202P 2002-06-28
US10/264,192 US7203181B2 (en) 2002-06-28 2002-10-03 CDMA system transmission matrix coefficient calculation
US264192 2002-10-03
PCT/US2003/019701 WO2004004159A1 (en) 2002-06-28 2003-06-23 Cdma system transmission matrix coefficient calculation

Publications (2)

Publication Number Publication Date
DE60307287D1 DE60307287D1 (de) 2006-09-14
DE60307287T2 true DE60307287T2 (de) 2007-10-18

Family

ID=27737165

Family Applications (3)

Application Number Title Priority Date Filing Date
DE60307287T Expired - Lifetime DE60307287T2 (de) 2002-06-28 2003-06-23 Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen
DE20309951U Expired - Lifetime DE20309951U1 (de) 2002-06-28 2003-06-27 Basisstation, die einen CDMA-Systemübertragungsmatrixkoeffizienten berechnet
DE20309952U Expired - Lifetime DE20309952U1 (de) 2002-06-28 2003-06-27 Benutzergerät, das einen CDMA-Systemübertragungsmatrixkoeffizienten berechnet

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE20309951U Expired - Lifetime DE20309951U1 (de) 2002-06-28 2003-06-27 Basisstation, die einen CDMA-Systemübertragungsmatrixkoeffizienten berechnet
DE20309952U Expired - Lifetime DE20309952U1 (de) 2002-06-28 2003-06-27 Benutzergerät, das einen CDMA-Systemübertragungsmatrixkoeffizienten berechnet

Country Status (16)

Country Link
US (2) US7203181B2 (de)
EP (1) EP1529358B1 (de)
JP (2) JP2005532014A (de)
KR (8) KR100625756B1 (de)
CN (3) CN1666439B (de)
AT (1) ATE335319T1 (de)
AU (1) AU2003280400A1 (de)
CA (1) CA2490810A1 (de)
DE (3) DE60307287T2 (de)
ES (1) ES2264767T3 (de)
GB (1) GB0315283D0 (de)
HK (2) HK1062118A2 (de)
MX (1) MXPA04012963A (de)
NO (1) NO20050467L (de)
TW (5) TWI265741B (de)
WO (1) WO2004004159A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792032B2 (en) * 2001-12-28 2004-09-14 Interdigital Technology Corporation CDMA system transmission matrix coefficient calculation
US8340216B2 (en) 2005-03-18 2012-12-25 Qualcomm Incorporated Space-time scrambling for cellular systems
KR100769955B1 (ko) 2005-12-10 2007-10-25 한국전자통신연구원 무선 통신 시스템 수신단의 검파 장치
US11814268B2 (en) * 2021-08-13 2023-11-14 Toyota Motor Engineering & Manufacturing North America, Inc. Component lifts having support assemblies
US20230093484A1 (en) * 2021-09-23 2023-03-23 Apple Inc. Systems and methods for de-correlating coded signals in dual port transmissions
CN115809041B (zh) * 2022-12-30 2023-04-25 中科南京智能技术研究院 一种可配置的补码运算装置及计算设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793759A (en) 1995-08-25 1998-08-11 Terayon Corporation Apparatus and method for digital data transmission over video cable using orthogonal cyclic codes
JP2991170B2 (ja) 1997-10-01 1999-12-20 日本電気株式会社 Ｃｄｍａ受信装置および方法
US6301293B1 (en) * 1998-08-04 2001-10-09 Agere Systems Guardian Corp. Detectors for CDMA systems
US6515978B1 (en) 1999-04-19 2003-02-04 Lucent Technologies Inc. Methods and apparatus for downlink diversity in CDMA using Walsh codes
FR2793363B1 (fr) 1999-05-04 2001-07-06 France Telecom Procede de detection conjointe d'un ensemble de codes cdma
US6633614B1 (en) 1999-09-15 2003-10-14 Telcordia Technologies, Inc. Multicarrier personal access communication system
CA2388024C (en) 1999-10-19 2008-04-15 Interdigital Technology Corporation Receiver for multiuser detection of cdma signals
US6324209B1 (en) * 2000-02-28 2001-11-27 Golden Bridge Technology Inc. Multi-channel spread spectrum system
FR2813727B1 (fr) 2000-09-01 2002-11-29 Thomson Csf Procede et dispositif pour ordonner des signaux provenant de multi-utilisateurs
US7020175B2 (en) 2000-09-21 2006-03-28 Motorola, Inc. MMSE reception of DS-CDMA with transmit diversity
TW540200B (en) 2000-11-09 2003-07-01 Interdigital Tech Corp Single user detection
US6466611B1 (en) * 2001-02-07 2002-10-15 Motorola, Inc. Multi-user detection using a finite-impulse-response matrix filter
JP3947770B2 (ja) * 2001-03-12 2007-07-25 直樹 末広 多種拡散系列を用いたｃｄｍａ通信方式
KR100383594B1 (ko) * 2001-06-01 2003-05-14 삼성전자주식회사 통신시스템의 하방향링크 공동검출 방법 및 장치
US6792032B2 (en) 2001-12-28 2004-09-14 Interdigital Technology Corporation CDMA system transmission matrix coefficient calculation
CN1170374C (zh) * 2002-06-20 2004-10-06 大唐移动通信设备有限公司 一种适用于频率选择性衰落信道的空时编译码方法

Also Published As

Publication number Publication date
EP1529358B1 (de) 2006-08-02
TWI265741B (en) 2006-11-01
KR100597062B1 (ko) 2006-07-07
ES2264767T3 (es) 2007-01-16
NO20050467L (no) 2005-03-21
MXPA04012963A (es) 2005-05-16
US7693113B2 (en) 2010-04-06
KR20040087987A (ko) 2004-10-15
TW200509564A (en) 2005-03-01
GB0315283D0 (en) 2003-08-06
TWI324860B (en) 2010-05-11
KR100625756B1 (ko) 2006-09-21
CA2490810A1 (en) 2004-01-08
HK1061181A2 (en) 2004-08-27
TW200405738A (en) 2004-04-01
CN2728108Y (zh) 2005-09-21
US20040001465A1 (en) 2004-01-01
JP2005532014A (ja) 2005-10-20
DE20309951U1 (de) 2003-09-18
CN2648710Y (zh) 2004-10-13
CN1666439A (zh) 2005-09-07
KR20050090352A (ko) 2005-09-13
KR100685244B1 (ko) 2007-02-27
TW200718045A (en) 2007-05-01
KR200328245Y1 (ko) 2003-09-26
TWI313111B (en) 2009-08-01
EP1529358A4 (de) 2005-09-14
DE60307287D1 (de) 2006-09-14
DE20309952U1 (de) 2003-11-13
WO2004004159A1 (en) 2004-01-08
CN1666439B (zh) 2010-04-14
US7203181B2 (en) 2007-04-10
KR20050016919A (ko) 2005-02-21
AU2003280400A1 (en) 2004-01-19
KR20050090358A (ko) 2005-09-13
KR20040087999A (ko) 2004-10-15
TW588911U (en) 2004-05-21
US20070189238A1 (en) 2007-08-16
KR200329284Y1 (ko) 2003-10-08
EP1529358A1 (de) 2005-05-11
HK1062118A2 (en) 2004-09-17
ATE335319T1 (de) 2006-08-15
TWM240734U (en) 2004-08-11
KR20050094488A (ko) 2005-09-27
JP2008079332A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
DE60028592T2 (de) Empfänger zur mehrbenutzererkennung von cdma-signalen
DE69535594T2 (de) System und Verfahren zur Spreizspektrum-Interferenzunterdrückung
DE69717064T2 (de) Mehrstufiger Interferenzkompensator für ein Kodemultiplexvielfachzugriffübertragungssystem
DE602004008738T2 (de) Verallgemeinerte zweistufige datenschätzung
DE69224415T2 (de) Subtraktive Kodedivisionsdemodulationsschaltung
DE19623667C2 (de) Verfahren und Einrichtung zur Detektion von nach dem DS-CDMA Prinzip übertragenen Informationen in einer Empfangseinrichtung
DE69431877T2 (de) Verfahren und einrichtung zum empfangen und dekodieren von kommunikationssignalen in einem cdma empfänger
DE60307282T2 (de) Mehrbenutzerdetektor für variable spreizfaktoren
DE10196478B3 (de) Eine Familie linearer Mehrnutzer-Detektoren (MUDs)
DE60017424T2 (de) Mehrbenutzerdetektor für variable spreizfaktoren
DE69920297T2 (de) CDMA-Mehrbenutzerempfänger mit Kombinierter Array-Antenne und Mehrbenutzer-Interferenz-Kompensatoren
DE60212334T2 (de) Datendetekion mit geringer komplexität unter verwendung von fourtiertransformation einer kanal-korrelationsmatrix
DE19615257A1 (de) CDMA-Rake-Empfänger mit einer Sub-Chip-Auflösung
DE60207703T2 (de) Aufwandsreduktion eines störunterdrückungsverfahrens
DE69925326T2 (de) CDMA-Empfänger mit paraleller Interferenzunterdrückung und -gewichtung
DE69530259T2 (de) Verfahren zum empfangen eines code-division-multiplexsignals
DE69531214T2 (de) Verfahren und empfänger zur interferenzunterdrückung
DE60307287T2 (de) Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen
DE60310067T2 (de) Datenschätzung auf der Basis einer segmentweisen Kanalentzerrung
DE60200433T2 (de) Mehrbenutzerstörungsunterdrückungsvorrichtung
DE60010553T2 (de) Interferenzunterdrückungsverfahren
DE60038091T2 (de) Spreizspektrum Signalkombinator
DE60010289T2 (de) Verminderung der rechenkomplexität in joint detection
EP1388215B1 (de) Mehrteilnehmer-detektion mittels rake-empfänger-struktur
EP1495552B1 (de) Verfahren und vorrichtung zur berechnung eines iterierten zustands einer rueckgekoppelten schieberegisteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition