KR20040087999A - Ｃｄｍａ 시스템 전송 행렬 계수를 계산하는 기지국 - Google Patents

Abstract

본 발명은 코드 분할 다중 접속(CDMA) 포맷으로 전송되는 복수의 데이터 신호를 수신하는 기지국(BS; Base Station)에 관한 것이다. 기지국은, 안테나, 아날로그/디지털 컨버터, 채널 추정 장치 및 결합 검출 장치를 포함한다. 상기 결합 검출 장치는 채널 코드를 생성하는 배타적 OR 게이트(exclusive OR gate)를 구비하고 있다. 배타적 OR 게이트는 실수 확산 코드, 복소수 스크램블링 코드 및 채널 코드의 고유 곱셈기의 기호를 수신하기 위한 입력단을 포함한다. 채널 코드의 고유 곱셈기는 실수값과 허수값을 가지고 있다. 회로는 채널 코드 및 채널 추정값을 수신하기 위한 입력단을 갖추고 있고, 시스템 응답 행렬의 허미션(hermitian)을 생성한다.

Description

ＣＤＭＡ 시스템 전송 행렬 계수를 계산하는 기지국 {BASE STATION CALCULATING CDMA SYSTEM TRANSMISSION MATRIX COEFFICIENT}

본 발명은 일반적으로 무선 디지털 통신 시스템에 관한 것으로, 보다 구체적으로는 상기 무선 디지털 통신 시스템의 시스템 응답 행렬을 생성하는 것에 관한 것이다.

코드 분할 다중 접속(CDMA) 방식의 통신 시스템에 있어서, 다중 사용자들은 다중 통신을 동시에 전송한다. 다중 통신 장치들은 상이한 채널 코드를 사용해서 전송된다. 3세대 파트너십 프로젝트(3GPP)의 시분할 이중화(TDD) 방식 모드용으로서 제안된 채널 코드들은 확산 코드와 스크램블링 코드를 합성한 후, 채널 코드의 고유 곱셈기에 인가함으로써 유도된다. 전송 도중에, 각 통신은 채널 응답을 경험한다. 전송된 버스트로부터 데이터를 재생하기 위한 하나의 접근 방법은 결합 검출 방법이 있는데, 이 결합 검출 방법은 모든 사용자들에게 데이터가 동시에 수신된다. 도 1에는 이와 같은 시스템을 도시하고 있다. 결합 검출 수신기는 사용자 장치(UE; User Equipment)나 또는 기지국(BS; Base Station)에 이용될 수 있다.

이와 같은 통신 채널 응답을 경험한 후, 다중 통신 장치들(20)은 안테나(22) 또는 안테나 배열에 의해 수신된 합성 신호로서 수신된다. 상기 수신된 신호는 복조기(24) 등과 같은 기저대역으로 저감되고, 아날로그/디지털 컨버터(ADC)(26) 또는 다중 ADC 등과 같은 코드의 칩 속도나 또는 상기 코드의 다중 칩 속도로 샘플링되어 수신 벡터(r)를 생성한다. 채널 추정 장치(28)는 미드앰블 코드나 파일롯 코드와 같은 기준 신호를 사용해서 다중 통신 장치(20)의 채널 응답을 추정한다. 결합 검출 장치(30)는 사용자 버스트의 추정되거나 공지된 확산 코드 및 추정되거나 공지된 채널 응답을 사용해서 사용자들 모두에 대해 최초에 전송된 데이터를 데이터 벡터(d)로서 추정한다.

전술한 결합 검출과 관련된 문제점은 통상적으로 이하의 수학식 1에 의해 모델화된다.

이 수학식 1에서,d는 전송된 데이터 벡터,r은 수신 벡터,n은 부가적인 백색 가우시안 잡음(AWGN; Additive White Gaussian Noise), A는 시스템 응답 행렬로서, 채널 응답을 공지된 채널 코드로 컨벌빙함으로써 구성된다.

수학식 1을 해결하기 위한 두가지 방법은 제로 포싱(ZF; Zero Forcing)과 최소 평균 제곱 오차(MMSE; Minimum Mean Square Error)의 방법이 있다. ZF 해결 방법은n이 제로에 근접하는 경우에 이하의 수학식 2에 의해 나타낸다.

MMSE 해결 방법은 이하의 수학식 3과 수학식 4에 의해 나타낸다.

이 수학식 4에서, σ²은 잡음(n)의 편차이고, I는 단위 행렬(identity matrix)을 의미한다.

제로 포싱(ZF) 또는 최소 평균 제곱 오차(MMSE)의 해결 방법 중 어느 경우에서도, 시스템 응답 행렬의 허미션(hermitian)(A^H)은 유도된다. 3GPP의 제안된 시분할 이중화(TDD) 모드에 있어서, 상기 시스템 응답 행렬은 확산 코드, 스크램블링 코드, 채널 코드의 고유 곱셈기 및 결정된 채널 응답을 사용해서 유도된다. 실수 확산 코드는 복소수 스크램블링 코드와 혼합된다. 상기 채널 코드의 고유 곱셈기에 상기 혼합 결과가 곱셈(실수 또는 허수 중 어느 하나에 의해 곱셈됨)되고, 그 결과 상기 복소수 채널 응답으로 컨벌빙된다. 상기 시스템 응답 행렬이 유도된 후, A^H행렬을 생성하도록 상기 허미션이 획득된다. A^H행렬의 생성은 복소수 곱셈이 요구되는 복잡한 연산이다. 곱셈기를 생성하는 데 다수의 트랜지스터가 요구되는 것에 기인하여 하드웨어 내에서 곱셈을 구현하는 것은 바람직한 현상이다.

따라서, 전술한 시스템 응답 행렬의 허미션(hermitian)을 생성하기 위한 다른 방법을 갖도록 하는 것이 바람직할 수 있다.

도 1은 결합 검출 수신기의 간략화된 블록도이다.

도 2a는 채널 응답의 실수부를 컨벌빙하는 장치를 도시하는 도면이다.

도 2b는 채널 응답의 허수부를 컨벌빙하는 장치를 도시하는 도면이다.

도 3은 시스템 응답 행렬을 구성하는 데 사용되는 실수 및 허수 출력을 생성하기 위해서 도 2a 및 도 2b의 장치의 출력을 가산하는 장치를 도시하는 도면이다.

도 4는 도 2a 및 도 2b의 가산기 트리 입력에 대한 양호한 회로를 도시하는 도면이다.

도 5는 공간 코드 전송 다이버시티(SCTD)가 방송 채널용으로 지원되고 있는지의 여부를 판정하기 위한 흐름도이다.

도 6a 및 도 6b는 시스템 응답 행렬의 허미션에 입력하는 코드 기여분을 합성하기 위한 양호한 회로를 도시하는 도면이다.

도 7은 도 6a 및 도 6b의 회로에 대한 어드레스를 판정하는 양호한 회로를 도시하는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

20 : 다중 통신 장치

22 : 안테나

24 : 복조기

26 : 아날로그/디지털 컨버터

28 : 채널 추정 장치

30 : 결합 검출 장치

본 발명은 코드 분할 다중 접속(CDMA) 포맷으로 전송되는 복수의 데이터 신호를 수신하는 기지국(BS; Base Station)에 관한 것이다. 기지국은, 안테나, 아날로그/디지털 컨버터, 채널 추정 장치 및 결합 검출 장치를 포함한다. 상기 결합 검출 장치는 채널 코드를 생성하는 배타적 OR 게이트(exclusive OR gate)를 구비하고 있다. 배타적 OR 게이트는 실수 확산 코드, 복소수 스크램블링 코드 및 채널 코드의 고유 곱셈기의 기호를 수신하기 위한 입력단을 포함한다. 채널 코드의 고유 곱셈기는 실수값과 허수값을 가지고 있다. 회로는 채널 코드 및 채널 추정값을 수신하기 위한 입력단을 갖추고 있고, 시스템 응답 행렬의 허미션(hermitian)을 생성한다.

바람직한 실시예의 상세한 설명

비록 본 발명의 바람직한 실시예가 코드 분할 다중 접속(CDMA) 방식을 사용하는 3세대 파트너십 프로젝트(3GPP)용 시분할 이중화(TDD) 방식의 통신 시스템에 사용하기 위해 본 발명의 바람직한 응용과 관련해서 설명되고 있을지라도, 본 발명은 임의의 코드 분할 다중 접속 방식의 통신 시스템에도 적용할 수 있다. 이하에 설명하는 실시예를 이용하는 수신기는 사용자 장치 또는 기지국에서 이용할 수 있다.

본 발명의 바람직한 실시예는 특정 수신 버스트에 대해 확산 코드, 스크램블링 코드 및 채널 코드의 고유 곱셈기의 기호를, 바람직하게 근사 채널 코드를 생성하기 위해 배타적 OR 게이트에 의하여 혼합하고 있다. 상기 근사 채널 코드는 A^H행렬의 근사 B^H행렬에 대한 버스트의 기여분을 생성하도록 상기 채널 응답에 따라 컨벌빙된다. 상기 채널 코드의 고유 곱셈기의 실수 또는 허수 성분은 A^H행렬에 대한 버스트의 기여분을 생성하도록 상기 B^H행렬에 대한 근사 기여분의 실수부 및 허수부에 인가된다. 상기 수신 버스트의 전체 기여분은 A^H행렬을 생성하기 위해 인가된다.

도 2a 및 도 2b를 참조하면, 일련의 실수 및 허수 채널 응답 칩 값의 근사 채널 코드와의 컨벌루션을 실행하는 회로도(100, 200)를 각각 도시하고 있다. 상기 채널 응답값들은 실수부의 실수 채널 응답(CRR)과 허수부의 허수 채널 응답(CRI)으로 분할된다. 상기 실수 채널 응답(CRR)이 회로(100)에 의해 처리되는 반면, 허수 채널 응답(CRI)은 회로(200)에 의해 직렬로 처리된다.

도 2a에 있어서, 레지스터(R_R)는 상기 실수 채널 응답(CRR)의 실수부를 수신하는 16 개의 위치 시프트 레지스터가 바람직하다. 레지스터(R_R)의 각 위치 Ci(i = 0∼15)는 위치마다 F 비트를 가지고 있는데, 여기서 F는 선택된 데이터 비트 크기, 바람직하게는 10이다. 상기 위치의 수는 바람직한 채널 코드 크기에 대응하는데, 3세대 파트너십 프로젝트(3GPP)용 시분할 이중화(TDD) 방식 모드의 경우에는 16이고, 그렇지 않으면 2의 멱급수가 바람직하다. 실수 소자 회로(100)는 복수 개의 구성 소자(A1∼A14)를 포함하고, 각 구성 소자는 2 개의 입력과 이 2 개의 입력의 합인 단일 출력을 갖춘 가산기를 포함하고 있다. 가산기/감산기 소자(A1∼A8)는 바람직하게 도 4에 도시된 바와 같이 구성된다. 가산기 소자(A9∼A14)는 바람직하게 단일 가산기이다.

가산기/감산기 소자(A1, A2, A3, A4)는 레지스터(R_R)의 홀수 위치로부터의 입력을 수신하고, 그 수신된 입력쌍에 대해서 가산 또는 감산 기능을 수행한다. 이와 유사하게, 가산기/감산기 및 가산기 소자(A5, A6, A7, A8)는 레지스터(R_R)에 결합되어, 그 채널 응답값에 대해서 가산 또는 감산 기능을 수행하지만, 레지스터(R_R)의 짝수 위치에 대해서만 동작한다. 공동으로, 가산기 소자(A1∼A4, A9∼A11)는 가산기 소자(A1∼A4)에 의해 정의된 입력과 가산기 소자(A11)에 의해 정의된 출력을 가지고 있는 하나의 가산기 트리 회로를 형성한다. 이와 유사하게, 가산기 소자(A5∼A8, A12∼A14)는 제2 가산기 트리 회로를 형성한다. 상기 가산기 트리 회로의 상기 레지스터(R_R)와의 결합은 레지스터(R_R)를 통해 처리되는 실수 채널 응답(CRR) 값의 처리 값의 실수부 및 허수부가 계산된다.

제어 신호로서의 동작은 비트(CC0∼CC15)를 갖춘 채널 코드(CC)는 가산기/감산기 소자(A1∼A8)에 입력된다. 이진 채널 코드는 가산기 소자(A1∼A8)가 각각의 제어 비트에 따라 가산 또는 감산 기능을 실행하는지의 여부를 제어하는데, 바람직하게는 채널 코드(CC)의 비트 = 0인 경우에는 가산하고, 채널 코드(CC)의 비트 = 1인 경우에는 감산한다.

도 4는 가산기(A1′)와 2 개의 2의 보수 장치(TC1, TC2)를 포함하는 입력 가산기 소자(A1)의 바람직한 구성을 예시하고 있다. 입력(CRR1, CRR3)은 2의 보수 장치(TC1, TC2)에 의해 처리되는 레지스터(R_R)의 제2 및 제4 위치(C1, C3)에 포함된 실수 채널 응답값을 수신한다. CCR값의 가산 또는 감산은 2의 보수 장치(TC1, TC2)의 출력을 가산하는 가산기(A1′)에 의해 달성된다. 상기 2의 보수 장치(TC1, TC2)는 가산기(A1′)를 통해 그 값이나 또는 2의 보수를 통과시킴으로써 입력값에 의해 동작한다. 16 비트의 채널 코드 제어 신호(CC)의 제2 비트(CC1)는 상기 2의 보수 장치(TC1)에 의해 실행되는 연산을 판정하는 반면에, 상기 채널 코드의 제4 비트(CC3)는 상기 2의 보수 장치(TC2)에 의해 실행되는 연산을 판정한다.

도 2a를 참조하면, 가산기(A9)는 가산기(A1, A2)에 의해 실행된 합의 가산을 실행한다. 또한, 가산기(A10)는 A3의 합과 A4의 합을 가산하고, 가산기(A12)는 A5의 합과 A6의 합을 실행하며, 가산기(A13)는 A7의 합과 A8의 합을 가산한다. 가산기(A11)는 A9의 합과 A10의 합을 가산함으로써 실수 채널 응답값의 실수부인 출력AC를 생성한다. 상기 실수 채널 응답값의 허수부인 출력 jAD는 가산기 A12와 가산기 A13의 출력의 합인 가산기(A14)에 의해 생성된 합이다.

도 2b에 도시된 처리 회로(200)는 도 2a에 도시된 회로(100)와 유사하게 구성된다. 그러나, 시프트 레지스터(R_I)는 채널 응답(CRI)의 허수부를 수신한다. 구성 소자(A15∼A28)는 2 개의 조합된 가산기 트리 회로를 구비하는 상기 시프트 레지스터(R_I)를 제공하도록 가산기 소자(A1∼A14)에 대응한다. 도 2b에 도시된 회로(200)의 트리 회로의 2개의 출력은 출력 BD로서 나타낸 실수부에 대응하는 값이 시프트 레지스터(R_I)의 짝수 번호 위치로부터 입력되고, 출력 jBC로서 나타낸 허수부에 대응하는 값이 시프트 레지스터(R_I)의 홀수 번호 위치의 최종적인 합이 되도록 앞에서 언급한 바와 같은 도 2a의 회로(100)의 출력과는 반대로 구성된다. 짝수 및 홀수 레지스터 위치에 대하여 실수 및 허수 출력의 구성은 완전히 반대로 구성될 수 있고, 동일한 결과를 얻을 수 있다. 특히, 도 2a 및 도 2b에서 교체된 레지스터(R_R, R_I)를 갖추고서 출력 AC 및 출력 jBC를 짝수 레지스터 위치로부터 유도할 수 있고, 또한, 출력 BD 및 출력 jAD를 홀수 레지스터 위치로부터 유도할 수도 있다.

비록 도 2a 및 도 2b의 레지스터가 16 개의 위치 시프트 레지스터로 나타내고 있을지라도, 본 발명에 따른 채널 응답값의 컨벌루션은 일반적으로 2^N개의 레지스터 위치를 갖춘 레지스터를 사용해서 실현할 수 있고, 그에 따라 가산기의 거의 모든 조합은 짝수 및 홀수 레지스터 위치에 대하여 가산을 수행하도록 구성된다.

회로(100) 및 회로(200)의 4 개의 출력값(AC, BD, jAD, jBC)은 이하의 수학식 5에 나타낸 바와 같은 곱셈 연산의 실수부 및 허수부를 나타내고 있다.

이 수학식 5에서, A는 채널 응답의 실수부이고, B는 채널 응답의 허수부이며, C는 채널 코드(CC)의 비트(C1, C3, C5, C7, C9, C11, C13, C15)에 대응하고, D는 상기 채널 코드(CC)의 비트(C0, C2, C4, C6, C8, C10, C12, C14)에 대응한다. 각 채널 코드 비트는 순수하게 실수이거나 또는 순수하게 허수 중 어느 하나의 값을 나타낸다. 따라서, 트리 회로는 레지스터(R_R, R_I)의 모든 짝수 번호 위치이거나 또는 모든 홀수 번호 위치 중 어느 하나로 고정 배선될 수 있다. 본 발명에 따라 사용된 트리 회로는 채널 코드 비트가 고정 배선 공간을 보다 크게 소비할 수 있는 곱셈기에 대한 필요성을 제거하는 실수 또는 허수임을 판정한다.

도 3에 도시된 바와 같이, 추가의 회로는 근사치의 B^H행렬의 실수 및 허수 출력값에 대응하는 계수값을 생성하도록 회로(100, 200)의 트리 출력을 결합하고, A^H행렬을 생성하도록 채널 코드의 고유 곱셈기를 적용하기 위해 제공된다. 감산기(S1)는 처리된 실수 채널 응답 신호의 실수부와 허수 채널 응답 신호의 실수부를 감산하도록 회로(100)의 출력 AC 및 회로(200)의 출력 BD와 결합된다. 가산기(A29)는 회로(200)의 출력 jBC와 회로(100)의 출력 jAD를 결합하여 처리된 허수 채널 응답 신호의 허수부와 실수 채널 응답 신호의 허수부를 가산한다. 다음에, 가산기(A29)에 의하여 생성된 합은 B 행렬의 복소 공액을 생성하는 허수 출력에 대해 2의 보수 장치(TC3)를 통해 통과된다.

B^H행렬에 대한 버스트의 실수 및 허수 기여분이 판정된 이후, 채널 코드의 고유 곱셈기의 허수/실수 형상은 A^H행렬에 대한 버스트의 기여분을 생성하도록 적용된다. 도 3을 참조하면, 채널 코드의 고유 곱셈기는 2 비트 레지스터에 바람직하게 저장된다. 레지스터 내의 비트 1은 채널 코드의 고유 곱셈기가 양(제로값) 또는 음(1의 값)인지의 여부를 나타낸다. 레지스터 내의 비트 0은 채널 코드의 고유 곱셈기가 허수(1의 값) 또는 실수(제로값)인지의 여부를 나타낸다.

도 3을 참조하면, 실수 기여분은 디멀티플렉서(D1)로 입력된다. 채널 코드의 고유 곱셈기를 적용한 후, B^H행렬에 대한 실수 기여분은 A^H행렬에 대한 실수 기여분(Real_Real) 또는 A^H행렬에 대한 허수 기여분(Imag_Real)에 대응할 수 있다. 디멀티플렉서(D1)는 채널 코드의 고유 곱셈기의 비트 0에 응답해서 B^H행렬에 대한 실수 기여분을 분리시킨다. 비트 0이 제로이면, 그 출력은 Real_Real이 되고, 채널 코드의 고유 곱셈기가 1이면, 그 출력은 2의 보수가 2의 보수 장치(TC4)에 의해 획득된 후에 Imag_Real이 된다.

이와 유사하게, B^H행렬에 대한 허수 기여분은 A^H행렬에 대한 허수 기여분(Imag_Imag) 또는 A^H행렬에 대한 실수 기여분(Real_Imag)에 대응할 수 있다. 디멀티플렉서(D2)는 채널 코드의 고유 곱셈기의 비트 0에 응답해서 B^H행렬에 대한 허수 기여분을 분리시킨다. 비트 0이 제로이면, 그 출력은 Imag_Imag가 되고, 채널 코드의 고유 곱셈기가 1이면, 그 출력은 Real_Imag가 된다.

분리 이후에, 한쌍의 멀티플렉서(M1, M2)는 A^H행렬에 대한 버스트의 실수 및 허수 기여분을 생성하기 위해 사용된다. 실수 멀티플렉서(M1)는 Real_Real 또는 Real_Imag 중 어느 하나를 실수 기여분(AH_OUT_REAL)으로서 선택한다. 만일 비트 0이 제로이면 Real_Real이 선택되고, 비트 0이 1이면 Real_Imag가 선택된다. 이와 유사하게, 허수 멀티플렉서(M2)는 Imag_Imag 또는 Imag_Real 중 어느 하나를 허수 기여분(AH_OUT_IMAG)으로서 선택한다. 만일 비트 0이 제로이면 Imag_Imag가 선택되고, 비트 0이 1이면 Imag_Real이 선택된다. 따라서, A^H행렬에 대한 버스트의 실수 및 허수 기여분이 결정된다. 전체 버스트가 결정된 후, 전체 A^H행렬이 결정된다. 바람직한 실시예에 의해 설명된 바와 같이, A^H행렬을 구성하기 위해서 곱셈기가 반드시 요구되지는 않는다.

3세대 파트너십 프로젝트(3GPP)에 있어서는, 각 안테나[이하에서는, 공간 코드 전송 다이버시티(SCTD)라 칭함]에 대해서 서로 상이한 확산 코드를 사용하는 2개의 안테나를 통해서 방송 채널을 전송하는 것이 제안되고 있다. 동일한 방송 데이터가 2개의 채널을 통해 전송되기 때문에, 각 채널의 기여분은 데이터 추정 전에 합성될 수 있다. 또한, 공간 코드 전송 다이버시티(SCTD)를 사용해서 다중 방송 채널 뿐만 아니라 기타 다른 채널을 전송하는 것도 제안되고 있다.

도 5는 공간 코드 전송 다이버시티(SCTD)를 지원하기 위해서 2 개의 채널 코드의 조합이 현재 제안된 바와 같이 단일 BCH를 위해 필요한지의 여부를 결정하기 위한 흐름도이다. 1차 공통 제어 물리 채널(P-CCPCH)은 SCTD 모드가 지원되는지의 여부를 판정하기 위해 모니터링된다(단계 1). 만일 SCTD 모드가 지원되지 않는 경우(I_pccpch = 0인 경우)라면, SCTD 모드는 지원되지 않는다. 만일 SCTD 모드가 지원되는 경우라면, 미드앰블 검출 장치는 미드앰블 m2가 존재하는지의 여부를 결정한다(단계 2). 미드앰블 m2가 존재하면, SCTD 모드가 지원된다. 그렇지 않은 경우라면, SCTD 모드는 지원되지 않는다.

도 6a, 도 6b 및 도 7은 SCTD 모드를 선택적으로 지원하기 위한 바람직한 실시예를 도시하는 도면이다. 선택된 SCTD 모드는 이 선택된 SCTD 모드를 사용해서 전송되는 단일 BCH, 다중 BCH 및 다른 채널에 의해 바람직하게 사용된다. 도 6a는 채널의 실수 기여분을 처리한다. 만일 SCTD 모드가 지원되면, 제1 코드의 실수 기여분은 AH_SCTD_OUT_REAL이라 칭하고, 제2 코드의 실수 기여분은 AH_OUT_REAL이라 칭한다. 만일 SCTD 모드가 지원되지 않는 경우라면, AH_SCTD_OUT_REAL은 존재하지 않는다.

AH_SCTD_OUT_REAL은 멀티플렉서(M3)에 입력된다. 다른 입력은 제로(0x0)가 된다. 만일 SCTD 모드가 지원되면(SCTD_ON 및 SECOND_CHANNEL이 1인 경우),AH_SCTD_OUT_REAL은 가산기(A100)로 진행된다. 만일 SCTD 모드가 지원되지 않은 경우라면, 가산기(A100)에는 제로가 전송된다. AH_OUT_REAL은 또한 가산기(A100)에도 입력되어, SCTD가 지원되는 경우에 2개의 채널의 실수 합성 기여분을 생성하거나 또는 단지 그 채널(AH_OUT_REAL)을 단순히 통과시키기만 한다(주의: 그 채널이 SCTD 채널이 아닌 경우는 제1 채널도 제2 채널도 존재하지 않음). 포화 논리 회로(saturation logic)(SL1)는 합성 기여분이 메모리의 비트폭을 오버플로우 (overflow)하지 않도록 하는 데 사용된다. 도 6a에 도시한 바와 같이, 바람직하게는 2개의 레지스터(R1, R2)는 제2 채널(AH_OUT_REAL)의 상기 합성 기여분을 일시적으로 버퍼링하는 데 사용된다.

도 6b는 채널의 허수 기여분을 처리한다. 만일 SCTD가 지원되는 경우, 제1 코드의 허수 기여분은 AH_SCTD_OUT_IMAG라 칭하고, 제2 코드의 허수 기여분은 AH_OUT_IMAG라고 칭한다. 만일 SCTD가 지원되지 않는 경우, AH_SCTD_OUT_IMAG는 존재하지 않는다. AH_SCTD_OUT_IMAG는 멀티플렉서(M4)로의 하나의 입력이 된다. 나머지 하나의 입력은 제로(0x0)에 연결되어 있다. SCTD가 지원되는 경우(SCTD_ON 및 SECOND_CHANNEL이 1인 경우), AH_SCTD_OUT_IMAG는 가산기(A101)로 전달된다. SCTD가 지원되지 않는 경우, 제로가 가산기(A101)로 보내진다. AH_OUT_IMAG는 또한 가산기(A101)에도 입력되어, SCTD가 지원되는 경우에 2개의 채널의 허수 합성 기여분을 생성하거나 또는 단지 그 채널(AH_OUT_IMAG)을 통과시키기만 한다. 포화 논리 회로는 합성 기여분이 메모리의 비트폭을 오버플로우하지 않도록 하는 데 사용된다. 도 6b에 도시한 바와 같이, 바람직하게는 2개의 레지스터(R3, R4)는 제1 채널의 기여분(AH_OUT_IMAG)을 일시적으로 버퍼링하는 데 사용된다.

2개의 채널을 합성하는 것에 대한 이러한 방법은 메모리 요구 조건 및 최종의 결과를 계산하는 데 요구되는 시간량을 감소시킨다. 제2 채널의 기여분이 처리될 때, 그것은 저장되어 있는 제1 채널과 합성되고, 합성된 채널은 저장된다. 따라서, 제2 채널은 결코 저장되지 않는다. 바람직하게는, 합성된 채널은 제1 채널의 어드레스에 다시 기록된다. 제1 채널이 판독-수정-기록(read-modify-write) 메모리에 저장되어 있지 않은 경우, 바람직하게는 도 6a 및 도 6b에 도시된 바와 같은 2개의 레지스터(R1, R2, R3, R4)가 사용된다. 제1 채널 메모리가 판독-수정-기록 메모리인 경우, 바람직하게는 단지 하나의 레지스터(R1, R3)만이 사용된다.

도 7은 제2 코드의 어드레스에 SCTD가 지원되었는지 여부를 판정할 때 도 6a 및 도 6b와 결합하여 이용하는 바람직한 회로를 도시한다. A^H행렬을 구성함으로써, 생성되는 각각의 값은 그 다음의 메모리 어드레스에 기억되는 것이 바람직하다. 첫번째 2개의 채널이 SCTD에 합성되면, 그 합성된 채널 기여분에 의해 바람직하게는 필요한 메모리를 저감하기 위해 제1 채널을 오버라이트한다. SCTD가 지원되지 않는 경우, 제2 채널의 제1 위치에 대한 순차 어드레스는 어드레스(516)가 될 수 있다. SCTD가 지원되면, 그 값은 제1 채널과 합성되어 제1 채널 메모리의 제1 어드레스, 즉 어드레스 0에 다시 기록된다.

SCTD가 지원되지 않는 경우에, 그 결정된 채널값을 기록하는 어드레스는 AH_ADDR_WRITE이다. 제어 신호 "SCTD_ON 및 SECOND_CHANNEL"은 SCTD가 지원되었는지 여부를 나타낸다. 만일 SCTD가 지원된 경우 SCTD_ON 및 SECOND_CHANNEL은 제로의 값을 가지며, SCTD가 지원되지 않은 경우에는 SCTD_ON 및 SECOND_CHANNEL은 1 값을 갖는다. 그 어드레스는 디멀티플렉서(D3)에 입력된다. SCTD가 지원되지 않으면(SCTD_ON 및 SECOND_CHANNEL은 1의 값을 갖는다), 그 어드레스는 멀티플렉서(M5)를 통과한다. 그 멀티플렉서(M5)는 SCTD가 지원되지 않는 경우에 그 어드레스를 통과시킨다.

SCTD가 지원되는 경우, 어드레스(AH_ADDR_WRITE)는 감산기(S2)에 입력된다. 감산기는 어드레스로부터 제1 채널의 메모리 값(SCTD_FOLD_DEC)을 감산한다. SCTD가 지원되지 않는 경우, 소비 전력을 저감하기 위해서 제2 멀티플렉서(M6)가 사용된다. 멀티플렉서(M6)는 SCTD가 지원되는 경우(SCTD_ON이 1인 경우), 감산기(S2)로 입력하기 위하여 SCTD_FOLD_DEC를 선택한다. SCTD가 지원되지 않으면(SCTD_ON이 0인 경우), 제로(0x0)가 감산기(S2)에 입력된다. 멀티플렉서(M6)의 출력은 멀티플렉서(M5)에 입력된다. 이 멀티플렉서(M5)는 SCTD가 지원되는 경우 상기 감산된 입력을 선택한다.

이상 설명한 바와 같이, 본 발명에 따르면 무선 디지털 통신 시스템의 시스템 응답 행렬의 생성과 관련해서 CDMA 시스템 전송 행렬 계수를 효율적으로 실현할 수 있다.

Claims (1)

1. 코드 분할 다중 접속(CDMA) 포맷으로 전송되는 복수의 데이터 신호를 수신하는 기지국(BS; Base Station)으로서,

   아날로그/디지털 컨버터에 접속되어, 상기 전송된 복수의 데이터 신호를 포함하는 수신 벡터를 생성하는 안테나와;

   상기 수신 벡터를 수신하기 위한 입력단을 갖추고 있고, 각각의 상기 데이터 신호에 대한 채널 응답을 추정하는 채널 추정 장치와;

   상기 수신 벡터 및 상기 추정된 채널 응답을 수신하기 위한 입력단을 갖추고 있고, 상기 수신 벡터 및 시스템 응답 행렬의 허미션(hermitian)을 사용해서 데이터를 추정하는 결합 검출 장치

   를 포함하고,

   상기 결합 검출 장치는,

   채널 코드를 생성하는 배타적 OR 게이트(exclusive OR gate)로서, 실수 확산 코드, 복소수 스크램블링 코드 및 채널 코드의 고유 곱셈기--여기서, 상기 채널 코드의 고유 곱셈기는 실수값과 허수값을 가짐--의 기호를 수신하기 위해 구성된 입력단을 갖추고 있는 배타적 OR 게이트와;

   복수의 레지스터, 가산기, 가산기/감산기 및 상기 생성된 채널 코드와 상기 채널 응답을 수신하기 위한 입력단을 갖춘 근사 허미션 시스템 응답 행렬의 실수 성분과 허수 성분을 결정하는 2의 보수 구성 소자와;

   상기 채널 코드의 고유 곱셈기가 실수인 경우에, 상기 실수 성분을 허미션 시스템 응답 행렬의 실수 성분으로서 선택하는 디멀티플렉서 및 멀티플렉서와;

   상기 채널 코드의 고유 곱셈기가 허수인 경우에, 상기 허수 성분을 상기 허미션 시스템 응답 행렬의 실수 성분으로서 선택하는 디멀티플렉서 및 멀티플렉서와;

   상기 실수 성분의 2의 보수를 획득하는 2의 보수 구성 소자와;

   상기 채널 코드의 고유 곱셈기가 허수인 경우에, 상기 2의 보수 구성 소자의 출력을 허미션 시스템 응답 행렬의 허수 성분으로서 선택하는 디멀티플렉서 및 멀티플렉서와;

   상기 채널 코드의 고유 곱셈기가 실수인 경우에, 상기 허수 성분을 상기 허미션 시스템 응답 행렬의 허수 성분으로서 선택하는 디멀티플렉서 및 멀티플렉서

   를 포함하는 것을 특징으로 하는 기지국.