DE3231245C2 - Rekursives Digitalfilter - Google Patents

Abstract

Bei dem beschriebenen Digitalfilter werden eingegebene diskrete Abtastwerte (x ↓n) über einen ersten Satz von Vorwärtskopplungspfaden, in denen die Werte aufeinanderfolgend verzögert und mit ausgewählten Bewertungsfaktor-Werten multipliziert werden, einem Addierglied und weiterhin über einen zweiten Satz von Vorwärtskopplungspfaden, in denen die eingegebenen Werte aufeinanderfolgend verzögert und um ausgewählte Werte verschoben werden, einer Addier-/ Subtrahiereinrichtung zugeführt. Diskrete Ausgangswerte (y ↓n) werden von der Addier-/Subtrahiereinrichtung an das Addierglied über einen ersten Satz von Rückkopplungspfaden, in denen die Werte aufeinanderfolgend verzögert und mit aus gewählten Bewertungsfaktor-Werten bewertet werden, und weiterhin an die Addier-/Subtrahiereinrichtung über einen zweiten Satz von Rückkopplungspfaden abgegeben, in denen die Werte aufeinanderfolgend verzögert und um ausgewählte Werte verschoben werden.

Description

Die Erfindung bezieht sich auf ein rekursives Digitalfilter gemäß dem Oberbegriff des Anspruchs I.

Digitale Aufzeichnungs- und Wiedergabesysteme zum Verarbeiten eines aus gleich beabstandeten Impuisabtastung^n bestehenden digitalen Signals wie z.B. pulscodemodulierter Signale (PCM) arbeiten zum Verändern der Signalpegel- und Frequenzkennlinie des Systems üblicherweise mit Dämpfungs- und Entzerrerschaltungcn, die Digitalfilter aufweisen. Digitalfilter werden grob in Digitalfilter mit unendlicher Impulsantwort, d.h. rekursive Digitalfilter und in Digitalfilter mit begrenzter Impulsantwort, d.h. nichtrekursive Digitalfilter unterteilt. Nichtrekursive Digitalfilter besitzen aufgrund des Fehlens von Rückkopplungsschleilen zwar keine Stabilitätsprobleme und zeigen eine lineare Phasencharakterbtik, erfordern jedoch aufgrund des großen Werts der FiUerordnung eine komplexe Schaltung. Demgegenüber können rekursive Digitalfilter mit im Vergleich zu nichtrekursiven Filtern zehnfach verringerter Filterordnung aufgebaut werden, wobei allerdings die Phascnlinearilät nicht gewährleistet ist.

Rekursive Digitalfilter werden aufgrund ihrer internen Verschaltung und ihres internen Aufbaus in Digital filier in direkter bzw. in kanonischer Ausfuhrungsform eingeteilt, wie sie in den Fig. la und Ib gezeigt sind, wobei eine Folge eingangsseitiger diskreter Abtastwerte x„ zum Zeitpunkt riT in eine Folge ausgangssciligcr diskreter Abtastwerte >■„ zum Zeitpunkt nT überführt wird.

Das in Fig. la gezeigte rekursive Digitalfilter in direkter AusführungsforTi weist eine Vorwärtskopplungs-Schallung mil in Kaskade geschalteten Verzögerungsschaltungen, die jeweils eine Verzögerung um eine mit Z ' bezeichnete Verzögerungseinheit bewirken, und einer einen Bewertungsfaktor a₂ besitzenden Muitipii-/icrsehaltung zum Multiplizieren der verzögerten eingegebenen Abtastwerte x„ mit dem Bewertungcifaktor «> auf. Mit Koeffizienten, d.h. Bewertungsfaktoren a_u und α, bewertende Multiplizierschaltungen sind zwischen die Eingänge der Verzögerungsschaltungen der Vorwärtskopplungs-Schaltung und ein Addierglied geschaltet. Weiterhin ist eine Rückkopplungsschaltung vorhanden, die in Kaskade geschaltete Rückführungs-Vcr/ögcrungsschaluingen, die ihrerseits den vom Addierglied abgegebenen Ausgangssignalen eine bestimmte Vcr/ögcrungscinhcil umprägen, sowie mit Koeffizienten -6, bzw. -b₂ bewertende Multiplizierschaltungen aufweist, die zwischen die Ausgänge der Rückkopplungs-Verzögerungsschaltungen und das Addierglied ueschallet sind.

Demgegenüber besitzt das in Fig. Ib gezeigte kanonische rekursive Digitalfilter ein Paar erster und /weiter Addierglieder sowie ein Paar von in Reihe zwischen Eingangs- und Ausgangsanschlüssc geschalteten Multipliziergliedern. Zwei Rückkopplungsschaltungen mit einem Paar von über eine gemeinsame Leitung mit dem Ausgang des ersten Addiergliedes verbundenen, um jeweils eine Zeiteinheit verzögernden Verzögerungssehitltungen und Multipliziergliedern dienen zum Zuführen von Rückkopplungssignalen zu den Eingängen des ersten Addiergliedes. Zwischen den Ausgang des ersten Addiergliedes und Eingänge des zweiten Addicrgliedes sind zwei Vorwärtskopplungsschaltungen geschaltet, die die gemeinsamen Verzögerungsschaliungcn und zwei Multiplizierglieder aufweisen.
Diesen Digitalfiltertypen haften einerseits grundsätzliche Beschränkungen bezüglich der Bewcrtungsfakior-Wortlänge an, während es andererseits erforderlich ist, daß die Pole und Nullstellen der Übertragungsfunktion wie bei nichtrekursiven Digitalfiltern für eine endliche Längenquantisierung verschoben werden müssen. Diese Bewertungsfaktor-Quantisierung begründet daher eine Abweichung der tatsächlichen Übertragungsfunktion von den eigentlich gewünschten Werten, woraus sich zwangsläufig Abweichungen von den gewünschten Verstärkungs- und Frequenzkennlinien ergeben. Gemäß den Ausführungen in »Digital Processing οΓ Signals«. McGraw-Hill, B.Gold und CM. Rader, 1969, ist die Kennlinie eines digitalen Entzerrers hochempfindlich, d.h. stark beeinflußbar, wenn die zulässigen Wurzelorte in der in'Fig. 3 durch den schraffierten Bereich I angedeuteten Weise eine niedrige Dichteverteilung in der r-Ebene aufweisen, falls die Mittel-1 re*rii i»»rw r\e*e F^i 11 #» r»; <ί*> η η ti ttr\r\ t*r C\ ΐ» ti» Γα L· tr\r /") Krv/'h te t

Wenn ein digitaler Entzerrer unter Verwendung des in Fig. la gezeigten rekursiven Digitalfilter in der in der jP-OS 56-1 20 211 beschriebenen und gezeigten Weise aufgebaut ist (mit einer Mittenfrequen/./,', - 20 11/, Q= 3, einem Signalpegel L bei /,',von 12 dB und einer Abtastfrequenz von 44.0569 kHz), so werden für unterschiedliche Wortlängen die in Fig. 2 dargestellten Frequenzkennlinien erzielt. Wie aus Fig. 2 ersichtlich ist, entsprechen die bei Wortlängen von mehr als 25 erzielten Kurven bzw. Kennlinien den gewünschten Werten, während die bei kleineren Bewertungsfaktor-Wortlängen auftretenden Kennlinien mit abnehmender :s Wortlänge zunehmend von dem idealen Verlauf abweichen.

Obwohl aus wirtschaftlichen Gründen kleine Bewertungsfaktor-Wortlängen eigentlich vorzuziehen sind,

ergeben sich hierbei jedoch die vorstehend beschriebenen unerwünschten Erscheinungen. Da jedoch bei größeren Wortlängen andererseits viele Multiplizierglieder erforderlich sind, sind bereits unterschiedliche Ansätze zur Verringerung der Koeffizienten-Empfindlichkeit, d.h. der Bewertungsfaktor-Wortlängen-Abhängigkeit der Digitalfilter vorgeschlagen worden.

Ein in »A Proposal to Find Suitable Canonical Structures for the Implementation of Digital Filters with Small Coefficients Wordlength«. NTZ, 25. 8, 1972, Seiten 377 bis 382, E. Avenhouse, beschriebener typischer Ansatz basiert auf der Tatsache, daß die Wurzelstellen in der gesamten r-Ebene eine gleichförmige Dichteverteilung aufweisen. Bei der bekannten Methode treten jedoch die Nachteile auf. daß ein hoher Grad an Rcalisierungsfreiheit vorhanden ist sowie eine größere Anzahl von Multiplikationen als bei Digitalfiltern in direkter Ausführungsform erforderlich sind.

Ein von R. G. Agarwal und CS. Burrus in »New Recursive Digital Filter Structures Having Very Low Density Sensitivity and Roundoff Noise«, IEEE Transactions, CAS-22, Dezember 1975, vorgeschlagener /weiter Ansatz zur Erzielung geringer Bewertungsfaktor-Wortlängen-Abhängigkeit ist auf Digitalfilter mit geringer Bewertungsfaktor-Abhängigkeit bzw. mit Bewertungsfaktor-Abhängigkeit zweiter Ordnung gerichtet und bietet zwei Alternate en für Filter mit geringer Bandbreite, bei denen das Empfindlichkeits- bzw. Abhängigkeitsproblem besonders schwerwiegend ist.

Bei der einen der beiden Alternativen werden die Pole der Übertragungsfunktion H (z ') gemäß Gleichung (1) durch die in Gleichung (2) aufgeführten Koeffizienten bzw. Bewertungsfaktoren in der nachstehenden Weise dargestellt:

1 ^ α ζ + h-z '

α = 2o + 0 ^: λ

b, ^20 y (2)

ö - ! - r J

wobei r den radialen Abstand der Pole der r-Ebene vom Ursprung und Θ den Winkel zwischen den Nullstellen und derjenigen Achse bezeichnen, auf der der Realteil aufgetragen ist.

Da dieses Verfahren lediglich eine Annäherung darstellt, ist es relativ ungenau und besitzt darübcrhinaus nachteilhafterweise einen hohen Grad von Realisierungsfreiheit.

Bei der zweiten Alternative wird in Gleichung (1) ein Ersatz von z~^l durch (1 - ζ ') durchgeführt, wodurch im unteren Spektralfrequenzbereich eine geringe Bewertungsfaktor-Abhängigkeit erzielt wird, während im hohen Frequenzbereich eine hohe Bewertungsfaktor-Abhängigkeit auftritt. Da sich eine geringe Bewertungsfaktor-Abhängigkeit nicht generell erzielen läßt, ist dieses alternative Verfahren dann ungenügend, wenn eine geringe Bewertungsfaktor-Abhängigkeit über den gesamten Spektralfrequenzbereich gefordert ist.

Ein dritter Ansatz zur Erzielung einer geringen Bewertungsfaktor-Abhängigkeit ist von A. Nishihara in dem f>5 in einer von »Institute of Electronics and Communication Engineers of Japan« im September 1978 herausgegebenen technischen Zeitschrift veröffentlichten Aufsatz »Low-Sensitivity Digital Filters with a Minimal Number of Multipliers« sowie von A. Nishihara und Y. Moriyama in dem in einer von »lECE« (s.o.) im August 1968 herausgegebenen Zeitschrift veröffentlichten Aufsatz »Minimization of Sensitivities in Digital Filters

by Coefficient Conversion« vorgeschlagen worden. Ähnlich wie bei dem Avcnhousc-Vcrfahrcn betrifft dieser Ansät/ Sfhiiiiilbandlllterstrukturen, bei denen die Dichte der zulässigen Wurzelortc der Bandbreite in Bereichen nahe ven : = 1 nicht unter den Dichtepegel bei anderen Frequenzen absinkt. Auch hier tritt jedoch das Problem eines hohen Grades an Realisierungsfreiheit auf, was für universelle Anwendungen nachteilhaft ist. Darüberhinaus wird die Bewertungsfaktor-Abhängigkeit in Abhängigkeit von der Amplitudenempfindlichkeil bewertet. Da die letztere sich jedoch als Funktion der Frequenz verändert, ist es schwierig, zu bestimmen, bei welcher Frequenz die Abhängigkeitsbewertung erfolgen soll.

Der Erfindung liegt die Aufgabe zugrunde, ein rekursives Digitalfilter gemäß dem Oberbegriff des Anspruchs I /u schallen, das sich zur Verringerung der Multiplizierschritle durch geringe Bewertungsfaktor-Abhängigkeit auszeichnet. ι ο

Diese Aufgabe wird mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmalen gelöst. Vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.

HrfindungsgemälJ wird somit ein rekursives Digitalfilter geschaffen, mit dem sich bei kleiner Bewertungslaktor-Wortlänge beliebige Frequenzentzerrungseigenschaften realisieren lassen.

Weilerhin ist das rekursive Digitalfilter frei von Beschneidungen der letzten Stellen sowie von Rundungen is der digitalen Abtastwerte.

Die Erfindung wird nachstehend anhand von Ausführungsbeispiclen unter Bezugnahme auf die Zeichnung niiher erläutert. Hs zeigt:

Fig. la und Ib Blockschaltbilder herkömmlicher rekursiver DigitaUllter in direkter bzw. kanonischer Ausführungsform, 2u

Fig. 2 bei unterschiedlichen Bewertungsfaktor-Wortlängen auftretende Frequenzkennlinien eines üblichen rekursiven Digitalfiltcrs,

Fig. 3 die Figcnschaften eines üblichen rekursiven Filters anhand der als Ergebnis der Bewertungsfaktor-Ouantisierung auftretenden Wurzelorte in der z-Ebene,

F"ig. 4 ein Blockschaltbild eines ersten bevorzugten Ausführungsbeispiels des beschriebenen Digitalfilters, F"ig. 5 und 6 Frequenzkennlinien für unterschiedliche Bitverschiebungen,

I- ig. 7 eine grafische Darstellung der Bitverschiebungen als Funktion der Frequenz,

Fig. 8 bei dem in Fig. 4 dargestellten Ausführungsbeispiel auftretende Frequenzkennlinienverläufe im Vergleich mit idealen Kurvenverläufen,

l'^:g. 9 ein zweites Ausführungsbeispiel des Digitalfilters und 3< >

I-ig. IO ein weiteres Ausführungsbeispiel des Digitalfilters.

Vor der Beschreibung der Funktionsweise des erfindungsgemäßen rekursiven Digitalfiltcrs soll das den Digitalfilter!! zugrunde liegende Prinzip unter Bezugnahme auf die in der Beschreibungseinleitung genannten JP-OS beschriebene Übertragungsfunktion erläutert werden. Diese Übertragungsfunktion lautet folgendermaßen:

■;„„

/ur Vereinfachung wird der Koeffizient, d.h. der Bewertungsfaktor o„ von Gleichung (3) abgetrennt, indem die Annahme getroffen wird, daß die diskreten Eingangswerte bzw. -abtastwerte von ihrer Zuführung /um Digitalfilter mit a_u multipliziert werden, so daß Gleichung (3) folgendermaßen umgeschrieben werden kann:

//(.- ¹I = o„ H (z ■'). (4)

+ ft,ζ"¹+ Α,-"-

Zum Vermeiden von aufgrund der Wortlängenverringerung möglicherweise auftretenden Kürzungen bzw. Stellenbeschneidungen und Rundungen der digitalen Abtastwerte muß sichergestellt sein, daß die Wortlänge einen gewissen Grenzwert besitzt. Da der digitale Entzerrer normalerweise durch eine in Kaskade geschaltete Kombination von die Übertragungsfunktion gemäß Gleichung (3) besitzenden Filterstufen gebildet ist und weiterhin die der ersten Stufe nachfolgenden Stufen derart ausgelegt sind, daß ihre Wortlänge doppelt so groß wie die der ersten Stufe ist, können keine Stellenbeschneidungen und Rundungen auftreten.

Die Koeffizienten bzw. Bewertungsfaktoren α, und a^ des in der vorstehend genannten JP-OS beschriebenen Entzerrers lauten folgendermaßen:

60

fli = 2 A cos ψ., (6)

, .

/1^e "'c T cos Θ, ψ. = ω, Τ sin Θ.

Wenn

a, = ω, Γ cos 0 1 _χ

α, = ω, Γ sin Θ j

bezeichnen, wobei ω, = die Winkelfrequcnz und T = das Ablastintcrvall darstellen, können A und cos //
folgendermaßen in eine Reihe entwickelt werden:

Bei Vernachlässigung der Ausdrücke mit geringerer Ordnung als zwei ergibt sich aus den Gleichungen (9) und (10) folgendes:

/ er rf' \ / rr\

*^MS ·■-■ r'■⁺ if - 3!"A¹ ~ tv/

Bei Vernachlässigung der Ausdrücke mit geringerer Ordnung als zwei in den Gleichungen (¹J) bis (11) sowie unter der Annahme, daß M₁ T klein ist, lassen sich die Gleichungen (6) und (7) folgendermaßen beschreiben:

O₁ - -2 + 2a -ice - er]) \ ₍₁₂₎

fl; = I - 2 ff, + 2 07 j '

Bei Einsetzen der folgenden Beziehung läßt sich Gleichung (12) zu Gleichung (14) umschreiben:

^ffl="^l+2 j. (13)

et] = 2a -(er - a\) \ ....

& = la_k - 2a~ J

Im folgenden sollen unter Heranziehung der Ergebnisse gemäß Gleichung (14) die folgenden beiden lalle betrachtet werden.

Fall I
(wobei a_t und a, genügend klein sind)

■15 Bei Multiplizieren von Gleichung (14) mit 2' ' ergeben sich die folgenden Beziehungen:

ά,, = T {α, -(₍r -er, 1/2) \ _(|5)

ä₂, = 2'ia_t-er) J"

|ffi,|, |os,|< Einheit ^j

k, LM = O I (16)

/-1 = tatsächliche Bitverschiebungen J

Fall II
(wobei α, und a_s nahe bei bzw. im Bereich einer Einheit liegen)

Bei Multiplizieren von Gleichung (14) mit 2''"' ergeben sich die folgenden Beziehungen:

ä_u=2'· {a, -ia; - a²j/2\ λ

fli, = 2-'(ff_r-aiJ _ \. (17)

/- 1 = tatsächliche Biiverschiebungen J

Unter Heranziehung der in Gleichung (16) angegebenen Beziehung lassen sich bei Veränderung der Gleichungen (15) oder (17) a_u und ä₂, als ausreichend nahe bei einer Einheit liegende Größen darstellen. Als

lirgebnis hiervon nehmen die in den Gleichungen (6) und (7) aufgeführten Bewertungsfaktoren a\ und a₂ stets aufgrünt' der Veränderung der Gleichungen (15) oder (17) großen Wert an, so daß die zulässigen Wurzelorte in der z-libene unabhängig von den Betriebsparametern des Digitalfilters, d.h. der Mittenfrequenzf_n, der Güte Q und des Signalpcgels L₁ hohe DichtPverteilung besitzen.

Zur Realisierung eines Digitalfilters unter Verwendung der Gleichungen (15) und (17) wird zunächst ein praktischer Wert der Menge bzw. Größe / von 2'~^] oder 2 '"' nach dem nachstehend aufgerührten Algorithmus aus Gleichung (13) unter Festlegung der Betriebsparameter f₀, Q und L entsprechend der vorstehend genannten JP-OS abgeleitet. In Gleichung (15) können die Ausdrücke a; und a; vernachlässigt werden, da a, und σ, in ihrer Größe geringer werden. Dies gilt auch für Gleichung (17), da für die Berechnung das Ergebnis der Multiplikation mit der Größe 2"' herangezogen wird.

Gleichung (14) Hißt sich daher folgendermaßen annähern:

"¹^"' 1. (18)

Unter I lcran/ichung der Gleichungen (6) und (7) bei vorgegebenem Bezugswert ω_χ der Winkelfrequenz und /weck mäßiger Darstellung der Größe/durch K lassen sich aus den Gleichungen (8) und (13) die folgenden Beziehungen ableiten:

U₂, - 2'" ■- ^IJ "(1 - «,)

/·(/:,.,„ Q,/J-- _+λ- ₊
ω\ 7 cos 6)\

20

(19)

Wie ersichtlich, lassen sich die Übertragungsfunktionen für spezifische Betriebsparameter sehr leicht erhalten, wenn eine Bezugs-Übertragungsfunktion für F_s, Q und L einmal berechnet ist.

Im folgenden soll der Fall betrachtet werden, daß die durch Gleichung (5) gegebene Übertragungsfunktion hohe Bewertungsfaktor-Abhängigkeit bzw. -Empfindlichkeit bei typischen Werten F₁₁ = 20 Hz, 0 = 3 und /. ' 12 dB und einer Wortlänge von 29 Bits für jeden der Bewertungsfaktoren a·., a₂, 6, und b₂ aufweist. Die dezimalen Äquivalente bzw. Werte dieser Bewertungsfaktoren für/, = 44.056 kHz lauten folgendermaßen:

ο, = -1.999043770134449
a_: = 0.997634269297123
b, = -1.999041527509689 ' ' <- > 3=

/>, - 0.999049670994282
In ZweiL-rkomplementform lauten die dezimalen Werte a\ und O; folgendermaßen:

40

α, = 10.00 0000 0000 1111 1010 1010 10111
ch = 00.11 Uli 1101 1001 0011 1101 01101

Hierbei stellen die Binärzahlen an der elften und den folgenden Stellen im wesentlichen den Bewertungsfaktor «ι und denjenigen an der neunten und folgenden Stelle im wesentlichen den Bewertungsfaktor a_: dar. Die Binärschreibweisen der Bewertungsfaktoren werden nunmehr in einen ganzzahligen und einen Bruchteil unterteilt und durch Summation oder Subtraktion dieser beiden Teile wie folgt gebildet:

a, = 10.00 0000 0000 1!!! !010!0!0!Gl!!

= 10.00 0000 0000 0000 0000 0000 00000

+ 00.00 0000 0000 1111 1010 1010 10111
= -2 + β, · 2'- 2~' (21a)

a, = 1 - a, ■ 2' ■ 2"' (21b)

6, = -2+ßt ■ 2'-2"· (22a)

Ih = 1 -ß, ■ 2' · 2"' (22b)

Durch Hinsetzen der Gleichungen (21a), (21 b), (22a) und (22b) in Gleichung (5) und umschreiben der Gleichung (5) als Differenzgleichung ergeben sich die folgenden Beziehungen:

60 V₁, = X_n + fl| ■ -V_n-, + O; · A",,-; ~ 6| · .V„-| - b₂ " _V„-2

= 2 '(au ■ .y„_, ■ ά_:, ■ .v„_: -JS₁,- ■ Τ'¹ ·>·„., +ß₂, ■ 2·-' -y,,._:) +>·„, ^us)

= 2 ' · v„, + y„₂

65 wobei

O₁, - 2' ■ a,, O₁, = 2' U₁Ju = 2' -A,A, = y -ßi

und

ya = -V, - 2.v„_, + x„.2 + 2i„_M - y„-ι.

Aus Gleichung !23) ist ersichtlich, daß lediglich bei dem Ausdruck v„ι ein Multiplikationsvorgang durchgeführt wird, während der Ausdruck v_r2 durch Verzögerung und Addierung/Subtraktion erhalten wird. Dei Faktor 2 ~' wird durch Rechtsverschiebung der digitalen Werte in einem Schieberegister um i Bit realisiert. Weiterhin können die Bewertungsfaktoren O_x ,-, O₁ „ß\, undjö·,. durch Linksverschiebung der Bruchteile a_t, α, β und ß, um /Bit (falls / = β erhalten und im wesentlichen durch (29 - /"+_/") Bit dargestellt werden.

Daher können die Bewertungsfaktoren ff, „ O₂,, ß\, und Ji,, aus den Gleichungen (21a), (21b), (22a), (22b) und (23) offensichtlich mit (16 + /" - 1) Bit wiedergegeben werden, wobei (/ - 1) der tatsächlichen Anzahl von Bitverschiebungen entspricht.

Da Gleichung (23) durch Rechtsverschiebung um /Bit nach der Berechnung des Ausdrucks r„i und anschließendem Addieren des Asdrucks y_A berechenbar ist, werden bei einer Wortlänge der angegebenen digitalen Werte von 16 Bit (32 + /-_/) Bit erhalten bzw. benötigt. Daher kann die Bewertungsfaktor-Wortlänge bei dem erfindungsgemäßen Digitalfilter durch eine im wesentlichen unbegrenzte Wortlänge in dem in Fig. 3 schraffiert gezeigten Bereich I, in dem die zulässigen Wurzelorte geringe Dichteverteilung aufweisen, angenähert werden. Dadurch ist es möglich, die Entzerrung der Frequenzkennlinie mit geringer Bewertungsfaktor· Abhängigkeit universell zu realisieren.

Zudem sind hierbei ansonsten während der Multiplikationsvorgänge möglicherweise auftretende Stellenabschneidungs- und Rundungsprobleme beseitigt. Ferner ist es möglich, durch Wahl eines negativen / ir Gleichung (23) einen Bewertungsfaktor mit einem ausreichenden Informationsgehalt zu verwenden, der ir Bereichen nahe bei ζ = 0 auftritt.

Nachfolgend soll das allgemeine Konzept des erfindungsgemäßen Digitalfilters erläutert werden. Aligemeir genügen Digitalfilter mit unendlicher Impulsantwort, d.h. rekursive Digitalfilter der folgenden Gleichung:

V M

Σ b_K ■ .V_n-A-, = Σ a_k ■ χ,-η, (24;

A-O A "

wobei a_A und b_h Multiplikationsfaktoren bezeichnen.
Hierbei werden die Multiplikationsfaktoren a_K und b_K folgendermaßen ausgedrückt:

ακ = -Ίλ ±ΟΆ, · 2"',
35

*_A = S

wobei Λ_Λ und B_K ganze Zahlen, ά_Κι ■ 2~' undJ?_A, · 2"' Bruchzahlen und i,j Konstanten bezeichnen. Somit läßt sich Gleichung (24) folgendermaßen verallgemeinern bzw. umformulieren:

\ Ii Γ .W Λ "j

Σ Β_κ ■ .ν»-» = Σ Λ_κ ■ λ.-μ ±2"' I Σ &κ. ■ Ji. -Ai ± Σ A, · 2'"' ·>;„ α, >, (25.

A" ■ Ί A" I λ Ο A' Ii I

wobei ± ά_Κι und ±ß_Ki Multiplikationsfaktoren bezeichnen.

Nachfolgend werden praktische Ausluhrungsbeispiele des erfindungsgemäßen Digitalfilters beschrieben Alle in den Figuren dargestellten Ausfiihrungsbeispiele des rekursiven Digitalfilters besitzen dabei eine au; Vereinfachungsgründen nicht dargestellte Steuereinrichtung, deren Erfordernis für den Fachmann selbstverständlich ist und die in üblicher Weise das Einschreiben, das Verschieben und das Lesen der Werte bzw. Abtastwerte sowie den Betrieb der Multiplizier- und Addierglieder steuert.

In Fig. 4 ist ein erstes Ausfuhrungsbeispiel des rekursiven Digitalfilters als Blockschaltbild dargestellt Zweckmäßigerweise soll dabei angenommen sein, daß in Gleichung (24) / =j, M = /V = 2 und a„ = Λ,, = 1 sind. Eine Folge diskreter Eingangswerte x„ bzw. X_n wird zum Zeitpunkt nT einem Eingangsanschluß 1 zugeführt, in einem Multiplizierglied 2 mit dem Bewertungsfaktor q> multipliziert und anschließend einer urr eine Zeiteinheit verzögernden Verzögerungsschaltung 3, in der die digitalen Abtastwerte bzw. Werte urr eine Abtastzeitintervalleinheit T verzögert werden, und daraufhin einem Verknüpfungsglied oder cincrr Addier-/Subtrahierglied 10 zugeführt. Die Folge der mit .v„-i bezeichneten verzögerten diskreten Werte win von der Verzögerungsschaltung 3 an ein Multiplizierglied 5 abgegeben, in dem es zur Zuführung eines Signal: q .-.ν,,-ι zu einem Addierglied 7 mit einem Bewertungsfaktor ό,, multipliziert wird. Eine Vcrzögcrungsschaltung 4 verzögert das Signal .v„ ι wiederum um eine Abtastzeitintervalleinheit und gibt dieses als Sigiia .v,. 2 an ein mit einem Bewertungsfaktor - αχ, bewertendes Multiplizicrglied 6 ab, so dali dem Addicrglied " zusätzlich ein Signal -ά, ■ .v„ ^ zugeführt wird. Eine Folge digitaler Ausgangswertc y„ wird von dem Addier-/ Subtrahierglied 10 an miteinander in Rtrtlie geschaltete, um jeweils eine Zeiteinheit verzögernde Vurzögerungsschaltungen 11 und 12 abgegeben und von diesen als Werte >·„ ι bzw. v„ .₂ an Multiplizicrglicder 13

ft5 und 14 abgegeben. Die Werte _>■„ _| und >■„-; werden in den Multipliziergliedern 13 bzw. 14 mit Hcwcrtungsfaktoren -ß\ , und/),, multipliziert und dem Addierglied 7 als Werte -ß_tl >'„-i bzw.ß₂. ■ y„ 2 zugeführt.

Damit erzeugt das Addiergiied 7 eine Folge von dem Ausdrucky„\ in Gleichung (23) entsprechenden digitalen Ausgangswerten und gibt diese an ein Schieberegister 9 ab, in dem die Ausgangswerte ι■„, um / BiI

reehl.sverschoben werden. Die um /Bit erfolgende Rechtsverschiebung hat dabei die Wirkung einer Multiplikation des eingegebenen Werts mit eine Faktor 2 "'. Das Ausgangssignal des Schieberegisters 9 wird an einen Addicreingang des Addier-/Subtrahierglieds 10 abgegeben.

Aus Gründen der Berechnungsmethode wird er Ausdruck y„₂ in Gleichung (23) mit 2 normiert, d.h. durch 2 geteilt. Da die Bewertungsfaktoren a_h a₂, O₁ und 6₂ in Zweierkomplementausdrücken dargestellt sind, müssen x„ x„ ι und y„.₂ mit einem Faktor 1/2 multipliziert werden, was durch Rechtsverschiebung um ein Bit realisierbar ist. Aus diesem Grund werden die Ausgangswerte _y„, x_n-\ und >·„-: des Multiplizierglieds 2 und der Vcr/.ögerungsschaltungen 4 und 12Schieberegistern 15, 8 bzw. 16 für eine Rechtsverschiebung um ein Bit zugeführt. Die Ausgangssignale der Schieberegister 15 und 8 werden an Addiereingänge des Addier-/Subtrahierglieds 10 abgegeben, während die Ausgangssignale des Schieberegisters 12 einem Subtrahiereingang des Addier-/Subtrahierglieds 10 zugeführt wird. Da die von den Verzögerungsschaltungen 3 bzw. 11 abgegebenen Ausdrücke -2 .v„-i und 2j>„_, des zweiten Ausdrucks y„₂ in Gleichung (23) auf -.V_n-] bzw. _y„_, herabgeteilt sind, müssen sie keiner Bitstellenverschiebung unterzogen werden und werden daher von den Verzögerungsschaltungen 3 bzw. 11 direkt an korrespondierende Eingänge des Addier-/Subtrahierglieds 10 abgegeben. Das Addier-/Subtrahierglied 10 empfängt daher alle Ausdrücke des zweites Ausdrucks _v,_l2 gemäß Gleichung (23) und kombiniert diese arithmetisch mit dem von dem Schieberegister 9 abgegebenen Ausdruck 2~'y„\ zur Erzeugung der Ausgangswerte y_m die an die Verzögerungsschaltung 11 abgegeben und weiterhin einem Ausgangsanschluß 17 für die Weiterverarbeitung in einer externen Schaltung zugeführt werden.

Zusammenfassend arbeitet das Digitalfilter gemäß Fig. 4 somit folgendermaßen: Dem Addierglied 7 werden von den Multipliziergliedern 5und öeine Mehrzahl erster Vorwärtskopplungssignale sowie von den Multipüzicrgüedern 13 und 14 eine Mehrzahl erster Rückkopplungssignale zugeführt. Demgegenüber empfängt das Addier-/Subtrahierglied 10 eine Mehrzahl zweiter Vorwärtskopplungssignale von den Schieberegistern 15 und 8sowie von der Verzögerungsschaltung 3 und eine Mehrzahl zweiter Rückkopplungssignale von der Ver-/ögcrungsschaltung 11 und dem Schieberegister 16. Die ersten Vorwärtskopplungssignale werden dabei durch aufeinanderfolgende Verzögerung und Bewertung der eingegebenen Werte _v„ mit Bewertungsfaktor ä,, und - ä₂, erhalten, während die ersten Rückkopplungssignale durch aufeinanderfolgende Verzögerung und Bewertung der Ausgangswerte y„ mit Koeffizientenß_u undß_2t abgeleitet werden. Die zweiten Vorwärtskopplungssignale werden durch aufeinanderfolgende Verzögerung und Verschiebung der Eingangswerte x„ um ausgewählte Werte gebildet. In gleicher Weise werden die zweiten Rückkopplungssignale durch aufeinanderfolgende Verzögerung und Verschiebung der Ausgangswerte y„ um ausgewählte Werte erhalten. Die Addiereinrichtung bzw. das Addiergücd 7 erzeugt aufgrund der Verknüpfung der ersten Vorwärtskopplungssignale und der ersten Rückkopplungssignale an das Schieberegister 9 zur Erzeugung von Werten 2~'y_nl abgegebene Wertey_nl.

In Fig. 5 sind Frequenzgangkennlinien für einen entsprechend der Übertragungsfunktion gemäß Gleichung O) ausgeführten Digitalfilteraufbau für unterschiedliche Größen von Bitverschiebungen i dargestellt, wobei f„ = 20 Hz, Q = 3 und L = 12 dB bei f_a betragen. Die Kurve II stellt dabei die ideale Kennlinie für endliche Bewertungslaktor-Wortlänge dar. |]

Fig. 6 zeigt eine den Kennlinien gemäß Fig. 5 ähnliche Darstellung der Kennlinien des Digitalfilters mit der Ausnahme, daß der Zähler der Übertragungsfunktion gemäß Gleichung (3) mit dem Bewertungsfaktor o„ multipliziert ist. Die in Fig. 6 gezeigte Kurve III stellt die ideale Kennlinie für endliche Koeffizienten- bzw. Bewertungsfaktor-Wortlänge dar. 40 |«

Fig. 7 zeigt eine grafische Darstellung der Bitverschiebungen als Funktion der Frequenz. Einzelspitzenlintzcrrungskennlinien sind mit durchgezogenen Linien für einen Spitzenpegel L von 12 dB und Q-Werten von 3, 0,75 und 0,1875 und mit Strich-Punkt-Linien Pur einen Spitzenpegel von 1 dB und Q-Werten von 3 und 0,1875 dargestellt. Wie ersichtlich, nimmt die Größe der Bitverschiebung bei Verdoppelung der Frequenz um I Bit ab.

Im folgenden soll ein Vergleich zwischen dem ersten Ausführungsbeispiel des erfindungsgemäßen Digitalfilters und den bekannten Digitalfiltern unter der Annahme durchgeführt werden, daß die beim erfindungsgemäßen Digitalfilter verwendeten Multiplizierglieder 2, 5, 6,13 und 14 eine Bitstruktur von 16 χ 16 besitzen und die eingegebenen digitalen Werte eine 32-Bit-Folge mit einer Bewertungsfaktor-Wortlänge von 16 Bits aufweisen. Da mit dem Multiplizierglied 2 eine Multiplikation der eingegebenen digitalen Werte von 32 Bit mit einem Bewertungsfaktorwert o₀ von 16 Bit zur Erzeugung einer Folge von digitalen Ausgangswerten mit 32 Bit durchgeführt werden soll, umfaßt die Multiplikation zwei Schritte. In gleicher Weise werden die digitalen Werte mit 32 Bit in den Multipliziergliedern 5, 6, 13 und 14 jeweils mit einem Bewertungsfaktor-Wort von 16 Bit multipliziert, so daß bei jedem Multiplizierglied zwei Multiplikationsvorgänge erforderlich sind. Insgesamt werden daher in dem Digitalfilter zehn Multiplikationsvorgänge durchgeführt. Das Addierglied 7 führt 8 Additionsvorgänge durch, während beim Addier-/Subtrahierglied 10 sieben Addier- und Subtrahiervorgänge erfolgen. Bei im erfindungsgemäßen Digitalfilter werden somit insgesamt 15 Addier-/Subtrahiervorgänge durthgeführt. Die Schieberegister 8, 15 und 16 bewirken jeweils einen Schiebevorgang um ein einzelnes Bit, wiihrcnd das Schieberegister 9 eine zweifache Bit- bzw. Stellenverschiebung durchfuhrt. Damit sind insgesamt 5 Bit- bzw. Stcllenverschiebungen erforderlich.

Demgegenüber werden bei dem in Fig. la dargestellten rekursiven Digitalfilter in direkter Ausführungsform insgesamt 20 Multiplizierschritte durchgeführt, da jeder Bewertungsfaktor a_n, a_t, -b\ und -b, jeweils durch ein Wort von 32 Bit dargestellt ist, die damit verknüpften Multiplizierglieder jeweils 16 χ 16 Bit aufweisen und die eingegebenen digitalen Werte .v„ und y„ jeweils aus 32 Bit bestehen, so daß jedes Multiplizierglied 4 Multiplizierschritte mit einer Gesamtheit von insgesamt 20 Multiplikationsvorgängen bzw. Multipli- (>5 /ricrschritlcn durchführt.

Bei dem in Fig. Ib gezeigten kanonischen rekursiven Digitalfilter führen die 16 x 16-Bit-Multiplizierglieder jeweils 4 Multiplikationen mit einer Gesamtheit von 24 MultiDlikationsschritten durch, während die beiden

Addierglieder 12 Addiervorgänge bzw. -schritte bewirken. Die vorstehend verglichenen Werte sind in dor nachstehenden Tabelle zusammengefaßt.

Digitalfilter Multiplikation Summation BilvcrM-hichungcn

Direkt 20 20 0

Kanonisch 24 24 0

Erfindungseemäß 10 15 5

Wie aus der vorstehenden Tabelle ersichtlich, weist das erfindungsgemäße Digitalfilter deutliche Vorteile gegenüber den bislang bekannten rekursiven Digitalfiltern auf. Hierbei sei angemerkt, daß die vorstehende Tabelle unter Zugrundelegung der Annahme erstellt wurde, daß eine Mehrzahl von die Übertragungsfunktion gemäß Gleichung (3) besitzenden Schaltungen in Kaskade geschaltet sind und die Berechnungsausdrücke zum Aufrechterhalten der Signalqualität einen zweifach höheren, d.h. doppelt so großen Präzisionsgrad aufweisen.

Im folgenden sollen Vergleiche mit idealen Filterkennlinien durchgeführt werden. In Fig. 8 bezeichnen die Kurven bzw. Kennlinien IV und VI ideale Kennlinien für unterschiedliche Filterparameter bzw. Filter-Betriebsparameter, während die Kurven bzw. Kennlinien V und VII die Kennlinien des erfindungsgemäßen Digitalfilters .bei denselben Betriebsparametern darstellen. Ersichtlich lassen sich die idealen Filterkennlinien sehr gut annähern.

In Fig. 9 ist ein zweites Ausführungsbeispiel des derfindungsgemäßen rekursiven Digitalfilters dargestellt, wobei mit den in Fig. 4 gezeigten Elementen übereinstimmende Bestandteile mit denselben Bezugszeichen bezeichnet sind. Das zweite Ausführungsbeispiel weicht von dem ersten Ausführungsbeispiel dahin- gehend ab, daß nach Durchführung der Multiplikation durch das Muiliplizierglied 2 die eingegebenen digitalen Werte einem Schieberegister 9 a für eine Rechtsverschiebung um /Bit zugeführt werden, während beim ersten Ausführungsbeispiel diese Stellenverschiebung um / Bit in dem mit ck~m Ausgang des Addierglieds 7 verbundenen Schieberegister 9 erfolgt.
Eine von dem Schieberegister 9 a abgegebene Folge digitaler Ausgangswerte wird einerseits dem Schiübcregister 15 für eine Rechtsverschiebung um eine Bitstelle und anschließend einem Addiereingang des Addier-/Subtrahi?rglieds 10 und andererseits den Verzögerungsschaltungen 3 und 4 zugeführt. Die Ausgangssignale der Verzögerungsschaltung 4 werden an einen Schieberegisters' abgegeben, das eine Linksvcrschicbung um (j-l)-Bitstellen und tomit eine Multiplikation der Werte 2"' ■ .v„-₂ mit einem Faktor 2' ' bewirkt, und daraufhin als Werte 2" ■ x„_₂ dem Addier-/Subtrahierglied 10 zugeführt. Dieses gibt seinerseits seine digitalen Ausgangswerte y„ an e..i Schieberegister 9b ab, in dem diese Werte vor ihrer Zuführung zur Verzögerungsschaltung 11 um / Bit nach rechts verschoben werden. Die digitalen Ausgangswertc der Verzögerungsschaltung 12 werden in einem Schieberegister 16' um (/- 1)-Bitstellen nach links verschoben und anschließend einem Subtrahiereingang des Addier-/Subtrahierglieds 10 zugeführt. Damit empfangt das Addier-/Subtrahiergiied 10 von den Ausgängen der Schieberegisterl5, 8' und 16' sowie der Ver'.ößcrungsschaltungen 3 und 11 dem Ausdruck y_£ entsprechende digitale Werte.

Andererseits erzeugt das Addierglied 7 durch Verknüpfung der von den Multipliziergliedem 5, 6, 13 und 14 zugeführten Werte dem Ausdruck 2"' · >>„, entsprechende Ausgangswerte und gibt diese an einen Addiereingang des Addier-/Subtrahierglieds 10 ab, das diese mit dem Ausdruck y,_a zur Bereitstellung der Ausgangswerte y„ am Ausgangsanschluß 17 verknüpft. Obwohl die beim zweiten Ausführungsbeispicl erzielbare Signalqualität aufgrund des Vorhandenseins des Schieberegisters 9a im Eingangsbereich des Digitalfilters geringfügig gegenüber dem ersten Ausführungsbeispiel verschlechtert ist, ist ersichtlich, daß wie beim ersten Ausführungsbeispiel ein Digitalfilter mit gewünschter Entzerrungseigenschaft und geringer Bewertungsfakior-Abhängigkeit bei kleiner Bewertungsfaktor-Wortlänge realisierbar ist.

In Fig. 10 ist ein drittes Ausführungsbeispiel des erfindungsgemäßen Digitalfilters dargestellt. Dieses Ausführungsbeispiel unterscheidet sich von den vorhergehend beschriebenen Ausführungsbeispielen dahingehend, daß das Addierglied 7 durch Addierglieder Ta, Ib und Ic gebildet und das Schieberegister 9 durch Schieberegister 9c und 9d ersetzt ist. Die von den Multipliziergliedern 5 und 6 abgegebenen ersten Vorwiirtskopplungssignale werden durch das Addierglied 7Λ zu einem gemeinsamen Vorwärtskopplungssignal addiert, das an das Schieberegister 9cabgegeben wird. Die von den Multipliziergliedern 13 und 14 abgegebenen ersten Rückkopplungssignale werden durch das Addierglied Ic zu einem an das Schieberegister 9cl abgegebenen gemeinsamen Rückkopplungssignal addiert. Im Schieberegister 9c werden die vom Addierglied lh zugeluhrten Werte um / Bitstellen nach links verschoben, während das Schieberegister 9d die vom Addierglicd 7c zugeführten Werte um7 Bitstellen nach links verschiebt. Die um / bzw../ Bitstellen verschobenen Abtastweric werden in dem Addierglied la miteinander verknüpft und anschließend dem Addier-/Subtrahierglied 10 /u-

M) geführt.

Bei jedem der vorhergehend beschriebenen Ausführungsbcispiele ist angenommen, dall die digitalen Werte .v„ 32 Bit aufweisen. Es kann daher eine Eliminier- bzw. Beseitigungsschaltung zur Beschneidung oder Hliminierung der von dem Multiplizierglied 2 abgegebenen, aus 48 Bit bestehenden digitalen Werte vorgesehen sein, die als Ergebnis der Multiplikation der aus 32 Bit bestehenden Folge mit dem 16 Bit aufweisenden Bewertungsfaktor q, entstehen.

Hierzu 9 Blatt Zeichnungen 10

Claims (7)

Patentansprüche:

1. Rekursives Digitalfilter mit einer ersten Vorwärtskopplungseinrichtung zum aufeinanderfolgenden Verzögern und Bewerten eingegeoener diskreter Werte mit ausgewählten Filter-Bewertungsfaktoren, einer ersten Rückkopplungseinrichtung zum aufeinanderfolgenden Verzögern und Bewerten diskreter Ausgangswerte mit ausgewählten Filter-Bewertungsfaktoren, einer ersten Verknüpfungseinrichtung, die von der ersten Vorwärts- und der ersten Rückkopplungseinrichtung abgegebene diskrete Werte empfängt und ein spezifisches Signal erzeugt, gekennzeichnet durch eine zweite Vorwärtskopplungseinrichtung (2, 3, 4, 8, 15; 2, 3, 4, 81 15) zum aufeinanderfolgenden Verzögern und Verschieben der eingegebenen dis- M ίο kreten Werte (.v„) um ausgewählte Werte, eine zweite Rückkopplungseinrichtung (11, 12, 16; 11, 12, 16')

jgj zum aufeinanderfolgenden Verzögern und Verschieben der diskreten Ausgangswerte ty„) um ausgewählte

fei Werte, eine zweite Verknüpfungseinrichtung (10), die von der zweiten Vorwärts- und der zweiten Rück-

M kopplungseinrichtung diskrete Werte empfängt, diese mit dem spezifischen Signal zur Erzeugung der

ρ Ausgangswerte (v„) verknüpft, und eine Bit-Schiebeeinrichtung (9; 9a, 96; 9c, 9d) zum Verschieben von

j«S 15 in den Vorwärts- und Rückkopplungseinrichtungen auftretenden diskreten Werten, derart, daß das spezi-

|f fische Signal um einen vorbestimmten Wert verschoben wird und den dezimalen Bruchteil des Filler-

Hj Gesamtbewertungsfaktors darstellt.

H

2. Digitalfilter nach Anspruch 1, den die Erzeugung der diskreten Ausgangswerte mit folgender Über-

H tragungsfonktion

Σ *Α· ' >Ί·>-Αι ⁼ Σ ^ακ ' -Xi«-α·ι

A' - ι) A η

erfolgt, dadurch gekennzeichnet, daß die Gewichtsfaktoren a_K und b_K folgendermaßen definiert sind

a_K = Λ_Α ± ά_Α, - 2 '.
b_k = B_k ±ß_Kl -2 '.

wobei Λα und B_K ganze Zahlen, ä_Ki ■ 2~' und A, · 2"' Bruchzahlen, ä_Kl undß_kj Gewichlsfakloren und /, j Konstanter, bezeichnen, so daß die Übertragungsfunktion folgende Form erhält

\ l/ ( M V Ί

Σ Sa- κ, a,= Σ Λ_κ· .ν,, a, ±2' I Σ *_Ä,-.s .-α-. ± ΣΑ, -2"· , _Α. I.

A Ii AO I A Il A π I

daß die eine Mehrzahl erster Vorwärtskopplungssignale erzeugende erste Vorwärtskoppln.'iseinrichtung (2 bis 6) die eingegebenen diskreten Werte mit ausgewählten Werten a_k, bewertet, daß die erste Verknüpfungseinrichtung (7) das erste Signal gemäß dem Ausdruck

ί" ^N 1

'■'' < Σ a_k,- x„, _Al± Σ A, -2' '■ ν,,,-κ, },

I A Ii AO j

durch Verknüpfung der ersten Vorwärtskopplungssignale mit einer Mehrzahl von von der ersten Rückkopplungseinrichtung abgegebenen ersten Rückkopplungssignalen erzeugt,
daß die zweite Verknüpfungseinrichtung (10) das zweite Signal gemäß dem Ausdruck

Σ Bk ■>■·■, α, ± Σ /Ia ' -Wa,,

A ο A Ii

',' durch Verknüpfen von von der zweiten Vorwärtskopplungseinrichtung abgegebenen zweiten Vorwiiris-

<^;' 55 kopplungssignalcn mit einer Mehrzahl von von der zweiten Rückkopplungscinrichlung abgegebenen

- /weiten Rückkopplungssignalen erzeugt, und

daß die erste Rückkopplungseinrichtung (11 bis 14) mit der zweiten Verknüpfungseinrichtung 110) gekoppelt ist und das zweite Signal mit ausgewählten Werten ß_Kl bewertet.

3. Digitalfilter nach Anspruch 1 oder 2, bei dem die erste Vorwärtskopplungseinrichtung eine Vorwärts-M) kopplungsschaltiing mit einer ersten und einer zweiten Vorwärtskopplungs-Verzögerungsschaltung, die

zum Verzögern des Eingangssignals um jeweils eine Verzögerungseinheit miteinander in Reihe geschaltet sind, und eine zweite Vorwärtskopplungsschaltung mit einem mit dem Ausgang der ersten Vcrzögerungsschaltung gekoppelten ersten Multiplizierglied zum Bewerten der von der ersten Verzögerungsschaltung abgegebenen diskreten Werte mit einem vorbestimmten Wert für die Erzeugung eines ersten der ersten h5 Vorwärtskopplungssignale und einem mit dem Ausgang der zweiten Verzögerungsschaltung gekoppelten zweiten Multiplizicrglied zum Bewerten der von der zweiten Verzögerungsschaltung abgegebenen diskreten Werte mit einem vorbestimmten Wert für die Erzeugung eines zweiten der ersten Vorwiiriskopplungssignale aufweist, dadurch gekennzeichnet, daß die zweite Vorwärtskopplungseinrichtung eine

tlriitc Wwärlskopplungsschaltung mit einem Schieberegister (15) zum Verschieben der eingegebenen diskreten Werte (.v„) um einen vorbestimmten Wert für die Erzeugung eines ersten der zweiten Vorwärtskopplungssignale, eine mit dem Ausgang der ersten Verzögerungsschaltung (3) gekoppelte vierte Vorwärtskopplungsschaltung zur Erzeugung eines zweiten der zweiten Vorwärtskopplungssignale und eine fünfte Vorwärtskopplungsschaltung mit einem mit dem Ausgang der zweiten Verzögerungsschaltung (4) gekoppelten Schieberegister (8) zum Verschieben der von der zweiten Verzögerungsschaltung abgegebenen diskreten Werte um vorbestimmte Werte für die Erzeugung eines dritten der zweiten Vorwärtskopplungssignale aufweist.

4. Digitalfilter nach einem der vorhergehenden Ansprüche, bei dem die erste Rückkopplungseinrichtung und eine erste Rückkopplungsschaltung mit einer ersten und einer zweiten Rückkopplungs-Verzögerungsschaitung, die zum Verzögern des anliegenden Signals um jeweils eine Verzögerungszeiteinheit miteinander in Reihe geschaltet sind, und eine zweite Rückkopplungsschaltung mit einem mit dem Ausgang der ersten Rückkopplungs-Verzögerungsschaltung gekoppelten Multiplizierglied zum Bewerten der von der ersten Rückkopplungs-Verzögerungsschaltung abgegebenen diskreten Werte mit vorbestimmten Werten für die Erzeugung eines ersten der ersten Rückkopplungssignale und einem mit dem Ausgang der /weiten Rückkopplungs-Verzögerungsschaltung gekoppelten zweiten Multiplizierglied zum Bewerten der von der zweiten Rückkopplungs-Verzögerungsschaltung abgegebenen diskreten Werte mit vorbestimmten Werten für die Erzeugung eines zweiten der ersten Rückkopplungssignale aufweist, dadurch gekennzeichnet, daß die zweite Rückkopplungseinrichtung eine mit dem Ausgang der ersten Rückkopplungs-Verzögcrungsschaltung (11) verbundene dritte Rückkopplungsschaltung zur Erzeugung eines .usten der zweiten Rückkopplungssignale und eine viert; Rüdckopplungsschaltung mit einem mit dem Ausgang der zweiten Rückkopplungs-Verzögerungsschaltung (12) verbundenen Schieberegister (16') zum Verschieben der von der zweiten Rückkopplungs-Verzögerungsschaltung abgegebenen diskreten Werte um vorbestimmte Werte für die Erzeugung eines zweiten der zweiten Rückkopplungssignale aufweist.

5. Digitalfilter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bit-Schiebeeinrichtung ein zwischen die erste und die zweite Verknüpfungseinrichtung (7 bzw. 10) geschaltetes Schieberegister (9) zum Verschieben der von der ersten Verknüpfungseinrichtung (7) abgegebenen diskreten Werte um einen vorbestimmten Wert und somit zum Erzeugen verschobener diskreter Werte für die zweite Verknüpfungseinrichtung (10) aufweist.

6. Digitalfilter nach Anspruch 4, dadurch gekennzeichnet, daß die Bit-Schiebeeinrichtung ein in der ersten Vorwärtskopplungsschaltung vorhandenes Schieberegister (9a) zum Verschieben der eingegebenen diskreten Werte um einen vorbestimmten Wert für die Erzeugung von der ersten Vorwärtskopplungs-Verzögerungsschaltung (3) und dem Schieberegister (15) der dritten Vorwärtskopplungsschaltung zufuhrbaren verschobenen diskreten Werten aufweist.

7. Digitalfilter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Bit-Schiebeeinrichtung ein erstes Schieberegister (9c) zum Verschieben der ersten Vorwärtskupplungssignale um / Bit in einer den Wert verringernden Richtung und ein zweites Schieberegister (9d) zum Verschieben der ersten Rückkopplungssignale um j Bit in einer den Wert verringernden Richtung aufweist.