JPH09238032A - Ｏｔａおよびバイポーラマルチプライヤ - Google Patents
ＯｔａおよびバイポーラマルチプライヤInfo
- Publication number
- JPH09238032A JPH09238032A JP8069378A JP6937896A JPH09238032A JP H09238032 A JPH09238032 A JP H09238032A JP 8069378 A JP8069378 A JP 8069378A JP 6937896 A JP6937896 A JP 6937896A JP H09238032 A JPH09238032 A JP H09238032A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- current
- voltage
- differential pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
Abstract
(57)【要約】
【課題】半導体集積回路上に形成される、１．９Ｖ程度
の低電圧で動作し、１ＶP-P程度の完全に線形な入力電
圧範囲が得られる理想的なＯＴＡ、および入力信号に対
して理想的な特性を持つマルチプライヤの提供。 【解決手段】入力対を構成し、差動入力信号Ｖｉが印加
される、定電流源Ｉ0でそれぞれ駆動された２つのトラ
ンジスタＱ１、Ｑ２にエミッタ抵抗Ｒを介してカレント
ミラー回路が接続され出力対を構成する。
の低電圧で動作し、１ＶP-P程度の完全に線形な入力電
圧範囲が得られる理想的なＯＴＡ、および入力信号に対
して理想的な特性を持つマルチプライヤの提供。 【解決手段】入力対を構成し、差動入力信号Ｖｉが印加
される、定電流源Ｉ0でそれぞれ駆動された２つのトラ
ンジスタＱ１、Ｑ２にエミッタ抵抗Ｒを介してカレント
ミラー回路が接続され出力対を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は差動回路に関し、特
に、半導体集積回路上に形成される、線形性に優れた差
動回路、及び線形性に優れたバイポーラマルチプライヤ
に関する。
に、半導体集積回路上に形成される、線形性に優れた差
動回路、及び線形性に優れたバイポーラマルチプライヤ
に関する。
【０００２】
【従来の技術】始めにこの種の差動回路、及びマルチプ
ライヤに関する従来技術を記載した論文等の一覧を以下
に記載する。
ライヤに関する従来技術を記載した論文等の一覧を以下
に記載する。
【０００３】（１）B. Gilbert,“A Precise Four-Quad
rant Analog Multiplier with Subnanosecond respons
e,“IEEE J. Solid-State Circuits, vol. SC-3, no.
4, pp.353-365, Dec. 1968. (Fig.8)
rant Analog Multiplier with Subnanosecond respons
e,“IEEE J. Solid-State Circuits, vol. SC-3, no.
4, pp.353-365, Dec. 1968. (Fig.8)
【０００４】（２）R. Caprio,“Precision differenti
al Voltage-Current Convertor”, IEE Electron. Let
t., 22nd March 1973, vol.9, no. 6, pp. 147-148. (F
ig.1a)
al Voltage-Current Convertor”, IEE Electron. Let
t., 22nd March 1973, vol.9, no. 6, pp. 147-148. (F
ig.1a)
【０００５】（３）M. Koyama, T. Arai, H. Tanimoto
and Y. Yoshida,“A 2.5-V Active Low-Pass Filter Us
ing All-n-p-n Gilbert Cells with a 1-Vp-p Linear I
nput Range”, IEEE J. Solid-State Circuits, vol. 2
8, no. 12, pp. 1246-1253, Dec.1993. (Fig.5)
and Y. Yoshida,“A 2.5-V Active Low-Pass Filter Us
ing All-n-p-n Gilbert Cells with a 1-Vp-p Linear I
nput Range”, IEEE J. Solid-State Circuits, vol. 2
8, no. 12, pp. 1246-1253, Dec.1993. (Fig.5)
【０００６】（４）廣田誠、兵庫明、関根慶太郎「低電
圧動作バイポーラＯＴＡ」（Ａ−１２）、１９９４年電
子情報通信学会秋季大会。
圧動作バイポーラＯＴＡ」（Ａ−１２）、１９９４年電
子情報通信学会秋季大会。
【０００７】この種のバイポーラ・オペレーショナルト
ランスコンダクタンスアンプ（「ＯＴＡ」という）は、
図７に示すような、「ギルバートゲインセル」の名で知
られたバイポーラＯＴＡがある。
ランスコンダクタンスアンプ（「ＯＴＡ」という）は、
図７に示すような、「ギルバートゲインセル」の名で知
られたバイポーラＯＴＡがある。
【０００８】始めに、この従来技術を説明する。
【０００９】ベース幅変調を無視すれば、トランジスタ
のコレクタ電流ＩCとベース−エミッタ間電圧ＶBEの関
係は、次式（１）で示される。
のコレクタ電流ＩCとベース−エミッタ間電圧ＶBEの関
係は、次式（１）で示される。
【００１０】
【数１】
【００１１】ここで、ＩSは単位トランジスタの飽和電
流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。た
だし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶
対温度である。
流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。た
だし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶
対温度である。
【００１２】以下の回路解析においては、トランジスタ
の直流電流増幅率は、十分「１」に近いものとして、べ
ース電流を無視する。
の直流電流増幅率は、十分「１」に近いものとして、べ
ース電流を無視する。
【００１３】ギルバートゲインセルにおいては、図７に
示すように、差動エミッタ抵抗Ｒを有する差動対トラン
ジスタＱ１、Ｑ２の負荷を、ダイオード負荷（すなわち
ダイオード接続された差動対トランジスタＱ３、Ｑ４）
を負荷とし、差動対トランジスタＱ１、Ｑ２のコレクタ
電流の差電流の変化を対数圧縮し、ダイオード端子間電
圧（ダイオード負荷に現れる電圧）を、エミッタ抵抗を
持たない差動対トランジスタＱ５、Ｑ６の差動入力端子
に入力して差動増幅し、差動対トランジスタＱ５、Ｑ６
のコレクタから差動出力電流を取り出していた。なお、
図中、Ｉ0、Ｉ1は定電流源を示している。
示すように、差動エミッタ抵抗Ｒを有する差動対トラン
ジスタＱ１、Ｑ２の負荷を、ダイオード負荷（すなわち
ダイオード接続された差動対トランジスタＱ３、Ｑ４）
を負荷とし、差動対トランジスタＱ１、Ｑ２のコレクタ
電流の差電流の変化を対数圧縮し、ダイオード端子間電
圧（ダイオード負荷に現れる電圧）を、エミッタ抵抗を
持たない差動対トランジスタＱ５、Ｑ６の差動入力端子
に入力して差動増幅し、差動対トランジスタＱ５、Ｑ６
のコレクタから差動出力電流を取り出していた。なお、
図中、Ｉ0、Ｉ1は定電流源を示している。
【００１４】このギルバートゲインセルにおいて、差動
対トランジスタＱ１、Ｑ２の差動入力電圧をＶｉ、差動
対トランジスタＱ１、Ｑ２のベース・エミッタ間電圧を
ＶBE1、ＶBE2、及びエミッタ抵抗Ｒに流れる電流をｉと
し、Ｖｉ〜ＶBE1〜Ｒ〜ＶBE2のループでのキルヒホフ電
圧則から、次式（２）が成り立つ。
対トランジスタＱ１、Ｑ２の差動入力電圧をＶｉ、差動
対トランジスタＱ１、Ｑ２のベース・エミッタ間電圧を
ＶBE1、ＶBE2、及びエミッタ抵抗Ｒに流れる電流をｉと
し、Ｖｉ〜ＶBE1〜Ｒ〜ＶBE2のループでのキルヒホフ電
圧則から、次式（２）が成り立つ。
【００１５】ＶIN＝ＶBE1−ＶBE2＋Ｒｉ …(2)
【００１６】上式（２）において、Ｒｉ>>ＶBE1−ＶBE2
とすれば、エミッタ抵抗Ｒに流れる電流ｉは、次式
（３）で与えられる。
とすれば、エミッタ抵抗Ｒに流れる電流ｉは、次式
（３）で与えられる。
【００１７】 ｉ＝{ＶIN−(ＶBE1−ＶBE2)}／Ｒ≒ＶIN／Ｒ …(3)
【００１８】エミッタ抵抗Ｒに流れる電流ｉは、差動電
流として、差動対トランジスタＱ１、Ｑ２の負荷を構成
する各ダイオード（ダイオード接続された差動対トラン
ジスタＱ３、Ｑ４）に流れ、ダイオード端子間電圧は、
この差動電流が上式（１）により対数圧縮された値（＝
ＶTｌｏｇ（ｉ／Ｉｓ））となる。
流として、差動対トランジスタＱ１、Ｑ２の負荷を構成
する各ダイオード（ダイオード接続された差動対トラン
ジスタＱ３、Ｑ４）に流れ、ダイオード端子間電圧は、
この差動電流が上式（１）により対数圧縮された値（＝
ＶTｌｏｇ（ｉ／Ｉｓ））となる。
【００１９】したがって、このダイオード端子間電圧
を、エミッタ抵抗を持たない差動対トランジスタＱ５、
Ｑ６で増幅すると、指数伸長でき、差動出力電流ΔＩｃ
として、エミッタ抵抗Ｒに流れる電流ｉを出力できる。
を、エミッタ抵抗を持たない差動対トランジスタＱ５、
Ｑ６で増幅すると、指数伸長でき、差動出力電流ΔＩｃ
として、エミッタ抵抗Ｒに流れる電流ｉを出力できる。
【００２０】しかしながら、上式（３）で近似を行って
いるために、完全な線形動作とはならない。ただし、抵
抗値や定電流源の値を最適化することで満足できる程度
の実用上の線形性が得られる。
いるために、完全な線形動作とはならない。ただし、抵
抗値や定電流源の値を最適化することで満足できる程度
の実用上の線形性が得られる。
【００２１】ところで、このギルバートゲインセルの最
大の問題点は、対数圧縮及び指数伸長するために、回路
のＳ／Ｎ比（信号対雑音比）が大きく劣化することであ
る。
大の問題点は、対数圧縮及び指数伸長するために、回路
のＳ／Ｎ比（信号対雑音比）が大きく劣化することであ
る。
【００２２】次に、図８は、１９７３年に提案されたバ
イポーラＯＴＡ回路であり、「Ｃａｐｒｉｏ’ｓ ｑｕ
ａｄ（カプリオのクワッド）」と呼ばれている。このバ
イポーラＯＴＡは、上述したギルバートゲインセルと比
べて、ほぼ完全な線形動作を実現している。
イポーラＯＴＡ回路であり、「Ｃａｐｒｉｏ’ｓ ｑｕ
ａｄ（カプリオのクワッド）」と呼ばれている。このバ
イポーラＯＴＡは、上述したギルバートゲインセルと比
べて、ほぼ完全な線形動作を実現している。
【００２３】図８に示すバイポーラＯＴＡの回路動作を
以下に説明する。図８において、トランジスタＴＲ１と
ＴＲ２、トランジスタＴＲ３とＴＲ４が共通であること
から、ベース・エミッタ間電圧について、次式（４）、
（５）が成り立つ。
以下に説明する。図８において、トランジスタＴＲ１と
ＴＲ２、トランジスタＴＲ３とＴＲ４が共通であること
から、ベース・エミッタ間電圧について、次式（４）、
（５）が成り立つ。
【００２４】ＶBE1＝ＶBE2 …(4) ＶBE3＝ＶBE4 …(5)
【００２５】ここで、トランジスタＴＲ２とＴＲ４のベ
ースとコレクタとが互いに交叉接続されていることか
ら、入力信号電圧Ｖが、電圧シフトされる電圧値（＋及
び−側の電圧シフトをそれぞれＶS +、ＶS -とする）は、
次式（６）となり、いずれも等しくなっている。
ースとコレクタとが互いに交叉接続されていることか
ら、入力信号電圧Ｖが、電圧シフトされる電圧値（＋及
び−側の電圧シフトをそれぞれＶS +、ＶS -とする）は、
次式（６）となり、いずれも等しくなっている。
【００２６】 ＶS +＝ＶBE3＋ＶBE2＝ＶBE1＋ＶBE4＝ＶS - …(6)
【００２７】したがって、入力信号電圧Ｖに対して、エ
ミッタ抵抗ＲEに印加される電圧は、逆符号となってい
るが、その値は変わらない。
ミッタ抵抗ＲEに印加される電圧は、逆符号となってい
るが、その値は変わらない。
【００２８】このため、次式（７）が成り立つ。
【００２９】Ｖ＝ＲEｉ …(7)
【００３０】出力電流ＩC1、ＩC3はそれぞれ、次式
（８）、（９）で与えられる。
（８）、（９）で与えられる。
【００３１】ＩC1＝ＩO／２−Ｖ／ＲE …(8) ＩC3＝ＩO／２＋Ｖ／ＲE …(9)
【００３２】ここで、ＩO／２はトランジスタＴｒ２、
Ｔｒ４に接続された定電流源の電流値を示している。
Ｔｒ４に接続された定電流源の電流値を示している。
【００３３】上式（８）、（９）から、出力電流は入力
信号電圧Ｖについてその符号が逆となっている。
信号電圧Ｖについてその符号が逆となっている。
【００３４】この「Ｃａｐｒｉｏ’ｓ ｑｕａｄ」と呼
ばれるバイポーラＯＴＡの問題点は、上述したように、
入力信号電圧Ｖと出力電流が、その符号が逆となってい
ることと、入力信号電圧Ｖが大きくなると、トランジス
タＴＲ２とＴＲ４が飽和してしまうために、最大入力信
号電圧としては高々±４００ｍＶ程度となってしまうと
いうことである。
ばれるバイポーラＯＴＡの問題点は、上述したように、
入力信号電圧Ｖと出力電流が、その符号が逆となってい
ることと、入力信号電圧Ｖが大きくなると、トランジス
タＴＲ２とＴＲ４が飽和してしまうために、最大入力信
号電圧としては高々±４００ｍＶ程度となってしまうと
いうことである。
【００３５】さらに、トランジスタのベース・エミッタ
間電圧ＶBEが、２段カスコード接続（２段縦積み）され
ているために、電源電圧が低くならないことである。
間電圧ＶBEが、２段カスコード接続（２段縦積み）され
ているために、電源電圧が低くならないことである。
【００３６】次に、図９に、１９９３年に発表されたバ
イポーラＯＴＡの構成を示す。これは、「ギルバートセ
ルトランスコンダクタンス」と称されるものである。図
９を参照して、このバイポーラＯＴＡは、差動入力電圧
Ｖｉｄを入力とし、エミッタ抵抗ＲEを有し定電流駆動
される差動対トランジスタＱ１、Ｑ２（電圧電流変換回
路）と、差動対トランジスタＱ１、Ｑ２に接続された差
動対トランジスタＱ３、Ｑ４と、出力段の差動対トラン
ジスタＱ５、Ｑ６からなり、差動対トランジスタＱ１、
Ｑ２のコレクタはレベルシフト用の電圧源ＶLSを介して
差動対トランジスタＱ３、Ｑ４のベースと接続され、差
動対トランジスタＱ５、Ｑ６のベースは差動対トランジ
スタＱ４、Ｑ３のベースにそれぞれ接続されている。な
お、差動対トランジスタＱ５、Ｑ６の出力差電流は差動
入力電圧（差動対トランジスタＱ４、Ｑ３のベース電位
の差電圧に等しい）の双曲正接関数（ｔａｎｈ）に比例
した値とされる。
イポーラＯＴＡの構成を示す。これは、「ギルバートセ
ルトランスコンダクタンス」と称されるものである。図
９を参照して、このバイポーラＯＴＡは、差動入力電圧
Ｖｉｄを入力とし、エミッタ抵抗ＲEを有し定電流駆動
される差動対トランジスタＱ１、Ｑ２（電圧電流変換回
路）と、差動対トランジスタＱ１、Ｑ２に接続された差
動対トランジスタＱ３、Ｑ４と、出力段の差動対トラン
ジスタＱ５、Ｑ６からなり、差動対トランジスタＱ１、
Ｑ２のコレクタはレベルシフト用の電圧源ＶLSを介して
差動対トランジスタＱ３、Ｑ４のベースと接続され、差
動対トランジスタＱ５、Ｑ６のベースは差動対トランジ
スタＱ４、Ｑ３のベースにそれぞれ接続されている。な
お、差動対トランジスタＱ５、Ｑ６の出力差電流は差動
入力電圧（差動対トランジスタＱ４、Ｑ３のベース電位
の差電圧に等しい）の双曲正接関数（ｔａｎｈ）に比例
した値とされる。
【００３７】図９において、トランジスタＱ１、Ｑ２は
いずれも等しい電流（Ｉ1／２）で駆動されていること
から、ベース・エミッタ間電圧ＶBE1、ＶBE2について次
式（１０）が成り立つ。
いずれも等しい電流（Ｉ1／２）で駆動されていること
から、ベース・エミッタ間電圧ＶBE1、ＶBE2について次
式（１０）が成り立つ。
【００３８】ＶBE1＝ＶBE2 …(10)
【００３９】そして、トランジスタＱ１、Ｑ２のエミッ
タ抵抗ＲEEに印加される電圧は、そのまま入力信号電圧
Ｖidとされており、次式（１１）が成り立つ。
タ抵抗ＲEEに印加される電圧は、そのまま入力信号電圧
Ｖidとされており、次式（１１）が成り立つ。
【００４０】Ｖid＝ＲEEｉ …(11)
【００４１】したがって、トランジスタＱ３、Ｑ４に流
れる電流ＩC3、ＩC4は、それぞれ、次式（１２）、（１
３）で表される。
れる電流ＩC3、ＩC4は、それぞれ、次式（１２）、（１
３）で表される。
【００４２】ＩC3＝ＩO／２−Ｖid／ＲEE …(12) ＩC4＝ＩO／２＋Ｖid／ＲEE …(13)
【００４３】この場合も、同様にして、トランジスタＱ
３、Ｑ４に流れる電流の増減と、入力信号電圧Ｖｉｄの
関係は逆となる。
３、Ｑ４に流れる電流の増減と、入力信号電圧Ｖｉｄの
関係は逆となる。
【００４４】ここで、差動対トランジスタＱ３、Ｑ４
は、逆双曲正接関数（ｔａｎｈ-1）回路（差電流ΔＩ＝
Ｉc3−Ｉc4の逆双曲正接関数値に対応した電圧が差動対
の端子間電圧として出力される）となっており、トラン
ジスタＱ５、Ｑ６からなる差動対の回路特性、すなわち
双曲正接関数（ｔａｎｈ）回路の特性を相殺している。
したがって、線形動作が得られる。
は、逆双曲正接関数（ｔａｎｈ-1）回路（差電流ΔＩ＝
Ｉc3−Ｉc4の逆双曲正接関数値に対応した電圧が差動対
の端子間電圧として出力される）となっており、トラン
ジスタＱ５、Ｑ６からなる差動対の回路特性、すなわち
双曲正接関数（ｔａｎｈ）回路の特性を相殺している。
したがって、線形動作が得られる。
【００４５】そして、トランジスタＱ３、Ｑ４に流れる
電流Ｉc3、Ｉc4の増減と入力信号電圧Ｖｉｄの関係は、
トランジスタＱ３、Ｑ４とトランジスタＱ５、Ｑ６の接
続をそれぞれ逆とすることで合わせられる。
電流Ｉc3、Ｉc4の増減と入力信号電圧Ｖｉｄの関係は、
トランジスタＱ３、Ｑ４とトランジスタＱ５、Ｑ６の接
続をそれぞれ逆とすることで合わせられる。
【００４６】しかし、このギルバートセルトランスコン
ダクタの問題点としては、逆双曲正接関数（ｔａｎ
ｈ-1）回路で対数圧縮し、さらに双曲正接関数（ｔａｎ
ｈ）回路にて指数伸長するために、回路のＳ／Ｎ比が大
きく劣化することと、逆双曲正接関数（ｔａｎｈ-1）と
逆双曲正接関数（ｔａｎｈ-1）回路がある分だけ電源電
圧を下げられないことがあげられる。
ダクタの問題点としては、逆双曲正接関数（ｔａｎ
ｈ-1）回路で対数圧縮し、さらに双曲正接関数（ｔａｎ
ｈ）回路にて指数伸長するために、回路のＳ／Ｎ比が大
きく劣化することと、逆双曲正接関数（ｔａｎｈ-1）と
逆双曲正接関数（ｔａｎｈ-1）回路がある分だけ電源電
圧を下げられないことがあげられる。
【００４７】最後に、図１０には１９９４年電子情報通
信学会秋季大会で発表された回路（論文番号：Ａ−１
２）を示したものであり、上述したギルバートゲインセ
ルを改良して完全な線形動作を実現しているかのように
見受けられる。
信学会秋季大会で発表された回路（論文番号：Ａ−１
２）を示したものであり、上述したギルバートゲインセ
ルを改良して完全な線形動作を実現しているかのように
見受けられる。
【００４８】図１０を参照して、このバイポーラＯＴＡ
は、差動入力電圧ＶIN／２、−ＶIN／２を入力としエミ
ッタ抵抗を有する差動対トランジスタＱ１、Ｑ２と、エ
ミッタ抵抗を有しコレクタが差動対トランジスタＱ２、
Ｑ１のコレクタにそれぞれ接続されベースが共通バイア
スされた差動対トランジスタＱ３、Ｑ４と、差動対トラ
ンジスタＱ３、Ｑ４のエミッタに接続された差動対トラ
ンジスタＱ５、Ｑ６と、差動対トランジスタＱ３、Ｑ４
のコレクタにベースを接続し、エミッタを差動対トラン
ジスタＱ５、Ｑ６のベースにそれぞれ接続したトランジ
スタＱ７、Ｑ８と、ベースを差動対トランジスタＱ６、
Ｑ５のベースに接続した出力段の差動対トランジスタＱ
９、Ｑ１０と、から構成されている。
は、差動入力電圧ＶIN／２、−ＶIN／２を入力としエミ
ッタ抵抗を有する差動対トランジスタＱ１、Ｑ２と、エ
ミッタ抵抗を有しコレクタが差動対トランジスタＱ２、
Ｑ１のコレクタにそれぞれ接続されベースが共通バイア
スされた差動対トランジスタＱ３、Ｑ４と、差動対トラ
ンジスタＱ３、Ｑ４のエミッタに接続された差動対トラ
ンジスタＱ５、Ｑ６と、差動対トランジスタＱ３、Ｑ４
のコレクタにベースを接続し、エミッタを差動対トラン
ジスタＱ５、Ｑ６のベースにそれぞれ接続したトランジ
スタＱ７、Ｑ８と、ベースを差動対トランジスタＱ６、
Ｑ５のベースに接続した出力段の差動対トランジスタＱ
９、Ｑ１０と、から構成されている。
【００４９】図１０に示すバイポーラＯＴＡの回路動作
を説明する。
を説明する。
【００５０】トランジスタＱ１、Ｑ２の共通エミッタ抵
抗（抵抗値Ｒ）に流れる電流をＩRとすると、次式（１
４）となる。
抗（抵抗値Ｒ）に流れる電流をＩRとすると、次式（１
４）となる。
【００５１】ＶIN＝ＶBE1−ＶBE2＋ＲｉR …(14)
【００５２】上式（１４）から、エミッタ抵抗に流れる
電流ＩRは次式（１５）で与えられる。
電流ＩRは次式（１５）で与えられる。
【００５３】 ｉR＝｛ＶIN−（ＶBE1−ＶBE2）｝／Ｒ …(15)
【００５４】トランジスタＱ１、Ｑ２からなる差動対と
トランジスタＱ３、Ｑ４からなる差動対は共通負荷とし
て定電流源（定電流値２Ｉ1）を共用しているから、ト
ランジスタＱ１とトランジスタＱ３に流れる電流は同一
となり、それぞれのベース・エミッタ間電圧ＶBE1、Ｖ
BE3は互いに等しくなる。
トランジスタＱ３、Ｑ４からなる差動対は共通負荷とし
て定電流源（定電流値２Ｉ1）を共用しているから、ト
ランジスタＱ１とトランジスタＱ３に流れる電流は同一
となり、それぞれのベース・エミッタ間電圧ＶBE1、Ｖ
BE3は互いに等しくなる。
【００５５】同様に、トランジスタＱ２とトランジスタ
Ｑ４に流れる電流も同一となり、それぞれのベース・エ
ミッタ間電圧ＶBE2、ＶBE4も互いに等しくなる。したが
って、トランジスタＱ３、Ｑ４の共通エミッタ抵抗の抵
抗値を同じくＲとすると、この抵抗に流れる電流ＩR′
は次式（１６）で表される。
Ｑ４に流れる電流も同一となり、それぞれのベース・エ
ミッタ間電圧ＶBE2、ＶBE4も互いに等しくなる。したが
って、トランジスタＱ３、Ｑ４の共通エミッタ抵抗の抵
抗値を同じくＲとすると、この抵抗に流れる電流ＩR′
は次式（１６）で表される。
【００５６】 ｉR′＝（ＶBE4−ＶBE3）／Ｒ ＝−（ＶBE1−ＶBE2）／Ｒ …(16)
【００５７】したがって、差動対を構成するトランジス
タＱ５、Ｑ６に流れる電流Ｉ5、Ｉ6はそれぞれ、次式
（１７）、（１８）と求まる。
タＱ５、Ｑ６に流れる電流Ｉ5、Ｉ6はそれぞれ、次式
（１７）、（１８）と求まる。
【００５８】 Ｉ5＝Ｉ＋ＩR−ＩR′＝ＩO＋ＶIN／Ｒ …(17) Ｉ6＝Ｉ−ＩR＋ＩR′＝ＩO−ＶIN／Ｒ …(18)
【００５９】トランジスタＱ５、Ｑ６からなる差動対の
端子間電圧は、差動電流２ＶIN／Ｒに対応した電圧にな
る。したがって、この端子間電圧をトランジスタＱ７、
Ｑ８からなる差動対の入力電圧とすることで、この差動
対の差動出力電流として差動電流２ＶIN／Ｒを出力でき
る。ただし、上式（６）で示される抵抗Ｒに流れる電流
ＩR′はトランジスタＱ５、Ｑ６から供給されるから、
上式（６）が成り立つのはトランジスタＱ５、およびト
ランジスタＱ６に流れる電流がいずれも（ＶBE4−
ＶBE3）／Ｒの値よりも大きいという問題点を有してい
る。
端子間電圧は、差動電流２ＶIN／Ｒに対応した電圧にな
る。したがって、この端子間電圧をトランジスタＱ７、
Ｑ８からなる差動対の入力電圧とすることで、この差動
対の差動出力電流として差動電流２ＶIN／Ｒを出力でき
る。ただし、上式（６）で示される抵抗Ｒに流れる電流
ＩR′はトランジスタＱ５、Ｑ６から供給されるから、
上式（６）が成り立つのはトランジスタＱ５、およびト
ランジスタＱ６に流れる電流がいずれも（ＶBE4−
ＶBE3）／Ｒの値よりも大きいという問題点を有してい
る。
【００６０】したがって、このギルバートゲインセルを
改良したバイポーラＯＴＡにおいても完全な線形動作を
実現しているわけではない。
改良したバイポーラＯＴＡにおいても完全な線形動作を
実現しているわけではない。
【００６１】また、トランジスタＱ５、Ｑ６からなる差
動対で対数圧縮し、トランジスタＱ７、Ｑ８からなる差
動対で指数伸長しているために、ギルバートゲインセル
と同様に、回路のＳ／Ｎ比の劣化が大きいことである。
動対で対数圧縮し、トランジスタＱ７、Ｑ８からなる差
動対で指数伸長しているために、ギルバートゲインセル
と同様に、回路のＳ／Ｎ比の劣化が大きいことである。
【００６２】さらに、差動対の出力電流で交叉接続され
た２対の差動対を駆動すれば、図１１に示したギルバー
トセル（ギルバートマルチプライヤ）となる（出力差電
流ΔＩが差動入力電圧ＶxとＶyの乗算として与えられ
る）。例えば、一方に信号を入力し、他方にローカル信
号を入力するミキサ回路に用いた場合には、信号入力に
対する線形性が３次歪等の特性劣化として現れるから、
ギルバートセルの下段差動対の線形性を改善する必要が
あった。
た２対の差動対を駆動すれば、図１１に示したギルバー
トセル（ギルバートマルチプライヤ）となる（出力差電
流ΔＩが差動入力電圧ＶxとＶyの乗算として与えられ
る）。例えば、一方に信号を入力し、他方にローカル信
号を入力するミキサ回路に用いた場合には、信号入力に
対する線形性が３次歪等の特性劣化として現れるから、
ギルバートセルの下段差動対の線形性を改善する必要が
あった。
【００６３】
【発明が解決しようとする課題】上述したように、図７
に示した従来のギルバートゲインセルでは完全な線形動
作を実現しているわけではなく、また、図８に示した、
ギルバートゲインセルを改良したＣａｐｒｉｏ’ｓ ｑ
ｕａｄでは、１ＶP-Pの線形入力電圧範囲を確保できな
い。
に示した従来のギルバートゲインセルでは完全な線形動
作を実現しているわけではなく、また、図８に示した、
ギルバートゲインセルを改良したＣａｐｒｉｏ’ｓ ｑ
ｕａｄでは、１ＶP-Pの線形入力電圧範囲を確保できな
い。
【００６４】さらに、図９に示したギルバートセルトラ
ンスコンダクタでは、逆双曲正接関数（ｔａｎｈ-1）回
路で対数圧縮し、さらに、双曲正接関数（ｔａｎｈ）回
路で指数伸長するために回路のＳ／Ｎ比が大きく劣化す
ることと、逆双曲正接関数（ｔａｎｈ-1）と逆双曲正接
関数（ｔａｎｈ-1）回路がある分だけ電源電圧が高くな
る。
ンスコンダクタでは、逆双曲正接関数（ｔａｎｈ-1）回
路で対数圧縮し、さらに、双曲正接関数（ｔａｎｈ）回
路で指数伸長するために回路のＳ／Ｎ比が大きく劣化す
ることと、逆双曲正接関数（ｔａｎｈ-1）と逆双曲正接
関数（ｔａｎｈ-1）回路がある分だけ電源電圧が高くな
る。
【００６５】また、図１０に示したギルバートゲインセ
ルを改良したバイポーラＯＴＡにおいても、完全な線形
動作を実現しているわけではなく、ギルバートゲインセ
ルやギルバートセルトランスコンダクタと同様に、逆双
曲正接関数（ｔａｎｈ-1）回路で対数圧縮し、さらに、
双曲正接関数（ｔａｎｈ）回路で指数伸長するために回
路のＳ／Ｎ比が大きく劣化することと、逆双曲正接関数
（ｔａｎｈ-1）と逆双曲正接関数（ｔａｎｈ-1）回路が
ある分だけ電源電圧が高くなる。
ルを改良したバイポーラＯＴＡにおいても、完全な線形
動作を実現しているわけではなく、ギルバートゲインセ
ルやギルバートセルトランスコンダクタと同様に、逆双
曲正接関数（ｔａｎｈ-1）回路で対数圧縮し、さらに、
双曲正接関数（ｔａｎｈ）回路で指数伸長するために回
路のＳ／Ｎ比が大きく劣化することと、逆双曲正接関数
（ｔａｎｈ-1）と逆双曲正接関数（ｔａｎｈ-1）回路が
ある分だけ電源電圧が高くなる。
【００６６】アナログ信号処理においては、ＯＴＡは欠
くことのできない基本ファンクション・ブロックでとさ
れている。そして、近時、プロセスの微細化に伴い、Ｌ
ＳＩの電源電圧も５Ｖから３Ｖ、あるいはそれ以下へと
低電圧化するに至っており、低電圧回路技術の必要性が
一層高まってきている。
くことのできない基本ファンクション・ブロックでとさ
れている。そして、近時、プロセスの微細化に伴い、Ｌ
ＳＩの電源電圧も５Ｖから３Ｖ、あるいはそれ以下へと
低電圧化するに至っており、低電圧回路技術の必要性が
一層高まってきている。
【００６７】従って、本発明は、上記事情に鑑みて為さ
れたものであって、半導体集積回路上に形成される、好
ましくは１．９Ｖ程度の低電圧で動作し、例えば１Ｖ
P-P程度の完全に線形な入力電圧範囲が得られる理想的
なＯＴＡ、および入力信号に対して理想的な特性を持つ
マルチプライヤを提供することを目的とする。
れたものであって、半導体集積回路上に形成される、好
ましくは１．９Ｖ程度の低電圧で動作し、例えば１Ｖ
P-P程度の完全に線形な入力電圧範囲が得られる理想的
なＯＴＡ、および入力信号に対して理想的な特性を持つ
マルチプライヤを提供することを目的とする。
【００６８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、定電流源でそれぞれ駆動される一対ぼト
ランジスタに差動入力信号が印加されて入力差動対を構
成し、該入力差動対にエミッタ抵抗（ソース抵抗）を介
してカレントミラー回路が接続されて出力対を構成した
ことを特徴とするオペレーショナルトランスコンダクタ
ンスアンプ（ＯＴＡ）を提供するものである。
め、本発明は、定電流源でそれぞれ駆動される一対ぼト
ランジスタに差動入力信号が印加されて入力差動対を構
成し、該入力差動対にエミッタ抵抗（ソース抵抗）を介
してカレントミラー回路が接続されて出力対を構成した
ことを特徴とするオペレーショナルトランスコンダクタ
ンスアンプ（ＯＴＡ）を提供するものである。
【００６９】本発明のバイポーラマルチプライヤにおい
ては、前記ＯＴＡの出力で駆動される交叉接続された２
対の差動対を備え、あるいは前記ＯＴＡの出力電流がｐ
ｎ接合を介して電圧変換されて入力電圧となる、交叉接
続された２対の差動対を備えている。
ては、前記ＯＴＡの出力で駆動される交叉接続された２
対の差動対を備え、あるいは前記ＯＴＡの出力電流がｐ
ｎ接合を介して電圧変換されて入力電圧となる、交叉接
続された２対の差動対を備えている。
【００７０】
【作用】上記構成のもと、本発明によれば、差動対を構
成する２つのトランジスタを定電流駆動とすることによ
り、エミッタ抵抗に差動入力電圧をそのまま印加するこ
とができ、等価的にフローティング抵抗が実現される。
成する２つのトランジスタを定電流駆動とすることによ
り、エミッタ抵抗に差動入力電圧をそのまま印加するこ
とができ、等価的にフローティング抵抗が実現される。
【００７１】このため、カレントミラー回路を介してこ
の電流を取り出すことにより、完全に線形なＯＴＡが得
られ、互いに交叉接続された差動対と組合わせること
で、完全に線形なバイポーラマルチプライヤが実現でき
る。
の電流を取り出すことにより、完全に線形なＯＴＡが得
られ、互いに交叉接続された差動対と組合わせること
で、完全に線形なバイポーラマルチプライヤが実現でき
る。
【００７２】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００７３】図１は、本発明のバイポーラＯＴＡの一実
施形態の構成を示したものである。本実施形態は、差動
対を構成する２つのトランジスタに等しい電流を流すこ
とで、ベース・エミッタ間電圧ＶBEの値を等しくし、エ
ミッタ抵抗Ｒに印加される電圧が差動入力電圧Ｖｉと等
しくなるようにして、完全な線形動作を実現した理想化
バイポーラリニアゲインセルであり、フローティング抵
抗を実現したものである。
施形態の構成を示したものである。本実施形態は、差動
対を構成する２つのトランジスタに等しい電流を流すこ
とで、ベース・エミッタ間電圧ＶBEの値を等しくし、エ
ミッタ抵抗Ｒに印加される電圧が差動入力電圧Ｖｉと等
しくなるようにして、完全な線形動作を実現した理想化
バイポーラリニアゲインセルであり、フローティング抵
抗を実現したものである。
【００７４】図１を参照して、エミッタ抵抗Ｒを介して
エミッタが接続されてなる差動対トランジスタＱ１、Ｑ
２のコレクタに定電流源Ｉ0を接続し、これらのトラン
ジスタに流れる電流は等しく電流値ＩOに設定されてお
り、トランジスタＱ１、Ｑ２はカレントミラー回路１
１、１２にそれぞれ接続されている。
エミッタが接続されてなる差動対トランジスタＱ１、Ｑ
２のコレクタに定電流源Ｉ0を接続し、これらのトラン
ジスタに流れる電流は等しく電流値ＩOに設定されてお
り、トランジスタＱ１、Ｑ２はカレントミラー回路１
１、１２にそれぞれ接続されている。
【００７５】差動対の共通エミッタ抵抗Ｒに流れる電流
をｉとし、トランジスタの直流電流増幅率の値は十分
「１」に近いものとすると、次式（１９）が成り立つ。
をｉとし、トランジスタの直流電流増幅率の値は十分
「１」に近いものとすると、次式（１９）が成り立つ。
【００７６】Ｖi＝Ｒｉ …(19)
【００７７】すなわち、エミッタ抵抗に流れる電流ｉは
次式（２０）で与えられる。
次式（２０）で与えられる。
【００７８】ｉ＝Ｖi／Ｒ …(20)
【００７９】したがって、カレントミラー回路から出力
される電流はそれぞれ、次式（２１）と求まる。
される電流はそれぞれ、次式（２１）と求まる。
【００８０】ＩO±ｉ＝ＩO±Ｖi／Ｒ …(21)
【００８１】すなわち、フローティング抵抗が実現され
る。
る。
【００８２】図２は、図１に示したカレントミラー回路
１１、１２の具体的な回路構成を示した図である。図２
に示すように、本実施形態において、エミッタフォロワ
トランジスタを持つカレントミラー回路（ｅｍｉｔｔｅ
ｒ−ｆｏｌｌｏｗｅｒ−ａｕｇｍｅｎｔｅｄ ｃｕｒｒ
ｅｎｔ ｍｉｒｒｏｒ）とされている。すなわち、カレ
ントミラー回路１１は、差動対の一方のトランジスタＱ
１のエミッタにコレクタが接続されたトランジスタＱ３
と、トランジスタＱ３とベースが共通接続され、コレク
タから電流ＩO−Ｖi／Ｒが出力されるトランジスタＱ４
と、トランジスタＱ１のコレクタにベースが接続され、
コレクタが電源線ＶＣＣに接続され、エミッタがレベル
シフト用の電圧源ＶLSを介してトランジスタＱ３、Ｑ４
のベースに接続されたエミッタフォロワ構成のトランジ
スタＱ５と、から構成されている。電流ＩO＋Ｖi／Ｒを
出力する他方のカレントミラー回路１２についても同様
な構成とされる。
１１、１２の具体的な回路構成を示した図である。図２
に示すように、本実施形態において、エミッタフォロワ
トランジスタを持つカレントミラー回路（ｅｍｉｔｔｅ
ｒ−ｆｏｌｌｏｗｅｒ−ａｕｇｍｅｎｔｅｄ ｃｕｒｒ
ｅｎｔ ｍｉｒｒｏｒ）とされている。すなわち、カレ
ントミラー回路１１は、差動対の一方のトランジスタＱ
１のエミッタにコレクタが接続されたトランジスタＱ３
と、トランジスタＱ３とベースが共通接続され、コレク
タから電流ＩO−Ｖi／Ｒが出力されるトランジスタＱ４
と、トランジスタＱ１のコレクタにベースが接続され、
コレクタが電源線ＶＣＣに接続され、エミッタがレベル
シフト用の電圧源ＶLSを介してトランジスタＱ３、Ｑ４
のベースに接続されたエミッタフォロワ構成のトランジ
スタＱ５と、から構成されている。電流ＩO＋Ｖi／Ｒを
出力する他方のカレントミラー回路１２についても同様
な構成とされる。
【００８３】なお、図１及び図２に示した回路構成は、
バイポーラプロセスに限定されず、ＣＭＯＳ化すること
ができる。
バイポーラプロセスに限定されず、ＣＭＯＳ化すること
ができる。
【００８４】図３は、ＣＭＯＳ型ＯＴＡの構成を示した
ものであり、差動入力電圧Ｖｉをゲート入力としドレイ
ンが定電流源に接続された差動対は、ｎチャネルＭＯＳ
トランジスタＭ１、Ｍ２で構成されている。図４は、図
３に示したカレントミラー回路２１、２２の具体的な回
路構成を示したものである。図４に示すように、電流Ｉ
O−Ｖi／Ｒを出力端から出力するカレントミラー回路２
１は、ソースフォロワトランジスタＭ５を持つカレント
ミラー回路にて構成されている。電流ＩO＋Ｖi／Ｒを出
力端から出力するカレントミラー回路２２も同様な構成
とされている。
ものであり、差動入力電圧Ｖｉをゲート入力としドレイ
ンが定電流源に接続された差動対は、ｎチャネルＭＯＳ
トランジスタＭ１、Ｍ２で構成されている。図４は、図
３に示したカレントミラー回路２１、２２の具体的な回
路構成を示したものである。図４に示すように、電流Ｉ
O−Ｖi／Ｒを出力端から出力するカレントミラー回路２
１は、ソースフォロワトランジスタＭ５を持つカレント
ミラー回路にて構成されている。電流ＩO＋Ｖi／Ｒを出
力端から出力するカレントミラー回路２２も同様な構成
とされている。
【００８５】ＭＯＳトランジスタにおいては、ゲート電
流が流れないことから、上式（１９）から（２１）式は
全くの近似なしで得られる。すなわち、差動対の共通ソ
ース抵抗の線形性のみで、ＣＭＯＳ型ＯＴＡの線形性が
決定される。
流が流れないことから、上式（１９）から（２１）式は
全くの近似なしで得られる。すなわち、差動対の共通ソ
ース抵抗の線形性のみで、ＣＭＯＳ型ＯＴＡの線形性が
決定される。
【００８６】上記した本発明の実施形態に係るバイポー
ラＯＴＡをトランジスタ・アレーを用いて作成し、その
直流伝達特性を実測した測定結果（Ｖ−Ｉ特性）を図５
に示す（図５では出力差電流を電圧で示している）。電
源電圧は１．９Ｖである。駆動電流は、いずれもおよそ
５０μＡ、負荷抵抗は１８ＫΩである。線形入力電圧範
囲としては、１ＶP-P近い値が得られている。
ラＯＴＡをトランジスタ・アレーを用いて作成し、その
直流伝達特性を実測した測定結果（Ｖ−Ｉ特性）を図５
に示す（図５では出力差電流を電圧で示している）。電
源電圧は１．９Ｖである。駆動電流は、いずれもおよそ
５０μＡ、負荷抵抗は１８ＫΩである。線形入力電圧範
囲としては、１ＶP-P近い値が得られている。
【００８７】次に、本発明に係るバイポーラマルチプラ
イヤの一実施形態について説明する。図６に、線形動作
するバイポーラＯＴＡ（リニアゲインセル）の出力電流
で駆動される交叉接続バイポーラ差動対からなるバイポ
ーラマルチプライヤを示す。
イヤの一実施形態について説明する。図６に、線形動作
するバイポーラＯＴＡ（リニアゲインセル）の出力電流
で駆動される交叉接続バイポーラ差動対からなるバイポ
ーラマルチプライヤを示す。
【００８８】交叉接続バイポーラ差動対の差動出力電流
ΔＩは次式（２２）で表される。
ΔＩは次式（２２）で表される。
【００８９】
【数２】
【００９０】但し上式（２１）においてＶxはリニアゲ
インセル６１の差動入力電圧を示し、Ｉy +、Ｉy -はリニ
アゲインセル６２の出力電流を示している。
インセル６１の差動入力電圧を示し、Ｉy +、Ｉy -はリニ
アゲインセル６２の出力電流を示している。
【００９１】ここで、差動入力電圧Ｖyを入力し差動電
流Ｉy +、Ｉy -を出力するリニアゲインセル６２の差動出
力電流はそれぞれ次式（２３）、（２４）で与えられ
る。リニアゲインセル６２は、好ましくは、図１及び図
２に示したバイポーラＯＴＡから構成され、差動対のエ
ミッタ抵抗の抵抗値をＲy、差動対を駆動する定電流値
をＩOyとする。
流Ｉy +、Ｉy -を出力するリニアゲインセル６２の差動出
力電流はそれぞれ次式（２３）、（２４）で与えられ
る。リニアゲインセル６２は、好ましくは、図１及び図
２に示したバイポーラＯＴＡから構成され、差動対のエ
ミッタ抵抗の抵抗値をＲy、差動対を駆動する定電流値
をＩOyとする。
【００９２】Ｉy +＝ＩOy＋Ｖy／Ｒy …(23) Ｉy -＝ＩOy−Ｖy／Ｒy …(24)
【００９３】交叉接続された２つのバイポーラ差動対Ｑ
１、Ｑ２、及びＱ３、Ｑ４を、リニアゲインセル６２の
差動出力電流で駆動すれば、次式（２５）となる。
１、Ｑ２、及びＱ３、Ｑ４を、リニアゲインセル６２の
差動出力電流で駆動すれば、次式（２５）となる。
【００９４】Ｉy +−Ｉy -＝２Ｖy／Ｒy …(25)
【００９５】ここで、交叉接続バイポーラ差動対の差動
出力電流ΔＩは次式（２６）と表される。
出力電流ΔＩは次式（２６）と表される。
【００９６】
【数３】
【００９７】２つの入力信号電圧のうち、一方の入力信
号電圧に対しては線形動作するバイポーラ４象限アナロ
グマルチプライヤが実現できる。
号電圧に対しては線形動作するバイポーラ４象限アナロ
グマルチプライヤが実現できる。
【００９８】さらに、完全なバイポーラ４象限アナログ
マルチプライヤを説明する。従来のギルバートマルチプ
ライヤは、Ｖ−Ｉ変換器が線形動作とならないために、
図６に示す構成の不完全な実現例に過ぎない。
マルチプライヤを説明する。従来のギルバートマルチプ
ライヤは、Ｖ−Ｉ変換器が線形動作とならないために、
図６に示す構成の不完全な実現例に過ぎない。
【００９９】はじめに、バイポーラマルチプライヤにつ
いて説明する。
いて説明する。
【０１００】まず、逆双曲正接−双曲正接変換回路の動
作を明かにする。リニアゲインセル６１の差動出力電流
でダイオード接続したトランジスタを駆動すると、次式
（２７）、（２８）となる。リニアゲインセル６１は、
好ましくは、図１及び図２に示したバイポーラＯＴＡか
ら構成され、差動対のエミッタ抵抗をＲx、差動対を駆
動する定電流値ＩOxとする。
作を明かにする。リニアゲインセル６１の差動出力電流
でダイオード接続したトランジスタを駆動すると、次式
（２７）、（２８）となる。リニアゲインセル６１は、
好ましくは、図１及び図２に示したバイポーラＯＴＡか
ら構成され、差動対のエミッタ抵抗をＲx、差動対を駆
動する定電流値ＩOxとする。
【０１０１】 Ｉx +＝ＩOx＋Ｖx／Ｒx ＝Ｉsｅｘｐ(ＶBE5／ＶT) …(27) Ｉx -＝ＩOx−Ｖx／Ｒx ＝Ｉsｅｘｐ(ＶBE6／ＶT) …(28)
【０１０２】したがって、逆双曲正接回路Ｑ５、Ｑ６の
出力電圧ΔＶxは、次式（２９）で与えられる。
出力電圧ΔＶxは、次式（２９）で与えられる。
【０１０３】
【数４】
【０１０４】バイポーラ差動対の差動出力電流は双曲正
接関係となり、交叉接続バイポーラ差動対の差動出力電
流ΔＩは、次式（３０）となる。
接関係となり、交叉接続バイポーラ差動対の差動出力電
流ΔＩは、次式（３０）となる。
【０１０５】
【数５】
【０１０６】ただし、次式（３１）、（３２）である。
【０１０７】
【数６】
【０１０８】したがって、線形動作するバイポーラＯＴ
Ａ（リニアゲインセル６１）の出力電流をｐｎ接合を用
いて電圧変換すれば逆双曲正接回路となり、双曲正接回
路である交叉接続バイポーラ差動対の差動入力電圧とす
ることにより、交叉接続バイポーラ差動対の入力信号電
圧についても線形動作を実現できる。
Ａ（リニアゲインセル６１）の出力電流をｐｎ接合を用
いて電圧変換すれば逆双曲正接回路となり、双曲正接回
路である交叉接続バイポーラ差動対の差動入力電圧とす
ることにより、交叉接続バイポーラ差動対の入力信号電
圧についても線形動作を実現できる。
【０１０９】最後に、本発明のバイポーラマルチプライ
ヤの別の実施形態について説明する。本実施形態は、上
記した実施形態のバイポーラマルチプライヤに以下の構
成を加えてなるものである。
ヤの別の実施形態について説明する。本実施形態は、上
記した実施形態のバイポーラマルチプライヤに以下の構
成を加えてなるものである。
【０１１０】すなわち、交叉接続されたバイポーラ差動
対Ｑ１、Ｑ２、及びＱ３、Ｑ４をリニアゲインセル６２
の差動出力電流で駆動すれば良い。リニアゲインセル６
２の差動出力電流はそれぞれ上式（２３）、（２４）に
示され、上式（２５）が導ける。この、リニアゲインセ
ル６２は、上記実施形態で説明されたＯＴＡから構成さ
れる。
対Ｑ１、Ｑ２、及びＱ３、Ｑ４をリニアゲインセル６２
の差動出力電流で駆動すれば良い。リニアゲインセル６
２の差動出力電流はそれぞれ上式（２３）、（２４）に
示され、上式（２５）が導ける。この、リニアゲインセ
ル６２は、上記実施形態で説明されたＯＴＡから構成さ
れる。
【０１１１】したがって、交叉接続バイポーラ差動対の
差動出力電流ΔＩは次式（３３）で表せる。
差動出力電流ΔＩは次式（３３）で表せる。
【０１１２】
【数７】
【０１１３】すなわち、２つのリニアゲインセル６１、
６２の入力電圧Ｖx、Ｖyの積が得られる。すなわち、完
全な４象限アナログマルチプライヤが実現できる。
６２の入力電圧Ｖx、Ｖyの積が得られる。すなわち、完
全な４象限アナログマルチプライヤが実現できる。
【０１１４】そして、これらのバイポーラマルチプライ
ヤもいずれも１．９Ｖ程度の低電圧で実現できる。
ヤもいずれも１．９Ｖ程度の低電圧で実現できる。
【０１１５】
【発明の効果】以上説明したように、本発明によれば、
等価的にフローティング抵抗を実現し、出力をカレント
ミラー回路としたことにより、低電圧動作と完全な線形
動作を簡単な回路構成で実現できる。これにより、１．
９Ｖ程度の低電圧で、１ＶP-P近い完全に線形な入力電
圧範囲を持つ、理想的なＯＴＡが実現できた。
等価的にフローティング抵抗を実現し、出力をカレント
ミラー回路としたことにより、低電圧動作と完全な線形
動作を簡単な回路構成で実現できる。これにより、１．
９Ｖ程度の低電圧で、１ＶP-P近い完全に線形な入力電
圧範囲を持つ、理想的なＯＴＡが実現できた。
【０１１６】また、本発明によれば、従来技術の対数圧
縮及び対数伸長を不要としたため、Ｓ／Ｎ比が劣化しな
いという利点を有している。これはカレントミラー出力
としていることによる。
縮及び対数伸長を不要としたため、Ｓ／Ｎ比が劣化しな
いという利点を有している。これはカレントミラー出力
としていることによる。
【０１１７】さらに、本発明によれば、低電圧動作と完
全な線形動作を有するバイポーラマルチプライヤを実現
できるという利点を有する。これにより１．９Ｖ程度の
低電圧で、１ＶP-P近い完全に線形な入力電圧範囲を持
つ、理想的なバイポーラマルチプライヤを実現できる。
これは、本発明が、完全な線形回路と完全な逆双曲正接
回路を実現可能としたことによる。
全な線形動作を有するバイポーラマルチプライヤを実現
できるという利点を有する。これにより１．９Ｖ程度の
低電圧で、１ＶP-P近い完全に線形な入力電圧範囲を持
つ、理想的なバイポーラマルチプライヤを実現できる。
これは、本発明が、完全な線形回路と完全な逆双曲正接
回路を実現可能としたことによる。
【図１】本発明のバイポーラＯＴＡの一実施形態の回路
構成を示す図である。
構成を示す図である。
【図２】本発明のバイポーラＯＴＡの一実施形態の回路
構成を示す図である。
構成を示す図である。
【図３】本発明の別の一実施形態としてＣＭＯＳ型ＯＴ
Ａの回路構成を示す図である。
Ａの回路構成を示す図である。
【図４】本発明の別の一実施形態としてＣＭＯＳ型ＯＴ
Ａの回路構成を示す図である。
Ａの回路構成を示す図である。
【図５】本発明のバイポーラＯＴＡの一実施形態の特性
図（実測値）である。
図（実測値）である。
【図６】本発明のバイポーラマルチプライヤの一実施形
態の回路構成を示す図である。
態の回路構成を示す図である。
【図７】従来のバイポーラＯＴＡ（ギルバートゲインセ
ル）の回路構成を示す図である。
ル）の回路構成を示す図である。
【図８】従来のバイポーラＯＴＡ（Ｃａｐｒｉｏ’ｓ
ｑｕａｄ）の回路構成を示す図である。
ｑｕａｄ）の回路構成を示す図である。
【図９】従来のバイポーラＯＴＡ（ギルバートセルトラ
ンスコンダクタ）の回路構成を示す図であル。
ンスコンダクタ）の回路構成を示す図であル。
【図１０】従来のバイポーラＯＴＡ（ギルバートゲイン
セルの改良）の回路構成を示す図である。
セルの改良）の回路構成を示す図である。
【図１１】従来のバイポーラマルチプライヤ（ギルバー
トセル）の回路構成を示す図である。
トセル）の回路構成を示す図である。
Ｑ１〜Ｑ７ バイポーラトランジスタ Ｍ１〜Ｍ７ ＭＯＳトランジスタ １１、１２、２１、２２ カレントミラー回路 ６１、６２ リニアゲインセル Ｉ0 定電流源 ＶＣＣ、 ＶＤＤ 電源線（電源電圧） Ｒ エミッタ抵抗 Ｖｉ 差動入力電圧
Claims (7)
- 【請求項１】定電流源でそれぞれ駆動される一対のバイ
ポーラトランジスタに差動入力信号が印加されて入力差
動対を構成し、該入力差動対にエミッタ抵抗を介してカ
レントミラー回路が接続されて出力対を構成したことを
特徴とするオペレーショナルトランスコンダクタンスア
ンプ。 - 【請求項２】前記カレントミラー回路が、エミッタフォ
ロワトランジスタを入力端側に含んでなることを特徴と
する請求項１記載のオペレーショナルトランスコンダク
タンスアンプ。 - 【請求項３】定電流源でそれぞれ駆動される一対のＭＯ
Ｓトランジスタに差動入力信号が印加されて入力差動対
を構成し、該入力差動対にソース抵抗を介してカレント
ミラー回路が接続されて出力対を構成したことを特徴と
するオペレーショナルトランスコンダクタンスアンプ。 - 【請求項４】前記カレントミラー回路が、ソースフォロ
ワトランジスタを入力端側に含んでなることを特徴とす
る請求項３記載のオペレーショナルトランスコンダクタ
ンスアンプ。 - 【請求項５】請求項１又は３記載のオペレーショナルト
ランスコンダクタンスアンプの出力対が、交叉接続され
てなる２対の差動対を駆動するように構成されたことを
特徴とするマルチプライヤ。 - 【請求項６】請求項１又は３記載のオペレーショナルト
ランスコンダクタンスアンプの出力電流がそれぞれｐｎ
接合を介して電圧変換されて、交叉接続されてなる２対
の差動対の共通入力電圧信号として供給されることを特
徴とするマルチプライヤ。 - 【請求項７】請求項１又は３記載のオペレーショナルト
ランスコンダクタンスアンプの出力対が、交叉接続され
てなる２対の差動対を駆動し、且つ、請求項１又は３記
載のオペレーショナルトランスコンダクタンスアンプの
出力電流がそれぞれｐｎ接合を介して電圧変換されて、
前記交叉接続されてなる２対の差動対の共通入力電圧信
号として供給されることを特徴とするマルチプライヤ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069378A JPH09238032A (ja) | 1996-02-29 | 1996-02-29 | Ｏｔａおよびバイポーラマルチプライヤ |
| AU15033/97A AU1503397A (en) | 1996-02-29 | 1997-02-28 | Operational transconductance amplifier and multiplier |
| GB9704257A GB2310777A (en) | 1996-02-29 | 1997-02-28 | Linear transconductance amplifier operable at low supply voltages and a multiplier |
| US08/808,561 US6111463A (en) | 1996-02-29 | 1997-02-28 | Operational transconductance amplifier and multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069378A JPH09238032A (ja) | 1996-02-29 | 1996-02-29 | Ｏｔａおよびバイポーラマルチプライヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09238032A true JPH09238032A (ja) | 1997-09-09 |
Family
ID=13400855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8069378A Pending JPH09238032A (ja) | 1996-02-29 | 1996-02-29 | Ｏｔａおよびバイポーラマルチプライヤ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6111463A (ja) |
| JP (1) | JPH09238032A (ja) |
| AU (1) | AU1503397A (ja) |
| GB (1) | GB2310777A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135065A (ja) * | 2000-10-27 | 2002-05-10 | Nec Microsystems Ltd | 差動増幅器 |
| JP2004530313A (ja) * | 2000-11-03 | 2004-09-30 | クゥアルコム・インコーポレイテッド | 送信器の利得に基づいた送信器のバイアス電流の調節 |
| JP2006140923A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 電圧増幅器 |
| JP2011091774A (ja) * | 2009-10-26 | 2011-05-06 | Canon Inc | 全差動増幅器、全差動増幅器を用いた光電変換装置、および撮像システム |
| JP2019071527A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 増幅回路 |
| TWI681621B (zh) * | 2019-03-08 | 2020-01-01 | 瑞昱半導體股份有限公司 | 放大器電路 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10150332A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | 差動回路 |
| GB2331193B (en) * | 1997-11-07 | 2001-07-11 | Plessey Semiconductors Ltd | Image reject mixer arrangements |
| GB2351404B (en) * | 1999-06-24 | 2003-11-12 | Nokia Mobile Phones Ltd | A transmitter and a modulator therefor |
| JP4073152B2 (ja) | 2000-06-30 | 2008-04-09 | 富士通株式会社 | 利得可変増幅器 |
| US6529047B2 (en) * | 2000-12-21 | 2003-03-04 | Intersil Americas Inc. | Mixer driver circuit |
| DE10106388C2 (de) * | 2001-02-12 | 2002-12-12 | Infineon Technologies Ag | Schaltungsanordnung zur Bereitstellung einer exponentiellen Vorverzerrung für einen einstellbaren Verstärker |
| JP3544954B2 (ja) * | 2001-06-07 | 2004-07-21 | Ｎｅｃマイクロシステム株式会社 | 差動増幅回路、ミキサ回路および可変利得増幅回路 |
| US6545502B1 (en) | 2001-11-09 | 2003-04-08 | Institute Of Microelectronics | High frequency MOS fixed and variable gain amplifiers |
| US7525346B2 (en) * | 2002-07-11 | 2009-04-28 | Mindspeed Technologies, Inc. | Driver circuits and methods |
| US6891436B2 (en) * | 2002-09-30 | 2005-05-10 | Integrant Technologies Inc. | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter |
| GB2416236B (en) * | 2004-07-14 | 2007-11-28 | Univ Sheffield | Signal processing circuit |
| US7268608B2 (en) * | 2005-08-18 | 2007-09-11 | Linear Technology Corporation | Wideband squaring cell |
| EP1843464B1 (en) * | 2006-04-04 | 2012-10-17 | Dialog Semiconductor GmbH | Voltage-to-current converter |
| US7982542B1 (en) * | 2010-02-26 | 2011-07-19 | Freescale Semiconductor, Inc. | Power transistor feedback circuit with noise and offset compensation |
| US8379702B2 (en) * | 2010-03-16 | 2013-02-19 | Micrel, Inc. | High bandwidth programmable transmission line pre-emphasis method and circuit |
| US8295336B2 (en) * | 2010-03-16 | 2012-10-23 | Micrel Inc. | High bandwidth programmable transmission line pre-emphasis method and circuit |
| US8379701B2 (en) * | 2010-03-16 | 2013-02-19 | Micrel, Inc. | High bandwidth dual programmable transmission line pre-emphasis method and circuit |
| US8138851B2 (en) * | 2010-03-16 | 2012-03-20 | Micrel, Inc. | High bandwidth programmable transmission line equalizer |
| US8390378B2 (en) | 2010-07-13 | 2013-03-05 | Entropic Communications, Inc. | Method and apparatus for broadband input matching with noise and non-linearity cancellation in power amplifiers |
| DE102013200764A1 (de) * | 2013-01-18 | 2014-07-24 | Robert Bosch Gmbh | Schaltung zur Erkennung eines Überstroms |
| US9479270B2 (en) | 2013-03-13 | 2016-10-25 | Analog Devices, Inc. | Apparatus and methods for loss of signal detection |
| CN103473029B (zh) * | 2013-09-13 | 2016-12-07 | 昆山新金福精密电子有限公司 | 一种乘法器 |
| JP2016219887A (ja) * | 2015-05-14 | 2016-12-22 | 国立大学法人東京工業大学 | 電圧制御発振器およびａｄ変換器 |
| US10734958B2 (en) * | 2016-08-09 | 2020-08-04 | Mediatek Inc. | Low-voltage high-speed receiver |
| US10495701B2 (en) * | 2017-03-02 | 2019-12-03 | Allegro Microsystems, Llc | Circular vertical hall (CVH) sensing element with DC offset removal |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589409A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 電圧・電流変換回路 |
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| JPS62161204A (ja) * | 1986-01-10 | 1987-07-17 | Sony Corp | 増幅装置 |
| US4783602A (en) * | 1987-06-26 | 1988-11-08 | American Telephone And Telegraph Company, At&T Bell Laboratories | Operational transconductance amplifier for use in sample-and-hold circuits and the like |
| JP2556173B2 (ja) * | 1990-05-31 | 1996-11-20 | 日本電気株式会社 | マルチプライヤ |
| JP2995886B2 (ja) * | 1991-02-28 | 1999-12-27 | 日本電気株式会社 | 対数増幅回路 |
| EP0503628A3 (en) * | 1991-03-13 | 1993-01-13 | Nec Corporation | Multiplier and squaring circuit to be used for the same |
| JP2661394B2 (ja) * | 1991-04-08 | 1997-10-08 | 日本電気株式会社 | 掛算回路 |
| US5212855A (en) * | 1991-08-05 | 1993-05-25 | Mcganty Leo F | Multiple button closure-fastener |
| US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
| JPH0793544B2 (ja) * | 1992-11-09 | 1995-10-09 | 日本電気株式会社 | 差動回路及び差動増幅回路 |
| JPH088457B2 (ja) * | 1992-12-08 | 1996-01-29 | 日本電気株式会社 | 差動増幅回路 |
| CA2111945C (en) * | 1992-12-21 | 1997-12-09 | Katsuji Kimura | Analog multiplier using an octotail cell or a quadritail cell |
| JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| JP2576774B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | トリプラおよびクァドルプラ |
| GB2284117B (en) * | 1993-11-10 | 1998-06-24 | Nec Corp | Operational transconductance amplifier and Bi-Mos multiplier |
| JP2556293B2 (ja) * | 1994-06-09 | 1996-11-20 | 日本電気株式会社 | Ｍｏｓ ｏｔａ |
| GB2290398B (en) * | 1994-06-13 | 1998-11-11 | Nec Corp | Analog multiplier and multiplier core circuit used therefor |
| US5578965A (en) * | 1994-06-13 | 1996-11-26 | Nec Corporation | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors |
| JP2638492B2 (ja) * | 1994-07-12 | 1997-08-06 | 日本電気株式会社 | Ｍｏｓ ｏｔａ |
| US5581211A (en) * | 1994-08-12 | 1996-12-03 | Nec Corporation | Squaring circuit capable of widening a range of an input voltage |
| JP2606599B2 (ja) * | 1994-09-09 | 1997-05-07 | 日本電気株式会社 | 対数増幅回路 |
| US5552742A (en) * | 1995-02-13 | 1996-09-03 | Motorola, Inc. | Circuit for controlling current flow between two nodes |
| JP2626629B2 (ja) * | 1995-05-16 | 1997-07-02 | 日本電気株式会社 | マルチプライヤ |
| JP2778540B2 (ja) * | 1995-07-18 | 1998-07-23 | 日本電気株式会社 | 対数増幅回路 |
| US5668750A (en) * | 1995-07-28 | 1997-09-16 | Nec Corporation | Bipolar multiplier with wide input voltage range using multitail cell |
-
1996
- 1996-02-29 JP JP8069378A patent/JPH09238032A/ja active Pending
-
1997
- 1997-02-28 US US08/808,561 patent/US6111463A/en not_active Expired - Fee Related
- 1997-02-28 AU AU15033/97A patent/AU1503397A/en not_active Abandoned
- 1997-02-28 GB GB9704257A patent/GB2310777A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135065A (ja) * | 2000-10-27 | 2002-05-10 | Nec Microsystems Ltd | 差動増幅器 |
| JP2004530313A (ja) * | 2000-11-03 | 2004-09-30 | クゥアルコム・インコーポレイテッド | 送信器の利得に基づいた送信器のバイアス電流の調節 |
| JP2006140923A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 電圧増幅器 |
| JP2011091774A (ja) * | 2009-10-26 | 2011-05-06 | Canon Inc | 全差動増幅器、全差動増幅器を用いた光電変換装置、および撮像システム |
| JP2019071527A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 増幅回路 |
| TWI681621B (zh) * | 2019-03-08 | 2020-01-01 | 瑞昱半導體股份有限公司 | 放大器電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9704257D0 (en) | 1997-04-16 |
| AU1503397A (en) | 1997-09-04 |
| US6111463A (en) | 2000-08-29 |
| GB2310777A (en) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09238032A (ja) | Ｏｔａおよびバイポーラマルチプライヤ | |
| KR0131181B1 (ko) | 제곱 특성의 구동기를 갖는 차동 증폭기 회로 | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| JPS6119170B2 (ja) | ||
| JPH09219630A (ja) | 差動回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JP2576774B2 (ja) | トリプラおよびクァドルプラ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH10150332A (ja) | 差動回路 | |
| GB2280053A (en) | Logarithmic amplifying circuit | |
| US6707322B2 (en) | Transconductor having structure of crossing pairs | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JPS6154286B2 (ja) | ||
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| JP2888212B2 (ja) | バイポーラマルチプライヤ | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JP3171137B2 (ja) | トランスリニア・マルチプライヤ | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000229 |