JPS589409A - 電圧・電流変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、入力電圧をこ応した出力電流を得るための
電圧、電流変換回路に関する。

一般に、入力として与えられた電圧差を電流の変化に変
換する方法としては、第１図に示すようなエミッタ退化
増幅器が用いられている。

すなわち、トランジスタＱ１．Ｑ２のエミッタが負荷素
子として動く抵抗Ｒを介して共通接続され、この抵抗Ｒ
の両端が定電流源［ｔ、ｌｚを介して接地される。そし
て、上ｔ’　トランジスタＱ７．Ｑ２のベースにそれぞ
れ人力′４圧Ｖｉｎ７゜■ｉｎ２ヲ与工、このトランジ
スタＱ７１ＱＪのコレクタ側に電流ｒｌ＋ｉＪ　、１１
−ｊ」を得る。

このようなエミッタ退化槽１頷器の動作は次式％式％ ： ： Ｉ：バイアス電流（Ｉ＝Ｉ、＝Ｉ、） Ｒ：変換抵抗 今、仮に出力電流が小さい（Ｉ＞＞１）　　ものとする
と、上記（１）式はΔＶｉｎ＝Ｒ１となり、出力電流ｌ
は入力電圧△ｖｉｎに比例する。この場合の回路のコン
ダクタンスＧは下式で示される。

Ｇ＝−・・・（２） しかし、入力電圧が大きくなると出力電流も大きくなり
、上述した仮定は成立しなくなる。

すなわち、出力電流Ｉが大きくなると、バイアス電流Ｉ
ｔこ対してこの出力１１の値が無視できなくなり、（１
）式における右辺第２項を省略できなくなる。したがっ
て、入力電圧が大きくなった時にこの第２項が誤差とな
ってしまう。

なお、エミッタ退化増幅器の差動入力電流ΔＩｉｎを求
めると、 △Ｉｉｎ　＝　Ｉｌｎ　／　−Ｉｉｎ　２ここで、 ｌ１ｎ７　、　ｌ１ｎ２：　）ランジスタＱ１ｅＱ２の
ベース電流 β：トランジスタＱｉ、Ｑ；ｔのエミッタ接地電流増幅
率である。（１）　、　（３）入力）ら差動入力抵抗Ｒ
１ｎが次式に示すように求謙ル。

△ｌ１ｎ ２　　　２ｒ　　　　　　　Ｉ−ｊ 上記（４）式Ｉこおいて、小信号時（Ｉ＞＞ｉ）には下
式で表わせる。

βＲ Ｒ（ｎ＝− したがって、変換抵抗Ｒのβ倍が入力インビーダンスと
なっている。

この発明は上記のような事情に鑑みてなされたもので、
・その目的とするところは、入力信号電圧が大きくても
誤差の少ない電圧、電流変換回路を提供することである
。

以下、この発明の一実施例を図面を参照して説明する。

第２図はその構成を示すもので、第１、第２の差動入力
素子として働くトランジスタＱｉｉＱ２のエミッタが負
荷素子として働く抵抗Ｒｆ介して共通に接続されて対称
に配置され、このトランジスタＱ７．Ｑ２のコレクタに
は定電流源Ｉｌ＄　１２が接続される。前記トランジス
タＱｚ　、Ｑ２のコレクタにはそれぞれトランジスタＱ
　ｓ　ａ　Ｑ　４のベースが接続され、前記定電流源１
ｉ、１ｚによって導通制御される。

このトランジスタＱ　ｓ　＋　Ｑ　４と直列に、それぞ
れトランジスタＱ　ｓ　＊　Ｑ　６が接続され、そのベ
ースがトランジスタＱｔ、Ｑ２のベースと共通接続され
て差動入力素子Ｖｉｎ　１　、Ｖｌｎ　ＪＦに供給され
た入力信号により共通に導通制御される。上記トランジ
スタＱｌ　、Ｑ２のエミッタは、トランジスタＱ７．Ｑ
ｌ’に介して接地され、このトランジスタＱ　ｙ　ｅ　
Ｑ　ａはそれぞ゛れ、電流制御手段として１動＜トラン
ジスタＱｓ、ＱｓおよびトランジスタＱ４．Ｑ６の直列
回路の導通状態により導通制御される。さらに、上記ト
ランジスタＱｓのペースにトランジスタＱ９のペースが
接続され、このトランジスタＱ９のコレクタには定電流
８１３が設けられ定電流が供給される。

したがって、上記トランジスタＱ　２ｅ　Ｑ　ｓを流れ
る電流と同じ電流がトランジスタＱ９’ａ−流れるので
、このトランジスタＱ９のコレクタ側の出力端子ＯＵＴ
に電流が流れ込み、入力信号′電圧に対応した出力電流
を得るようにして成る。

このような構成の電圧、電流変換回路において、トラン
ジスタＱｌのコレクタ電流は、定電流源１７からＱ３の
ペース電流を引いたものであり、トランジスタＱ３の電
流増幅率βが商いと仮定すれば、トランジスタＱｔのコ
レクタ電流は工にほぼ等しくなる。トランジスタＱ７の
コレクタ電流はｒＩ−ｊＪであるが、小信号時・（Ｉ）
）ｌ）には■となるので、トランジスタＱ７のベース電
流は工／βとして良い。トランジスタＱ５のペース接地
電流増幅率、ｄｐ　７！−１（、ｄｐ＝１）とすると、
トランジスタＱ３のエミッタ電流は■／βである。この
トランジスタＱ３のベース電流はその工／βであるので
工／βである。同様にして小信号時のトランジスタＱ４
のベース電流もＩ／／９　　である。

ところで大信号入力時の入力電圧と出力電流１との関係
は次式で表わせる。

／′ 上式はトランジスタＱ３のベース電流’＜（Ｉ−ｉ）／
β　として求めた。この（６）式を前記（１）式と比べ
ると対数項における出力電流量の影響がβ　分の１にな
っているため、（１）式に比べてリニアリティが向上で
きる。したがって、はぼ ΔＶｉｎ＝Ｒ１ ７− となり、（６）式における対数項による誤差は無視でき
る。

また゛、入力電流Ｉｉｎ　１．　ｌＩｎ２はそれぞれ次
式％式％ ここで（８）式の右辺第１項はトランジスタＱノのベー
ス電流、第２項はトランジスタＱ５のベース電流を表わ
す、また、（９）式における右辺第１項はトランジスタ
Ｑ２のベース電流、第２項はトランジスタＱ６のベース
電流である。βｐ　はｐｎｐ形トランジスタＱｓ、Ｑ６
のエミッタ接地電流増幅率を表わす。

（３）式と同様に差動入力電流ΔＩｉｎを求める。

９− ８− ここでβが充分に大きいと仮定すれば、となる。（７）
　、　（１０）式より、この回路の差動入力抵抗は下式
のようになる。

βｐβＲ ｉｎ　− 驕がって、エミ′ツタ退化増幅器に比べて、１９倍だけ
入力抵抗が大きくなっている。

第３図は、上記第２図の回路の具体的な回路構成例を示
すもので、定電流源としてカレントミラー回路を使用し
ている。第３図において第２図と同様な部分は同一符号
を付してその読切は省略する。トランジスタＱ　７１　
Ｑ　ｚ　ｅ　Ｑ　９のコレクタ回路には、それぞれトラ
ンジスタＱｐ　Ｉ　ｅＱｐＬＱｐ３がペースを共通にし
て接続され、この共通ペースはトランジスタＱｐ４のペ
ースに接続され、トランジスタＱり４のコレクタとペー
スはそれぞれトランジスタＱｐ５のべ一ノ÷ミッタに接
続され、トランジスタＱｐ４のコレクタ回路に接続され
た定電流源ＩＯによって導通設定される。また、トラン
ジスタＱ９のベース、コレクタ間には発振防止用のコン
デンサＣが接続される。そして、出力端子ＯＵＴには抵
抗ＲＬ　が接続されて成る。

このような構成の回路ｌこおいて、集積回路用のコンピ
ュータ　シュミレーションプログラム（ＳＰＩＣＥプロ
グラム）を使用してシュミレーション実験を行なうと、
第４図に示すような特性を示す、ここで変換抵抗ｒＲ＝
１０にΩ」とし、負荷抵抗「ＲＬ＝１０にΩ」とする。

また−差動入力端子Ｖｌｎ　７には入力電圧Ｖｉｒ＋？
！−印加し、端子Ｖｉｎ２に接地している。入力電圧「
ｖＩｎ〉０」のとき、出力端子ＯＵＴには図の矢印の向
きに電流ｌが流れるので出力電圧は負となる。すなわち
、この回路はゲインが「−１」　の反転増幅回路として
働くことになる。第４図こと示す波形図は、振幅が±２
Ｖで周期が４μＳｅｃの三角波を入力電圧Ｖｌｎとして
印加している。図において破線が入力波形、実線が出力
波形である。この場合、反転増幅器として動作している
ことが確認できる。

第５図（ａ）　、　（ｂ）　〜第７図（ａ）　１．　（
ｂ）はそれぞれ、上記第３図の回路における周波数特性
を示すシュミレーション結果で、（ａ）図は「周波数−
ゲイン特性図Ｊ　、（ｂ）図は「周波数−位相特性図」
である。第５図（ａ）　、　（ｂ）　ｌこおいては、コ
ンデンサＣ＝１１）Ｆ、定電流Ｉ　Ｏ＝　５ｖｏμ人に
設定している。（ａ）図において周波数が２０ＭＪｈ付
近でピークが発生しているが、これは回路が発振してい
ることを示している。第６図（ａ）　、　（ｂ）および
第７図（ａ）　、　（ｂ）はそれぞれコンデンサＣの容
量を大きくしてシュミレーションを行なったもので、第
６図（ａ）　’、　（ｂ）ｌこおいては、コンデンサＣ
＝５ｐＦ、定電流■。＝５０ＤｌｔｌＬ、第７図（ａ）
　＃　（ｂ）においては、コンデンｆｃ＝５ｐＦ、定電
流Ｉ　、＝２ｔｉｏｐＡである。このようにコンデンサ
Ｃの容量を適当な値に設定することにより、発振状態を
表わすゲインのピークは認められなくなる。

ところで、エミッタ退化増幅器は、差動入力電圧として
取り扱うことができる電圧範囲には制限□がある。この
点については第３図ζこ示した回路においても同様であ
る。以下、トニアリテイの取れる最大入力電圧△Ｖｌｎ
　ｍａｘ　ｆ求める。

第１図の回路におけるトランジスタＱ７＋Ｑ２のコレク
タ電流は、図の矢印の向きに取った時に電流値が正でな
ければならないので、下式の条件を満たす必要がある。

１＋１）Ｏ Ｉ−ｉ）０ これは、コレクタ電流を負とするとトランジスタが動作
をしないことに依る。したがって、−Ｉ（ｉ（Ｉ となる。また、出力電流はその絶対値がバイアス電流よ
りも小さくなることが必要である。（１）式４ｉについ
て微分すると、下式のようになる。

た、ｉ＝±Ｉで−ΔＶｌｎ　は＋ωに発散する。この状
態を第８図に示す。ｒｉ　＝ＯＪの場合の△ＶＪｎの傾
きθ（コンダクタンスＧの逆数）は下式で示される。

上記（１５）式において、リニアリティの取れる範囲は
下式で示される。

ＶＴ ｌ　△Ｖｌｎ　ｍａｘ　ｌ　＝　（Ｒ＋　−）　Ｉ＝　
Ｒｌ　＋ＪＶＴ　−（１６） したがって、最大入力電圧はＲＩで決定される。

なお、ＶＴは約２５ｍＶ　に過ぎない。例えばＲ＝ｔｏ
ＫΩｓ　Ｉ　”　１００μＡとすれば１△Ｖｌｎ　ｍａ
ｘ　１＝１ｖである。上記（１５）式７１）らコンダク
タンスＧは下式で示すようになる。

Ｒ＋□ ■ ＶＴ ここで、Ｒ）芝とすれば、〔１７〕式は（２）式と一■ 致する。２ＶＴ／Ｉは通常の使用では数百Ω程度であり
、変換抵抗Ｒを数にΩに設定すればこの項の影響は無視
できる。

第９図は、この発明の他の実施例を示す回路図で、゛上
記第２図の回路におけるトランジスタＱ５．Ｑ６ｆ取り
除いたものである。このような構成の回路においても電
圧、′電流変換が可能であり、特ｌこ低い電源電圧（例
えば３ＶＢＥｌ〜２１Ｖ）で動作させることができる。

この回路では低い電源電圧で精度良く電圧・電流変換を
行なうことができる。

以上説明したようにこの発明によれば、入力電流ｉによ
る影響を小さくできるので入力信号電圧が大きくても誤
差の少ない電圧、ｉｌｔｌ変流回路が得られる。

【図面の簡単な説明】

第１図はエミッタ退化増幅器を示す回路図、第２図はこ
の発明の一実施例に係る電圧、１１流変換回路を示す図
、第３図は上記第２図の回路の具体的な４１成例を示す
回路図、第４図は上記第３図の回路の入力信号と出力信
号の関係を示す波形図、第５図（ａ）　、　（ｂ）　％
第６図（ａ）　、　（ｂ）および第７図（ａ）　、　（
ｂ）はそれぞれ上記第３図の回路の周波数特性を示す特
性図、第８図はこの発明の電圧、電流変換回路による出
力電流の範囲を示す特性図、第９図はこの発明の他の実
施例を示す回路図である。 Ｑｔ〜Ｑ９・・・トランジスタ（Ｑ　ｔ　ｔ　Ｑ　２：
差動入力素子、Ｑ３〜Ｑ６：電流制御手段）、Ｒ・・・
負荷素子、ＩＩ〜工３・・・定電流節。

Claims (5)

【特許請求の範囲】
1. （１）エミッタが負荷素子を介して共通接続され互いに
   対称配置される第ｌ、第２の差動入力素子さ、この第１
   ．第２の差動入力素子のコレクタ回路それぞれに定電流
   を供給する手段と、上記第１．第２の差動入力素子のエ
   ミッタそれぞれに直列接続される第１．第゛２のトラン
   ジスタと、上記第１．第２のトランジスタを導通制御す
   る第１．第２の電流制御手段と、上記第２のトランジス
   タにベースが共通接続されそのコレクタ回路に定電流が
   供給される出力用トランジスタとを具備することを特徴
   とする゛電圧・電流変換回路。
2. （２）　　上記電流制御手段は、上記第１．第２の差動
   入力素子のコレクタ回路に供給される定電流により導通
   設定される第３．第４のトランジスタη１ら成ることを
   特徴とする４！杵請求の範囲第１項記載の電圧、電流変
   換回路。
3. （３）　　上記電流制御手段は、上記第１．第２の差動
   入力素子のコレクタ回路に供給される定電流により導通
   設定される第３．第４のトランジスタと、上記第３．第
   ４のトランジスタに直列接続され上記第１．＠２の差動
   入力素子と共通□に導通制御される第５．第６のトラン
   ジスタカ、ら成ることを特徴とする特許請求の範囲第１
   項記載の電圧、電流変換回路。
4. （４）　　上記電流制御手段は、上記第１．第２の差動
   入力素子のコレクタ回路に供給される定電流により導通
   設定される第３．第４のトランジスタと、上記第３．第
   ４のトランジスタに直列接続され上記第１．第２の差動
   入力素子と共通に導通制御される第５．第６のトランジ
   スタと、上記第６のトランジスタのコレクタ回路と出力
   用トランジスタのコレクタ回路に接続されこの出力用ト
   ランジスタの発振を防止するコンデンサ回路から成るこ
   とを特徴とする特許請求の範囲第１項記載の電圧、＊流
   変換回路。
5. （５）　　上記定電流供給手段は、トランジスタのベー
   スを共通接続して導通制御するようにしだカレシトミラ
   ー回路であることを特徴とする特許請求の範囲第１項記
   載の這王、電流変換回路。