JP3204565B2 - 位相シフト回路 - Google Patents
位相シフト回路Info
- Publication number
- JP3204565B2 JP3204565B2 JP09404093A JP9404093A JP3204565B2 JP 3204565 B2 JP3204565 B2 JP 3204565B2 JP 09404093 A JP09404093 A JP 09404093A JP 9404093 A JP9404093 A JP 9404093A JP 3204565 B2 JP3204565 B2 JP 3204565B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- differential transistor
- phase shift
- transistor pair
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010363 phase shift Effects 0.000 title claims description 33
- 239000000919 ceramic Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
Description
【０００１】
【産業上の利用分野】本発明は位相シフト回路に関し、
特に、ＦＭラジオ受信機等に使用されるクォドラチャ(Q
uadrature)検波方式のＦＭ検波回路に用いられる位相シ
フト回路に関する。
特に、ＦＭラジオ受信機等に使用されるクォドラチャ(Q
uadrature)検波方式のＦＭ検波回路に用いられる位相シ
フト回路に関する。
【０００２】
【従来の技術】図４は、従来のクォドラチャ検波方式の
ＦＭ検波回路を示している。同図において、アンテナに
到来したＦＭ放送電波は、高周波増幅回路で増幅され、
周波数変換回路で中間周波数信号に周波数変換される
（以上図示せず）。この中間周波数信号は差動アンプに
よって構成される中間周波増幅器１に供給される。中間
周波増幅器１の出力は、位相シフト回路２を経て中間周
波数において９０度位相差を有する２つの信号となり、
掛算器３に供給される。掛算器３は中間周波数からの周
波数偏倚に応じた掛算値を出力する。この出力は、次段
の図示しないローパスフィルタによって平滑にされ、周
波数に応じたレベル信号に復調される。
ＦＭ検波回路を示している。同図において、アンテナに
到来したＦＭ放送電波は、高周波増幅回路で増幅され、
周波数変換回路で中間周波数信号に周波数変換される
（以上図示せず）。この中間周波数信号は差動アンプに
よって構成される中間周波増幅器１に供給される。中間
周波増幅器１の出力は、位相シフト回路２を経て中間周
波数において９０度位相差を有する２つの信号となり、
掛算器３に供給される。掛算器３は中間周波数からの周
波数偏倚に応じた掛算値を出力する。この出力は、次段
の図示しないローパスフィルタによって平滑にされ、周
波数に応じたレベル信号に復調される。
【０００３】位相シフト回路２について説明する。中間
周波増幅１の差動出力、すなわち、正相出力及び逆相出
力は夫々結合コンデンサＣ1 及びＣ2 を介してトランジ
スタＱ1 及びＱ2 の各ベースに与えられる。トランジス
タＱ1 及びＱ2 の各ベースは、夫々抵抗Ｒ1 及びＲ2 を
介して回路の直流電源Ｖccに接続され、バイアスが加え
られる。トランジスタＱ1 及びＱ2 の各コレクタは、共
に直流電源Ｖccに接続される。また、トランジスタＱ1
及びＱ2 の各エミッタは夫々電流源Ｉ1 及びＩ2 に接続
される。トランジスタＱ1 及びＱ2 の両エミッタ間に
は、互いに直列に接続された抵抗Ｒ3 及びＲ4 が接続さ
れる。抵抗Ｒ3 及びＲ4 の抵抗比は、後述するように
３：１に設定する。抵抗Ｒ3 及びＲ4 同士の接続点の電
圧Ｖ1 は、トランジスタＱ4 と共に差動トランジスタを
構成するトランジスタＱ3 のベースに与えられる。トラ
ンジスタＱ2 のエミッタは抵抗Ｒ7 を介してトランジス
タＱ4のベースに接続される。トランジスタＱ3 及びＱ4
の各のコレクタは、夫々抵抗Ｒ5 及びＲ6 を介して電
源Ｖccに接続される。トランジスタＱ4 のベースはセラ
ミック共振子Ｚc を介して電源Ｖccに接続される。セラ
ミック共振子Ｚc は、共振点及び反共振点の略中間の周
波数が中間周波数になるように、また、その中間周波数
におけるインピーダンスの絶対値が前記抵抗Ｒ7 の値と
等しくなるように設定されるトランジスタＱ3 及びＱ4
の各エミッタは、共に電流源Ｉ3 に接続される。エミッ
タフォロワトランジスタＱ1 及びＱ2 の各エミッタ出力
は掛算器３の一方の入力信号となり、位相シフト回路２
の出力であるトランジスタＱ3 及びＱ4 の各コレクタ出
力は掛算器３の他方の入力信号となる。
周波増幅１の差動出力、すなわち、正相出力及び逆相出
力は夫々結合コンデンサＣ1 及びＣ2 を介してトランジ
スタＱ1 及びＱ2 の各ベースに与えられる。トランジス
タＱ1 及びＱ2 の各ベースは、夫々抵抗Ｒ1 及びＲ2 を
介して回路の直流電源Ｖccに接続され、バイアスが加え
られる。トランジスタＱ1 及びＱ2 の各コレクタは、共
に直流電源Ｖccに接続される。また、トランジスタＱ1
及びＱ2 の各エミッタは夫々電流源Ｉ1 及びＩ2 に接続
される。トランジスタＱ1 及びＱ2 の両エミッタ間に
は、互いに直列に接続された抵抗Ｒ3 及びＲ4 が接続さ
れる。抵抗Ｒ3 及びＲ4 の抵抗比は、後述するように
３：１に設定する。抵抗Ｒ3 及びＲ4 同士の接続点の電
圧Ｖ1 は、トランジスタＱ4 と共に差動トランジスタを
構成するトランジスタＱ3 のベースに与えられる。トラ
ンジスタＱ2 のエミッタは抵抗Ｒ7 を介してトランジス
タＱ4のベースに接続される。トランジスタＱ3 及びＱ4
の各のコレクタは、夫々抵抗Ｒ5 及びＲ6 を介して電
源Ｖccに接続される。トランジスタＱ4 のベースはセラ
ミック共振子Ｚc を介して電源Ｖccに接続される。セラ
ミック共振子Ｚc は、共振点及び反共振点の略中間の周
波数が中間周波数になるように、また、その中間周波数
におけるインピーダンスの絶対値が前記抵抗Ｒ7 の値と
等しくなるように設定されるトランジスタＱ3 及びＱ4
の各エミッタは、共に電流源Ｉ3 に接続される。エミッ
タフォロワトランジスタＱ1 及びＱ2 の各エミッタ出力
は掛算器３の一方の入力信号となり、位相シフト回路２
の出力であるトランジスタＱ3 及びＱ4 の各コレクタ出
力は掛算器３の他方の入力信号となる。
【０００４】上述した構成のクォドラチャ検波方式のＦ
Ｍ検波回路では、位相を９０度シフトした信号を得るた
めに、中間周波数、例えば１０．７ＭＨｚで使用するよ
うに設計されたセラミック共振子Ｚc を用いて位相調整
を不要にしている。上記構成において、位相を９０度シ
フトした信号が得られる理由について説明する。中間周
波増幅器１から出力された差動出力信号は、エミッタフ
ォロアとして動作するトランジスタＱ1 及びＱ2 を介し
てそれ等のエミッタに逆相の信号として現れる。ここ
で、抵抗Ｒ3 及びＲ4 の抵抗比を３：１とすることによ
って、トランジスタＱ3 のベースに印加される信号Ｖ1
とトランジスタＱ2 のエミッタに出力される信号Ｖ2 は
下式の関係式が成立する。 Ｖ1 ＝（１／２）・Ｖ2 また、例えば、セラミック共振子のインピーダンスＺc
は、使用周波数が１０．７ＭＨｚにおいてＬ（誘導）性
で、インピーダンスの値｜Ｚc ｜は１［ｋΩ］であり、
抵抗Ｒ7 の値を１［ｋΩ］に設定すると、トランジスタ
Ｑ4 のベースに現れる信号Ｖ3 は、 Ｖ3 ＝｛Ｚｃ／（Ｒ7 ＋Ｚｃ）｝・Ｖ2 ＝｛ｊ・１／（１＋ｊ・１）｝・Ｖ2 ＝｛（１＋ｊ・１）／２｝・Ｖ2 となる。
Ｍ検波回路では、位相を９０度シフトした信号を得るた
めに、中間周波数、例えば１０．７ＭＨｚで使用するよ
うに設計されたセラミック共振子Ｚc を用いて位相調整
を不要にしている。上記構成において、位相を９０度シ
フトした信号が得られる理由について説明する。中間周
波増幅器１から出力された差動出力信号は、エミッタフ
ォロアとして動作するトランジスタＱ1 及びＱ2 を介し
てそれ等のエミッタに逆相の信号として現れる。ここ
で、抵抗Ｒ3 及びＲ4 の抵抗比を３：１とすることによ
って、トランジスタＱ3 のベースに印加される信号Ｖ1
とトランジスタＱ2 のエミッタに出力される信号Ｖ2 は
下式の関係式が成立する。 Ｖ1 ＝（１／２）・Ｖ2 また、例えば、セラミック共振子のインピーダンスＺc
は、使用周波数が１０．７ＭＨｚにおいてＬ（誘導）性
で、インピーダンスの値｜Ｚc ｜は１［ｋΩ］であり、
抵抗Ｒ7 の値を１［ｋΩ］に設定すると、トランジスタ
Ｑ4 のベースに現れる信号Ｖ3 は、 Ｖ3 ＝｛Ｚｃ／（Ｒ7 ＋Ｚｃ）｝・Ｖ2 ＝｛ｊ・１／（１＋ｊ・１）｝・Ｖ2 ＝｛（１＋ｊ・１）／２｝・Ｖ2 となる。
【０００５】さらに、トランジスタＱ3 及びＱ4 で構成
される差動増幅器の出力電圧は、電圧Ｖ2 及びＶ3 の差
のゲイン倍である。トランジスタＱ3 のコレクタに現れ
る信号Ｖ4 は、トランジスタＱ3 及びＱ4 で構成される
差動増幅器のゲインをＡ1 とすると、 Ｖ4 ＝−Ａ1 ・（Ｖ1 −Ｖ3 ） ＝−Ａ1 ・［（１／２）・Ｖ2 −｛（１＋ｊ・１）／２｝・Ｖ2 ］ ＝ｊ・Ａ1 ・Ｖ2 ／２ ＝ｊβＶ2 （βはＡ1 ／２である） となり、掛算器３の一方の入力端子に入力される出力電
圧Ｖ4 は、掛算器３の他方の入力端子に入力される出力
電圧Ｖ2 に対して、位相が９０°進むことがわかる。出
力電圧Ｖ1 〜Ｖ4 の位相関係を、図５のベクトル図に示
す。
される差動増幅器の出力電圧は、電圧Ｖ2 及びＶ3 の差
のゲイン倍である。トランジスタＱ3 のコレクタに現れ
る信号Ｖ4 は、トランジスタＱ3 及びＱ4 で構成される
差動増幅器のゲインをＡ1 とすると、 Ｖ4 ＝−Ａ1 ・（Ｖ1 −Ｖ3 ） ＝−Ａ1 ・［（１／２）・Ｖ2 −｛（１＋ｊ・１）／２｝・Ｖ2 ］ ＝ｊ・Ａ1 ・Ｖ2 ／２ ＝ｊβＶ2 （βはＡ1 ／２である） となり、掛算器３の一方の入力端子に入力される出力電
圧Ｖ4 は、掛算器３の他方の入力端子に入力される出力
電圧Ｖ2 に対して、位相が９０°進むことがわかる。出
力電圧Ｖ1 〜Ｖ4 の位相関係を、図５のベクトル図に示
す。
【０００６】
【発明が解決しようとする課題】上述した、クォドラチ
ャ検波方式のＦＭ検波回路にセラミック共振子を用いる
従来の位相シフト回路では、直列に接続されるトランジ
スタの数が多いため、すなわち、直流電源Ｖccと接地間
にトランジスタのベース・エミッタ間電圧Ｖbeが２個と
電流源が１個直列に接続されているので、この回路を動
作させるために、直流電源Ｖccが少なくても１．６ボル
ト以上必要である。しかしながら、ラジオ受信機のポケ
ット携帯化に伴って１個の電池（Ｖcc＝０．９ボルト）
で動作することが望まれ、より低電圧で動作する位相シ
フト回路が必要である。よって、本発明は簡単な構成で
より低電圧の回路電源で動作が可能な位相シフト回路を
提供することを目的とする。
ャ検波方式のＦＭ検波回路にセラミック共振子を用いる
従来の位相シフト回路では、直列に接続されるトランジ
スタの数が多いため、すなわち、直流電源Ｖccと接地間
にトランジスタのベース・エミッタ間電圧Ｖbeが２個と
電流源が１個直列に接続されているので、この回路を動
作させるために、直流電源Ｖccが少なくても１．６ボル
ト以上必要である。しかしながら、ラジオ受信機のポケ
ット携帯化に伴って１個の電池（Ｖcc＝０．９ボルト）
で動作することが望まれ、より低電圧で動作する位相シ
フト回路が必要である。よって、本発明は簡単な構成で
より低電圧の回路電源で動作が可能な位相シフト回路を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の位相シフト回路は、入力信号が互いの差動
入力として共通に供給される第１および第２の差動トラ
ンジスタ対と、上記第１および第２の差動トランジスタ
対をそれぞれ駆動する第１および第２の電流源と、上記
第１および第２の差動トランジスタ対の互いに同相関係
となるコレクタから出力される２つの信号が差動入力と
して供給される第３のトランジスタ差動増幅回路と、上
記第１の差動トランジスタ対の各コレクタの負荷回路と
して接続され、Ｙ結線若しくはΔ結線される抵抗負荷回
路と、上記第２の差動トランジスタ対のコレクタ出力側
の負荷回路として接続される、互いに並列に接続された
抵抗およびセラミック共振子とを含む並列共振回路と、
を備える。
め、本発明の位相シフト回路は、入力信号が互いの差動
入力として共通に供給される第１および第２の差動トラ
ンジスタ対と、上記第１および第２の差動トランジスタ
対をそれぞれ駆動する第１および第２の電流源と、上記
第１および第２の差動トランジスタ対の互いに同相関係
となるコレクタから出力される２つの信号が差動入力と
して供給される第３のトランジスタ差動増幅回路と、上
記第１の差動トランジスタ対の各コレクタの負荷回路と
して接続され、Ｙ結線若しくはΔ結線される抵抗負荷回
路と、上記第２の差動トランジスタ対のコレクタ出力側
の負荷回路として接続される、互いに並列に接続された
抵抗およびセラミック共振子とを含む並列共振回路と、
を備える。
【０００８】
【作用】上記構成において、直流電源Ｖccと接地間に直
列接続されるトランジスタの数を低減するために、３つ
の差動トランジスタ回路を並列に接続する。第１の差動
トランジスタ回路によって、振幅が調整可能で位相が入
力信号に対して１８０度異なる出力信号が得られる。第
２の差動トランジスタ回路によって、入力信号の周波数
が中間周波数のとき、入力信号と位相が４５度異なる出
力信号が得られる。２つの出力信号を第３の差動トラン
ジスタ回路でベクトル合成して入力信号に対して９０度
位相の異なる出力信号を得る。また、入力信号が中間周
波数から周波数偏倚するとき、入力信号の中間周波数か
らの偏倚に応じた位相の出力信号が得られる。この結
果、回路電源Ｖcc及び接地間の信号経路には、トランジ
スタのベース・エミッタ電圧Ｖbe１個と電流源１個とな
り、例えば、電池１本（Ｖcc＝０．９ボルト）でも動作
が可能な、低電圧の回路電源で足りる位相シフト回路が
得られる。
列接続されるトランジスタの数を低減するために、３つ
の差動トランジスタ回路を並列に接続する。第１の差動
トランジスタ回路によって、振幅が調整可能で位相が入
力信号に対して１８０度異なる出力信号が得られる。第
２の差動トランジスタ回路によって、入力信号の周波数
が中間周波数のとき、入力信号と位相が４５度異なる出
力信号が得られる。２つの出力信号を第３の差動トラン
ジスタ回路でベクトル合成して入力信号に対して９０度
位相の異なる出力信号を得る。また、入力信号が中間周
波数から周波数偏倚するとき、入力信号の中間周波数か
らの偏倚に応じた位相の出力信号が得られる。この結
果、回路電源Ｖcc及び接地間の信号経路には、トランジ
スタのベース・エミッタ電圧Ｖbe１個と電流源１個とな
り、例えば、電池１本（Ｖcc＝０．９ボルト）でも動作
が可能な、低電圧の回路電源で足りる位相シフト回路が
得られる。
【０００９】
【実施例】以下、本発明の第１の実施例について図１を
参照して説明する。同図において図４と対応する部分に
は同一符号を付し、かかる部分の説明は省略する。図１
において、位相シフト回路２は３つの差動増幅器によっ
て構成される。
参照して説明する。同図において図４と対応する部分に
は同一符号を付し、かかる部分の説明は省略する。図１
において、位相シフト回路２は３つの差動増幅器によっ
て構成される。
【００１０】第１の差動増幅器は、互いのエミッタが共
通に接続されたトランジスタＱ11及びＱ12、このエミッ
タに接続される電流源Ｉ4 、トランジスタＱ11及びＱ１
２の各コレクタに夫々一端が接続される抵抗Ｒ11及びＲ
12、抵抗Ｒ11及びＲ12の両他端と回路電源Ｖccとの間に
接続される抵抗Ｒ13、からなる。抵抗Ｒ11乃至Ｒ13は、
いわゆるＹ結線されている。この増幅器の入力端子であ
るトランジスタＱ11及びＱ12のベースには夫々抵抗Ｒ1
及びＲ2 を介して回路電源Ｖccからバイアスが与えられ
る。第２の差動増幅器は、互いのエミッタが共通に接続
されたトランジスタＱ13及びＱ14、このエミッタに接続
される電流源Ｉ5 、トランジスタＱ13のコレクタに接続
される回路電源Ｖcc、トランジスタＱ14のコレクタ及び
回路電源Ｖcc間に接続される互いに並列に接続された抵
抗Ｒ14及びセラミック共振子Ｚc 、からなる。セラミッ
ク共振子Ｚc は、リアクタンス素子であり、使用周波数
帯域において誘導性である。抵抗Ｒ14の抵抗値をセラミ
ック共振子Ｚc の共振点と反共振点の中間周波数でのイ
ンピーダンスと等しく設定する。増幅器の入力端子であ
るトランジスタＱ13及びＱ14のベースは、夫々トランジ
スタＱ11及びＱ12のベースに接続される。
通に接続されたトランジスタＱ11及びＱ12、このエミッ
タに接続される電流源Ｉ4 、トランジスタＱ11及びＱ１
２の各コレクタに夫々一端が接続される抵抗Ｒ11及びＲ
12、抵抗Ｒ11及びＲ12の両他端と回路電源Ｖccとの間に
接続される抵抗Ｒ13、からなる。抵抗Ｒ11乃至Ｒ13は、
いわゆるＹ結線されている。この増幅器の入力端子であ
るトランジスタＱ11及びＱ12のベースには夫々抵抗Ｒ1
及びＲ2 を介して回路電源Ｖccからバイアスが与えられ
る。第２の差動増幅器は、互いのエミッタが共通に接続
されたトランジスタＱ13及びＱ14、このエミッタに接続
される電流源Ｉ5 、トランジスタＱ13のコレクタに接続
される回路電源Ｖcc、トランジスタＱ14のコレクタ及び
回路電源Ｖcc間に接続される互いに並列に接続された抵
抗Ｒ14及びセラミック共振子Ｚc 、からなる。セラミッ
ク共振子Ｚc は、リアクタンス素子であり、使用周波数
帯域において誘導性である。抵抗Ｒ14の抵抗値をセラミ
ック共振子Ｚc の共振点と反共振点の中間周波数でのイ
ンピーダンスと等しく設定する。増幅器の入力端子であ
るトランジスタＱ13及びＱ14のベースは、夫々トランジ
スタＱ11及びＱ12のベースに接続される。
【００１１】第３の差動増幅器は、互いのエミッタが共
通に接続されたトランジスタＱ15及びＱ16、このエミッ
タに接続される電流源Ｉ6 、トランジスタＱ15のコレク
タ及び回路電源Ｖcc間に接続される抵抗Ｒ15、トランジ
スタＱ14のコレクタ及び回路電源Ｖcc間に接続される抵
抗Ｒ16、からなる。この増幅回路の入力端子であるトラ
ンジスタＱ15及びＱ16のベースは、夫々トランジスタＱ
14及びＱ12のコレクタに接続される。この増幅回路の出
力端子であるトランジスタＱ15及びＱ16の各コレクタ
は、掛算器３の一方の入力端子に接続される。
通に接続されたトランジスタＱ15及びＱ16、このエミッ
タに接続される電流源Ｉ6 、トランジスタＱ15のコレク
タ及び回路電源Ｖcc間に接続される抵抗Ｒ15、トランジ
スタＱ14のコレクタ及び回路電源Ｖcc間に接続される抵
抗Ｒ16、からなる。この増幅回路の入力端子であるトラ
ンジスタＱ15及びＱ16のベースは、夫々トランジスタＱ
14及びＱ12のコレクタに接続される。この増幅回路の出
力端子であるトランジスタＱ15及びＱ16の各コレクタ
は、掛算器３の一方の入力端子に接続される。
【００１２】図示しない周波数変換器から出力される中
間周波信号は差動増幅器で構成される中間周波増幅器１
で増幅される。中間周波増幅器１の正相出力は、結合コ
ンデンサＣ1 を介して位相シフト回路２のトランジスタ
Ｑ11及びＱ13の各ベースに与えられる。逆相出力は、結
合コンデンサＣ2 を介してトランジスタＱ12及びＱ14の
各ベースに与えられる。上述したように位相シフト回路
２の出力は、トランジスタＱ15及びＱ16のコレクタから
取り出され、掛算器３の一方の入力端子に与えられる。
また、中間周波増幅器１の正相出力及び逆相出力（差動
出力）は、結合コンデンサＣ1 及びＣ2 を介して掛算器
３の他方入力端子に供給される。
間周波信号は差動増幅器で構成される中間周波増幅器１
で増幅される。中間周波増幅器１の正相出力は、結合コ
ンデンサＣ1 を介して位相シフト回路２のトランジスタ
Ｑ11及びＱ13の各ベースに与えられる。逆相出力は、結
合コンデンサＣ2 を介してトランジスタＱ12及びＱ14の
各ベースに与えられる。上述したように位相シフト回路
２の出力は、トランジスタＱ15及びＱ16のコレクタから
取り出され、掛算器３の一方の入力端子に与えられる。
また、中間周波増幅器１の正相出力及び逆相出力（差動
出力）は、結合コンデンサＣ1 及びＣ2 を介して掛算器
３の他方入力端子に供給される。
【００１３】次に、位相シフト回路２の動作について説
明する。中間周波増幅器１の差動出力によって加えられ
た信号Ｖ5 は、トランジスタＱ11及びＱ12で構成される
第１の差動増幅器と、トランジスタＱ13及びＱ14で構成
される第２の差動増幅器とで夫々ゲイン倍されることに
より、トランジスタＱ12のコレクタに現れる信号Ｖ6と
トランジスタＱ14のコレクタに現れる信号Ｖ7 は次式で
現わすことができる。 Ｖ6 ＝｛Ｒ12／（４・ＶT ／Ｉ4 ）｝・Ｖ5 ＝｛（Ｒ12・Ｉ4 ）／（４・ＶT ）｝・Ｖ5 Ｖ7 ＝｛Ｒ14・Ｚc ／（Ｒ14＋Ｚc ）／（４・ＶT ／Ｉ5 ）｝・Ｖ5 ここで、Ｚc は、セラミック共振子のインピーダンス、
ＶT は、熱電圧（＝ｋＴ／ｑ、ｋはボルツマン定数、Ｔ
は絶対温度、ｑは電子の電荷量）である。
明する。中間周波増幅器１の差動出力によって加えられ
た信号Ｖ5 は、トランジスタＱ11及びＱ12で構成される
第１の差動増幅器と、トランジスタＱ13及びＱ14で構成
される第２の差動増幅器とで夫々ゲイン倍されることに
より、トランジスタＱ12のコレクタに現れる信号Ｖ6と
トランジスタＱ14のコレクタに現れる信号Ｖ7 は次式で
現わすことができる。 Ｖ6 ＝｛Ｒ12／（４・ＶT ／Ｉ4 ）｝・Ｖ5 ＝｛（Ｒ12・Ｉ4 ）／（４・ＶT ）｝・Ｖ5 Ｖ7 ＝｛Ｒ14・Ｚc ／（Ｒ14＋Ｚc ）／（４・ＶT ／Ｉ5 ）｝・Ｖ5 ここで、Ｚc は、セラミック共振子のインピーダンス、
ＶT は、熱電圧（＝ｋＴ／ｑ、ｋはボルツマン定数、Ｔ
は絶対温度、ｑは電子の電荷量）である。
【００１４】更に、Ｉ4 ＝Ｉ5 ＝Ｉ、２・Ｒ11＝２・Ｒ
12＝Ｒ14＝１［ｋΩ］、｜Ｚc ｜＝１［ｋΩ］に設定す
ると、 Ｖ6 ＝［（１・Ｉ）／｛２・（４・ＶT ）｝］・Ｖ5 Ｖ7 ＝｛（１・ｊ・１）／（１＋ｊ・１）／（４・ＶT ／Ｉ）｝・Ｖ5 ＝［１・（１＋ｊ）・Ｉ／｛２・（４・ＶT ）｝］・Ｖ5 となる。更に、トランジスタＱ15及びＱ16で構成される
第３の差動増幅器の出力信号Ｖ8 は、信号Ｖ7 とＶ6 と
の差のゲイン倍である。第３の差動増幅器のゲインをＡ
2 とすると、 Ｖ8 ＝Ａ2 ・（Ｖ7 −Ｖ6 ） ＝Ａ2 ・{(１＋ｊ）−１｝・Ｉ／｛２・（４・ＶT )}・Ｖ5 ＝ｊ・α・Ｖ5 （αは定数である） となり、Ｖ8 はＶ5 に対して位相が９０°進むことがわ
かる。
12＝Ｒ14＝１［ｋΩ］、｜Ｚc ｜＝１［ｋΩ］に設定す
ると、 Ｖ6 ＝［（１・Ｉ）／｛２・（４・ＶT ）｝］・Ｖ5 Ｖ7 ＝｛（１・ｊ・１）／（１＋ｊ・１）／（４・ＶT ／Ｉ）｝・Ｖ5 ＝［１・（１＋ｊ）・Ｉ／｛２・（４・ＶT ）｝］・Ｖ5 となる。更に、トランジスタＱ15及びＱ16で構成される
第３の差動増幅器の出力信号Ｖ8 は、信号Ｖ7 とＶ6 と
の差のゲイン倍である。第３の差動増幅器のゲインをＡ
2 とすると、 Ｖ8 ＝Ａ2 ・（Ｖ7 −Ｖ6 ） ＝Ａ2 ・{(１＋ｊ）−１｝・Ｉ／｛２・（４・ＶT )}・Ｖ5 ＝ｊ・α・Ｖ5 （αは定数である） となり、Ｖ8 はＶ5 に対して位相が９０°進むことがわ
かる。
【００１５】更に、抵抗値の設定をＲ11＝Ｒ12＝２・Ｒ
13とすることによって、トランジスタＱ15及びＱ16のベ
ースの直流電位も等しくなり、トランジスタＱ15及びＱ
16で構成される第３の差動増幅が増幅器として正常に動
作する。図２に信号Ｖ5 〜Ｖ8 の位相関係をベクトル図
で示す。同ベクトル図においてｘは定数である。
13とすることによって、トランジスタＱ15及びＱ16のベ
ースの直流電位も等しくなり、トランジスタＱ15及びＱ
16で構成される第３の差動増幅が増幅器として正常に動
作する。図２に信号Ｖ5 〜Ｖ8 の位相関係をベクトル図
で示す。同ベクトル図においてｘは定数である。
【００１６】図３は、本発明の他の実施例を示してい
る。同図において図１と対応する部分には同一符号を付
している。この実施例では、図１に示されるトランジス
タＱ11及びＱ12で構成される第１の差動増幅器における
負荷回路のスター接続された抵抗Ｒ11〜Ｒ13をＹ−△変
換をしたもので、図１に示される第１の実施例の回路と
同様に動作する。
る。同図において図１と対応する部分には同一符号を付
している。この実施例では、図１に示されるトランジス
タＱ11及びＱ12で構成される第１の差動増幅器における
負荷回路のスター接続された抵抗Ｒ11〜Ｒ13をＹ−△変
換をしたもので、図１に示される第１の実施例の回路と
同様に動作する。
【００１７】このように、本発明の各実施回路によれ
ば、直流電源Ｖccと接地間にトランジスタのＶBEが１個
と、電流源が１個直列に接続される構成であるので、
０．９ボルトの回路電源Ｖccで駆動することが可能とな
る。
ば、直流電源Ｖccと接地間にトランジスタのＶBEが１個
と、電流源が１個直列に接続される構成であるので、
０．９ボルトの回路電源Ｖccで駆動することが可能とな
る。
【００１８】
【発明の効果】以上説明したように本発明の位相シフト
回路は、従来の回路に比べて直流電源Ｖccと接地間に直
列に接続するトランジスタ数を減らしており、電池１本
（Ｖcc＝０．９ボルト）でも動作可能である。これによ
り、低電圧で動作するＦＭ受信機の、例えば、セラミッ
ク共振子を使用したクォドラチャ検波方式のＦＭ検波回
路に用いる位相シフト回路を実現できる。
回路は、従来の回路に比べて直流電源Ｖccと接地間に直
列に接続するトランジスタ数を減らしており、電池１本
（Ｖcc＝０．９ボルト）でも動作可能である。これによ
り、低電圧で動作するＦＭ受信機の、例えば、セラミッ
ク共振子を使用したクォドラチャ検波方式のＦＭ検波回
路に用いる位相シフト回路を実現できる。
【図１】本発明の位相シフト回路の実施例を示す回路
図。
図。
【図２】実施例における信号の位相関係を示したベクト
ル図。
ル図。
【図３】本発明の位相シフト回路の他の実施例を示す回
路図。
路図。
【図４】従来の位相シフト回路の例を示す回路図。
【図５】従来例における信号の位相関係を示したベクト
ル図。
ル図。
１ 中間周波増幅器 ２ 位相シフト回路 ３ 掛算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−81905（ＪＰ，Ａ) 特開 昭62−115810（ＪＰ，Ａ) 特開 平３−238906（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 3/06 H03H 11/20
Claims (11)
- 【請求項１】入力信号がともにそれぞれの差動入力とし
て入力される第１および第２の差動トランジスタ対と、 前記第１および第２の差動トランジスタ対をそれぞれ駆
動する第１および第２の電流源と、 前記第１の差動トランジスタ対の各コレクタへそれぞれ
接続された第１の負荷回路と、 前記第２の差動トランジスタ対のコレクタのうち出力端
子に近い方の出力側コレクタへ接続された第２の負荷回
路と、 第１および第２の信号が差動入力として入力される第３
の差動トランジスタ対と、 前記第３の差動トランジスタ対の各コレクタへそれぞれ
接続された第３の負荷回路とを備え、 前記第１の信号は、前記入力信号と同相関係にあり、か
つ、前記第１の差動トランジスタ対のいずれかのコレク
タから出力され、 前記第２の信号は、前記入力信号と異相関係にあり、か
つ、前記第２の差動トランジスタ対の前記出力側コレク
タから出力され、 前記第３の差動トランジスタ対は、各コレクタのそれぞ
れから位相シフト信号を出力し、 前記位相シフト信号は、前記入力信号と異相関係にある
ことを特徴とする位相シフト回路。 - 【請求項２】前記第１の負荷回路は、Ｙ結線された複数
の抵抗を含むことを特徴とする請求項１に記載の位相シ
フト回路。 - 【請求項３】前記第１の負荷回路は、Δ結線された複数
の抵抗を含むことを特徴とする請求項１に記載の位相シ
フト回路。 - 【請求項４】前記第３の差動トランジスタ対の差動入力
における直流電位がともに等しくなり、かつ、前記第１
および第２の差動トランジスタ対のコレクタから出力さ
れる前記第１および前記第２の信号の実数部同士がとも
に等しくなるように、前記第１の負荷回路の抵抗値と前
記第１の電流源の電流値とが調整されていることを特徴
とする請求項２または３に記載の位相シフト回路。 - 【請求項５】前記第２の負荷回路は、並列に接続された
抵抗およびリアクタンス素子を備えた共振回路を含むこ
とを特徴とする請求項１ないし４のいずれかに記載の位
相シフト回路。 - 【請求項６】前記リアクタンス素子の抵抗値は、所定の
周波数において生ずる偏倚に応じて変化し、 前記リアクタンス素子のインピーダンスの絶対値は、前
記所定の周波数において前記抵抗の抵抗値と等しいこと
を特徴とする請求項５に記載の位相シフト回路。 - 【請求項７】前記リアクタンス素子は、セラミック共振
子であることを特徴とする請求項５または６に記載の位
相シフト回路。 - 【請求項８】前記所定の周波数は、前記セラミック共振
子が有する共振点と反共振点との略中間の周波数である
ことを特徴とする請求項７に記載の位相シフト回路。 - 【請求項９】前記第２の差動トランジスタ対の前記出力
側コレクタから出力した前記第２の信号と前記第１の信
号とが互いに異相関係を有するように、前記第１の差動
トランジスタ対のベースが前記第２の差動トランジスタ
対のベースにそれぞれ接続されていることを特徴とする
請求項５ないし８のいずれかに記載の位相シフト回路。 - 【請求項１０】入力信号が互いの差動入力として共通に
供給される第１および第２の差動トランジスタ対と、 前記第１および第２の差動トランジスタ対をそれぞれ駆
動する第１および第２の電流源と、 前記第１および第２の差動トランジスタ対の互いに同相
関係となるコレクタから出力される２つの信号が差動入
力として供給される第３のトランジスタ差動増幅回路
と、 前記第１の差動トランジスタ対の各コレクタの負荷回路
として接続され、Ｙ結線若しくはΔ結線される抵抗負荷
回路と、 前記第２の差動トランジスタ対のコレクタ出力側の負荷
回路として接続され、互いに並列に接続された抵抗とセ
ラミック共振子とを含む並列共振回路と、 を備えた位相シフト回路。 - 【請求項１１】入力信号が互いの差動入力として共通に
供給される第１および第２の差動トランジスタ対と、 前記第１および第２の差動トランジスタ対をそれぞれ駆
動する第１および第２の電流源と、 前記第１および第２の差動トランジスタ対の互いに同相
関係となるコレクタから出力される２つの信号が差動入
力として供給される第３のトランジスタ差動増幅回路
と、 前記第１の差動トランジスタ対の各コレクタの負荷回路
として接続され、Ｙ結線若しくはΔ結線される抵抗負荷
回路と、 前記第２の差動トランジスタ対のコレクタ出力側の負荷
回路として接続され、互いに並列に接続される抵抗およ
びこの抵抗と所定の周波数において等しい値となり、該
周波数からの偏倚に応じて値を変えるリアクタンス素子
を含む並列共振回路と、 を備えた位相シフト回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09404093A JP3204565B2 (ja) | 1993-04-21 | 1993-04-21 | 位相シフト回路 |
| KR1019940008155A KR0131175B1 (ko) | 1993-04-21 | 1994-04-19 | 위상 시프트 회로 |
| US08/230,826 US5448196A (en) | 1993-04-21 | 1994-04-21 | Phase shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09404093A JP3204565B2 (ja) | 1993-04-21 | 1993-04-21 | 位相シフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310938A JPH06310938A (ja) | 1994-11-04 |
| JP3204565B2 true JP3204565B2 (ja) | 2001-09-04 |
Family
ID=14099461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09404093A Expired - Lifetime JP3204565B2 (ja) | 1993-04-21 | 1993-04-21 | 位相シフト回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5448196A (ja) |
| JP (1) | JP3204565B2 (ja) |
| KR (1) | KR0131175B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2284719B (en) * | 1993-12-13 | 1998-03-11 | Nec Corp | Differential circuit capable of accomplishing a desirable characteritic |
| US5706082A (en) * | 1996-05-14 | 1998-01-06 | Alimenterics Inc. | Optogalvanic spectroscopy with phase independent detection |
| US5864246A (en) * | 1997-03-31 | 1999-01-26 | Lsi Logic Corporation | Method and apparatus for doubling a clock signal using phase interpolation |
| US5983082A (en) * | 1997-10-31 | 1999-11-09 | Motorola, Inc. | Phase quadrature signal generator having a variable phase shift network |
| US6411145B1 (en) * | 2001-06-14 | 2002-06-25 | Lsi Logic Corporation | Feedback control of clock duty cycle |
| US7400187B1 (en) * | 2001-10-02 | 2008-07-15 | National Semiconductor Corporation | Low voltage, low Z, band-gap reference |
| DE112015007105T5 (de) | 2015-12-11 | 2018-08-02 | Gm Global Technology Operations, Llc | Aktive quadraturschaltungen für hochfrequenzanwendungen |
| CN105978531A (zh) * | 2016-05-09 | 2016-09-28 | 复旦大学 | 一种基于负群延时补偿的实时延时移相器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852624A (en) * | 1972-04-03 | 1974-12-03 | Motorola Inc | Phase shifting network |
| JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
| JPS62135008A (ja) * | 1985-12-07 | 1987-06-18 | Toshiba Corp | 位相シフト回路 |
| US4866314A (en) * | 1986-07-18 | 1989-09-12 | Tektronix, Inc. | Programmable high-speed digital delay circuit |
| GB2209896B (en) * | 1987-09-17 | 1991-05-29 | Plessey Co Plc | A phase shift arrangement |
| US4795923A (en) * | 1987-11-25 | 1989-01-03 | Tektronix, Inc. | Adjustable delay circuit |
-
1993
- 1993-04-21 JP JP09404093A patent/JP3204565B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-19 KR KR1019940008155A patent/KR0131175B1/ko not_active IP Right Cessation
- 1994-04-21 US US08/230,826 patent/US5448196A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06310938A (ja) | 1994-11-04 |
| KR0131175B1 (ko) | 1998-10-01 |
| US5448196A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532637A (en) | Linear low-noise mixer | |
| US4058771A (en) | Double-balanced frequency converter | |
| US4117415A (en) | Bridge amplifiers employing complementary transistors | |
| WO2001001564A1 (fr) | Circuit a semiconducteur | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| JP3204565B2 (ja) | 位相シフト回路 | |
| JPH03123210A (ja) | ２段縦続差動増幅器 | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| JPH1093390A (ja) | 相互コンダクタンス増幅器および電圧制御発振器 | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| US6133763A (en) | High impedance circuit | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| JP3392682B2 (ja) | ミキサー回路 | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPS6318362B2 (ja) | ||
| JP3152715B2 (ja) | 掛算回路 | |
| JPH0527282B2 (ja) | ||
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH0239881B2 (ja) | ||
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPH0752810B2 (ja) | Ｆｍ直交復調器 | |
| JP4075127B2 (ja) | 位相シフト回路 | |
| JP2881770B2 (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |