JPS5947486B2 - パルス幅変調増巾回路 - Google Patents
パルス幅変調増巾回路Info
- Publication number
- JPS5947486B2 JPS5947486B2 JP51146325A JP14632576A JPS5947486B2 JP S5947486 B2 JPS5947486 B2 JP S5947486B2 JP 51146325 A JP51146325 A JP 51146325A JP 14632576 A JP14632576 A JP 14632576A JP S5947486 B2 JPS5947486 B2 JP S5947486B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- supplied
- integrator
- signal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
Description
【発明の詳細な説明】
本発明は音声信号等の低周波信号を一旦被パルス幅変調
信号に変換してこれを増幅し、再び元の低周波信号に復
調するようにしたパルス幅変調増幅回路に関する。
信号に変換してこれを増幅し、再び元の低周波信号に復
調するようにしたパルス幅変調増幅回路に関する。
まず第１図を参照して従来のパルス幅変調増巾回路の一
例を説明する。
例を説明する。
第１図に於いて１は音声信号等の低周波信号の供給され
る入力端子であもこの入力端子１よりの低周波信号はイ
ンバータ（反転増巾回路）２に供給されて位相反転され
た後、バッファ（インピーダンス変換回路）３に供給さ
れ、抵抗値Ｒ１の抵抗器４を通じて積分器５に供給され
る。
る入力端子であもこの入力端子１よりの低周波信号はイ
ンバータ（反転増巾回路）２に供給されて位相反転され
た後、バッファ（インピーダンス変換回路）３に供給さ
れ、抵抗値Ｒ１の抵抗器４を通じて積分器５に供給され
る。
積分器５１の出力は高利得増巾器８に供給され、その出
力がパルス出力増重器９Ｉに供給され、その出力が低域
通過Ｐ波器１１に供給される。
力がパルス出力増重器９Ｉに供給され、その出力が低域
通過Ｐ波器１１に供給される。
又、パルス増巾器９の出力の一部は抵抗値Ｒ３の負帰還
用抵抗器１０１を通じて積分器５・の入力側に供給され
る。
用抵抗器１０１を通じて積分器５・の入力側に供給され
る。
又、６・は矩形波信号発生器で、之はデユーティ５０係
の矩形波信号を発生し、その信号が抵抗値Ｒ２の抵抗器
１７１を通じて積分器５の入力端子に供給される。
の矩形波信号を発生し、その信号が抵抗値Ｒ２の抵抗器
１７１を通じて積分器５の入力端子に供給される。
そして、低域通過Ｐ波器１１より入力端子千に供給され
た低周波信号の増巾された低周波信号が出力端子１２に
得られる。
た低周波信号の増巾された低周波信号が出力端子１２に
得られる。
次にこの第１図のパルス幅変調増巾回路の動作を第２図
の波形図をも参照して説明しよう。
の波形図をも参照して説明しよう。
矩形波信号発生器６・より振幅がＥＣのデユーティ５０
係の矩形波信号が発生し、これにより積分器５の。
係の矩形波信号が発生し、これにより積分器５の。
Ｅ入力側には第２図Ａに示す如（、振幅か、旦の電流、
Ωが流れる。
Ωが流れる。
又、パルス出力増巾器９の出力側に振幅がＥ。
の矩形波電圧カニ型すれ、これにより積分器５０入力側
には振幅かｍ＝の電流ユがＲ３Ｒ３ 流れる。
には振幅かｍ＝の電流ユがＲ３Ｒ３ 流れる。
そして、積分器５０入力側でこれら電流が加算されて第
２図Ｃに示す如き和の電流が積分器１５に供給され、そ
してこの和 の電流が極性反転されて積分されて、第２図りに示す如
き積分出力 が得ら れ、之に基づきパルス出力増巾器９の出力側には第２図
Ｅに示す如き増沖された被パルス幅変調信号が得られる
。
２図Ｃに示す如き和の電流が積分器１５に供給され、そ
してこの和 の電流が極性反転されて積分されて、第２図りに示す如
き積分出力 が得ら れ、之に基づきパルス出力増巾器９の出力側には第２図
Ｅに示す如き増沖された被パルス幅変調信号が得られる
。
そしてこれが低周波Ｐ波器（１υに供給されることによ
り出力端子１２に元の低周波信号の増巾されたものが得
られる。
り出力端子１２に元の低周波信号の増巾されたものが得
られる。
この場合低周波信号のレベルの変化によって第２図Ｅの
被パネル幅変調信号のパルス幅が破線の如く変化しても
、矩形波信号発生回路６よりの輌２図Ａに示す矩形波電
流の立上り時点は常に一致し、第２図Ｅの矩形波信号の
立下りの部分だけが低周波信号のレベルに応じて変化す
る。
被パネル幅変調信号のパルス幅が破線の如く変化しても
、矩形波信号発生回路６よりの輌２図Ａに示す矩形波電
流の立上り時点は常に一致し、第２図Ｅの矩形波信号の
立下りの部分だけが低周波信号のレベルに応じて変化す
る。
周一この第１図の回路の利得は上ユとなり〜又ロック条
件は となる。
件は となる。
この第１図のパルス幅変調増巾回路は被パルス幅変調信
号のくり返し周波数を一定にすることができると共に、
低周波沖波器１１の前段より積分器５に負帰還をかける
ようにしているので、充分な負帰還を掛けることが可能
であり、このため変調歪率を充分小にすることができる
という特徴を有する。
号のくり返し周波数を一定にすることができると共に、
低周波沖波器１１の前段より積分器５に負帰還をかける
ようにしているので、充分な負帰還を掛けることが可能
であり、このため変調歪率を充分小にすることができる
という特徴を有する。
その反面この第１図のパルス幅変調増巾回路は、積分器
５に供給する低周波信号と、出力端子１２より得ら糺る
増幅された低周波信号とはその位相が互いに逆になるた
め、上述した如く入力低周波信号をインバータ２を介し
て供給しなければならないという欠点がある。
５に供給する低周波信号と、出力端子１２より得ら糺る
増幅された低周波信号とはその位相が互いに逆になるた
め、上述した如く入力低周波信号をインバータ２を介し
て供給しなければならないという欠点がある。
又、積分器５に対する入力インピーダンスが抵抗器４の
抵抗値Ｒ１と低いものとなるため、インピーダンス変換
用のバッファ３を必要とする。
抵抗値Ｒ１と低いものとなるため、インピーダンス変換
用のバッファ３を必要とする。
かかる点に鑑み、本発明は被パルス幅変調信号のくり返
し周波数が一定で変調歪率を充分小にすることができる
と共に、インバータを用いずして全体として同相増巾回
路を構成することのできるパルス幅被変調増巾回路を提
案せんとするものである。
し周波数が一定で変調歪率を充分小にすることができる
と共に、インバータを用いずして全体として同相増巾回
路を構成することのできるパルス幅被変調増巾回路を提
案せんとするものである。
以下に第３図〜第５図を参照して本発明をその一実施例
につき詳細に説明する。
につき詳細に説明する。
第３図はその実施例のブロック線図であり、第４図及び
第５図はその各ブロックの具体構成を示した回路図であ
って、第３図と第４図及び第５図とには対応する部分に
同一符号を付して示しである。
第５図はその各ブロックの具体構成を示した回路図であ
って、第３図と第４図及び第５図とには対応する部分に
同一符号を付して示しである。
１は音声信号等の低周波信号の供給される入力端子であ
る。
る。
５′は平衡形積分器であって、本例ではミラー積分器で
ある。
ある。
第４図にこの積分器５′の具体回路が示されているが、
ＱＩＯ−Ｑ１６はいずれもトランジスタであって、その
うちＱＩＯ，Ｑｌｌ、Ｑ１４、Ｑ１５及びＱ１６は夫々
バイポーラトランジスタ、Ｑ１２及びＱ１３は夫々接合
形電界効果トランジスタである。
ＱＩＯ−Ｑ１６はいずれもトランジスタであって、その
うちＱＩＯ，Ｑｌｌ、Ｑ１４、Ｑ１５及びＱ１６は夫々
バイポーラトランジスタ、Ｑ１２及びＱ１３は夫々接合
形電界効果トランジスタである。
そして、入力端子１に低周波信号が供給され、これが適
当に電圧分割されて電界効果トランジスタＱ１２のゲー
トに供給され、このトランジスタＱ１゜のドレインより
の出力がトランジスタＱ１５０ベースに供給され、トラ
ンジスタＱ１５のコレクタよりの出力がコンデンサを介
して電界効果トランジスタＱ１３のゲートに供給される
ようになされている。
当に電圧分割されて電界効果トランジスタＱ１２のゲー
トに供給され、このトランジスタＱ１゜のドレインより
の出力がトランジスタＱ１５０ベースに供給され、トラ
ンジスタＱ１５のコレクタよりの出力がコンデンサを介
して電界効果トランジスタＱ１３のゲートに供給される
ようになされている。
伺、十Ｂ１及び−Ｂ１は直流電源を示しｔｌ及びｔ２は
夫々第５図の端子ｔ１′、１／に接続される端子を示す
。
夫々第５図の端子ｔ１′、１／に接続される端子を示す
。
８は平衡形積分器５．′の出力の供給される高利得増巾
器であって、これは第５図に示す如（、ＩＣ回路にて構
成され、之には正及び負の電源子Ｂ１及び−Ｂ１が接続
されている。
器であって、これは第５図に示す如（、ＩＣ回路にて構
成され、之には正及び負の電源子Ｂ１及び−Ｂ１が接続
されている。
９は高利得増巾器８の出力の供給されるパルス出力増巾
器で、第５図にその具体回路が示されている。
器で、第５図にその具体回路が示されている。
Ｑ１□〜Ｑ２２はトランジスタであって、そのうちＱ１
７及びＱ１８はバイポーラトランジスタ、Ｑ１９〜Ｑ２
２は夫々接合形電界効果トランジスタである。
７及びＱ１８はバイポーラトランジスタ、Ｑ１９〜Ｑ２
２は夫々接合形電界効果トランジスタである。
又、十Ｂ２、−Ｂ２及び十Ｂ３、−Ｂ３は夫夫直流電源
であって直流電源±Ｂ１、±Ｂ２及び±Ｂ３は、直流電
源子Ｂ２の電圧（絶対値）が一番高く、その次に±Ｂ３
が高く、十Ｂ１が一番低い。
であって直流電源±Ｂ１、±Ｂ２及び±Ｂ３は、直流電
源子Ｂ２の電圧（絶対値）が一番高く、その次に±Ｂ３
が高く、十Ｂ１が一番低い。
このパルス出力増巾器９はプッシュプル増巾回路構成で
ある。
ある。
１１はパルス出力増巾器９の出力の供給される低域通過
Ｐ波器である。
Ｐ波器である。
これの具体回路は第５図に示される如くコイル１１ａ及
びコンデンサ１１ｂから構成されており、その出力側が
増巾された低周波信号の得られる出力端子１２に接続さ
れている。
びコンデンサ１１ｂから構成されており、その出力側が
増巾された低周波信号の得られる出力端子１２に接続さ
れている。
６・は矩形波信号発生器であって、その具体回路は第４
図に示されている。
図に示されている。
Ｑ１〜Ｑ４はバイポーラトランジスタ、Ｑ５は接合形電
界効果トランジスタであって、トランジスタＱ□は正弦
波信号の得られる発振器の発振能動素子である。
界効果トランジスタであって、トランジスタＱ□は正弦
波信号の得られる発振器の発振能動素子である。
又、トランジスタＱ２及びＱ３等により構成される回路
は、上述の正弦波発振器よりの正弦波を矩形波信号に波
形整形する回路である。
は、上述の正弦波発振器よりの正弦波を矩形波信号に波
形整形する回路である。
トランジスタＱ４はこの矩形波信号を増巾する増巾用ト
ランジスタである。
ランジスタである。
又、トランジスタＱ５はそのトランジスタＱ４ の負荷
となる。
となる。
１５はこの矩形波信号発生器よりの矩形波信号が供給さ
れるバッファ（インピーダンスを犬から小に変換するイ
ンピーダンス変換回路）である。
れるバッファ（インピーダンスを犬から小に変換するイ
ンピーダンス変換回路）である。
Ｑ６〜Ｑ９ はバイポーラトランジスタであって、これ
らはプッシュプル動作を行なうように接続されたエミッ
タフォロア回路である。
らはプッシュプル動作を行なうように接続されたエミッ
タフォロア回路である。
そして矩形波信号発生器６よりの出力が結合コンデンサ
αりを介してこのバッファ１５０入力側に接続される。
αりを介してこのバッファ１５０入力側に接続される。
又、トランジスタＱ６ 、Ｑ７の各ベースは抵抗器（至
）を通じて接地され、トランジスタＱ８及びＱ９のベー
スも抵抗器２０を通じて接地されている。
）を通じて接地され、トランジスタＱ８及びＱ９のベー
スも抵抗器２０を通じて接地されている。
そして入力端子１よりの低周波信号が平衡形積分器５′
・の非反転入力端子即ち電界効果トランジスタＱ１２の
ゲートに供給されると共に、パルス出力増巾器９１の出
力の一部が抵抗値がＲ４の負帰還用抵抗器１３を通じて
平衡形積分器５′・の反転入力端子、即ち電界効果トラ
ンジスタＱ１３のゲートに供給される。
・の非反転入力端子即ち電界効果トランジスタＱ１２の
ゲートに供給されると共に、パルス出力増巾器９１の出
力の一部が抵抗値がＲ４の負帰還用抵抗器１３を通じて
平衡形積分器５′・の反転入力端子、即ち電界効果トラ
ンジスタＱ１３のゲートに供給される。
更に矩形波信号発生器６よりの矩形波信号がインピーダ
ンス変換用バッファ１５及び抵抗値Ｒ５の抵抗線６の直
列回路より成るインピーダンス回路１４を通じてインピ
ーダンスが犬から小にインピーダンス変換されて平衡形
積分器５′の反転入力端子、即ち電界効果トランジスタ
Ｑ１３のゲートに供給される。
ンス変換用バッファ１５及び抵抗値Ｒ５の抵抗線６の直
列回路より成るインピーダンス回路１４を通じてインピ
ーダンスが犬から小にインピーダンス変換されて平衡形
積分器５′の反転入力端子、即ち電界効果トランジスタ
Ｑ１３のゲートに供給される。
尚、このパルス幅変調増幅回路の利得＆’！であり、ロ
ック条件は であ る。
ック条件は であ る。
この場合Ｅｏはパルス出力増巾器（９）の出力側に得ら
れる矩形波電圧の振巾であり、ＥＣはバッファ１５の出
力側に得られる矩形電圧の振巾であぺ尚、本実施例では
矩形波信号発生器６及びバッファ１５を２チャンネル或
いは４チヤンネルのステレオ再生装置に使用する場合に
は、その各チャンネルに共通なものとして使用すること
ができる。
れる矩形波電圧の振巾であり、ＥＣはバッファ１５の出
力側に得られる矩形電圧の振巾であぺ尚、本実施例では
矩形波信号発生器６及びバッファ１５を２チャンネル或
いは４チヤンネルのステレオ再生装置に使用する場合に
は、その各チャンネルに共通なものとして使用すること
ができる。
尚、この第３図〜第５図のパルス幅変調増巾回路の動作
はほぼ第１図の従来のパルス幅変調増巾回路と同様であ
るのでその動作の説明は省略すべ本発明パルス幅変調増
巾回路によれば、第１図の場合と同様に、被パルス幅変
調信号の繰り返し周波数が一定にできると共に、低域通
過Ｐ波器の前段より積分器に負帰還を掛けているので、
その負帰還を充分かげることができ、之により変調歪率
を充分小にできるは勿論であるが、それに加えて積分器
として平衡形積分器を使用したので、インバータを用い
ずして入出力低周波信号を同相としてパルス幅変調増巾
回路を同相増巾回路として構成することができる。
はほぼ第１図の従来のパルス幅変調増巾回路と同様であ
るのでその動作の説明は省略すべ本発明パルス幅変調増
巾回路によれば、第１図の場合と同様に、被パルス幅変
調信号の繰り返し周波数が一定にできると共に、低域通
過Ｐ波器の前段より積分器に負帰還を掛けているので、
その負帰還を充分かげることができ、之により変調歪率
を充分小にできるは勿論であるが、それに加えて積分器
として平衡形積分器を使用したので、インバータを用い
ずして入出力低周波信号を同相としてパルス幅変調増巾
回路を同相増巾回路として構成することができる。
更に、２チヤンネル、４チヤンネル等のステレオ再生装
置に本発明を適用する場合は、一つの矩形波信号発生器
を各チャンネルに共用することができる。
置に本発明を適用する場合は、一つの矩形波信号発生器
を各チャンネルに共用することができる。
又、インピーダンス変換用のバッファ１５に於いて、そ
の入力側のＲ１点のインピーダンスは直流的には抵抗器
・１８及び２０を夫々１０にΩ程度にすることにより、
直流的には１０にΩ、交流的には数百Ω程度にすること
ができ、又出力側の点Ｐ２のインピーダンスは直流的に
も交流的にも と なり、これは積分器５′の入力側に挿入された抵抗器１
６の抵抗値Ｒ５（＝３．３にΩ）に比し充分小さくする
ことができる。
の入力側のＲ１点のインピーダンスは直流的には抵抗器
・１８及び２０を夫々１０にΩ程度にすることにより、
直流的には１０にΩ、交流的には数百Ω程度にすること
ができ、又出力側の点Ｐ２のインピーダンスは直流的に
も交流的にも と なり、これは積分器５′の入力側に挿入された抵抗器１
６の抵抗値Ｒ５（＝３．３にΩ）に比し充分小さくする
ことができる。
尚、ｈＦＥは例えば１００程度である。
従ってこのパルス幅変調増巾回路全体のシステムの利得
を全周波数に亘ってほぼ一定にすることができる。
を全周波数に亘ってほぼ一定にすることができる。
尚第４図に於ける結合コンデンサ１１及び抵抗器１８は
その容量及び抵抗値で決まる時定数を矩形波信号発生器
６よりの矩形波信号が伝送できる程度の小さな時定数と
し、バッファ（５）により直流領域まで出力インピーダ
ンスを小となるようにすることにより、電源投入時の動
作点の安定度が高まると共に、周波数全域に亘って利得
が一定で、且つ立上りの速いパルス幅変調増巾回路を得
ることができる。
その容量及び抵抗値で決まる時定数を矩形波信号発生器
６よりの矩形波信号が伝送できる程度の小さな時定数と
し、バッファ（５）により直流領域まで出力インピーダ
ンスを小となるようにすることにより、電源投入時の動
作点の安定度が高まると共に、周波数全域に亘って利得
が一定で、且つ立上りの速いパルス幅変調増巾回路を得
ることができる。
第１図は従来のパルス幅変調増巾回路の一例を示すブロ
ック線図、第２図は波形図、第３図は本発明の一実施例
を示すブロック線図、第４図及び第５図は第３図の具体
回路を示す回路図である。 １は低周波信号入力端子、（５′）は平衡形積分器。 ６１は矩形波信号発生器、８は高利得増巾器、９Ｉはパ
ルス出力増巾器、１１は低域通過沖波器、１２は低周波
信号出力端子、１３は負帰還用抵抗器、１４はインピー
ダンス回路、１５はバッファである。
ック線図、第２図は波形図、第３図は本発明の一実施例
を示すブロック線図、第４図及び第５図は第３図の具体
回路を示す回路図である。 １は低周波信号入力端子、（５′）は平衡形積分器。 ６１は矩形波信号発生器、８は高利得増巾器、９Ｉはパ
ルス出力増巾器、１１は低域通過沖波器、１２は低周波
信号出力端子、１３は負帰還用抵抗器、１４はインピー
ダンス回路、１５はバッファである。
Claims (1)
- １ 反転入力端子、非反転入力端子及び出力端子を有す
る積分器と、この積分器の出力信号が供給される高利得
増幅器と、この高利得増幅器の出力が供給されるパルス
出力増幅器と、このパルス出力増幅器の出力が供給され
る低域通過Ｐ波器と、矩形波信号発生器とを有し、上記
積分器の非反転入力端子に入力信号が供給され、上記パ
ルス出力増幅器の出力の一部が帰還用抵抗器を通じて上
記積分器の反転入力端子に供給され、上記矩形波信号発
生器よりの矩形波信号が搬送波信号としてインピーダン
ス回路を介して上記積分器の反転入力端子に供給され、
上記低域通過Ｐ波器より上記入力信号の増幅された出力
信号が得られるようにしたことを特徴とするパルス幅変
調増巾回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51146325A JPS5947486B2 (ja) | 1976-12-06 | 1976-12-06 | パルス幅変調増巾回路 |
| US05/857,176 US4134076A (en) | 1976-12-06 | 1977-12-02 | Pulse width modulated signal amplifier |
| GB50562/77A GB1591927A (en) | 1976-12-06 | 1977-12-05 | Pulse width modulated signal amplifiers |
| CA292,372A CA1090891A (en) | 1976-12-06 | 1977-12-05 | Pulse width modulated signal amplifier |
| DE2754268A DE2754268C2 (de) | 1976-12-06 | 1977-12-06 | Verstärker für ein impulsbreitenmoduliertes Signal |
| AU31255/77A AU510688B2 (en) | 1976-12-06 | 1977-12-06 | Pulse width modulator |
| FR7736774A FR2373189A1 (fr) | 1976-12-06 | 1977-12-06 | Amplificateur de signaux impulsionnels de largeur modulee |
| NLAANVRAGE7713492,A NL189692C (nl) | 1976-12-06 | 1977-12-06 | Versterker voor pulsbreedte-gemoduleerde signalen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51146325A JPS5947486B2 (ja) | 1976-12-06 | 1976-12-06 | パルス幅変調増巾回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370649A JPS5370649A (en) | 1978-06-23 |
| JPS5947486B2 true JPS5947486B2 (ja) | 1984-11-19 |
Family
ID=15405111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51146325A Expired JPS5947486B2 (ja) | 1976-12-06 | 1976-12-06 | パルス幅変調増巾回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4134076A (ja) |
| JP (1) | JPS5947486B2 (ja) |
| AU (1) | AU510688B2 (ja) |
| CA (1) | CA1090891A (ja) |
| DE (1) | DE2754268C2 (ja) |
| FR (1) | FR2373189A1 (ja) |
| GB (1) | GB1591927A (ja) |
| NL (1) | NL189692C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170606A (en) * | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| US4992749A (en) * | 1988-12-28 | 1991-02-12 | Pioneer Electronic Corporation | Pulse-width modulating amplifier circuit |
| US5157351A (en) * | 1991-08-28 | 1992-10-20 | Sgs-Thomson Microelectronics, Inc. | Insulated gate enhancement mode field effect transistor with slew-rate control on drain output |
| DE69726592T2 (de) * | 1996-10-31 | 2004-11-11 | Bang & Olufsen A/S | Pulsmodulierterkeistungsverstärker mit verbessertem kaskadiertem steuerungsverfahren |
| EP0932932B1 (en) * | 1997-08-12 | 2003-10-01 | Koninklijke Philips Electronics N.V. | Device for amplifying digital signals |
| US6636124B1 (en) | 2001-11-30 | 2003-10-21 | Analog Technologies, Inc. | Method and apparatus for accurate pulse width modulation |
| DE10347227A1 (de) * | 2003-10-06 | 2005-05-04 | Joachim Schumann | Einstieg für ein Schwimmbad |
| JP2005322958A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | Ｄ級アンプ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509479A (en) * | 1966-11-29 | 1970-04-28 | Sperry Rand Corp | Simplified pulse width modulated amplifier |
| JPS5818804B2 (ja) * | 1974-12-18 | 1983-04-14 | ソニー株式会社 | パルス幅変調増巾回路 |
-
1976
- 1976-12-06 JP JP51146325A patent/JPS5947486B2/ja not_active Expired
-
1977
- 1977-12-02 US US05/857,176 patent/US4134076A/en not_active Expired - Lifetime
- 1977-12-05 CA CA292,372A patent/CA1090891A/en not_active Expired
- 1977-12-05 GB GB50562/77A patent/GB1591927A/en not_active Expired
- 1977-12-06 DE DE2754268A patent/DE2754268C2/de not_active Expired
- 1977-12-06 FR FR7736774A patent/FR2373189A1/fr active Granted
- 1977-12-06 AU AU31255/77A patent/AU510688B2/en not_active Expired
- 1977-12-06 NL NLAANVRAGE7713492,A patent/NL189692C/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU510688B2 (en) | 1980-07-10 |
| DE2754268C2 (de) | 1986-04-03 |
| CA1090891A (en) | 1980-12-02 |
| NL189692C (nl) | 1993-06-16 |
| DE2754268A1 (de) | 1978-08-03 |
| GB1591927A (en) | 1981-07-01 |
| AU3125577A (en) | 1979-06-14 |
| FR2373189B1 (ja) | 1984-04-27 |
| NL7713492A (nl) | 1978-06-08 |
| NL189692B (nl) | 1993-01-18 |
| US4134076A (en) | 1979-01-09 |
| JPS5370649A (en) | 1978-06-23 |
| FR2373189A1 (fr) | 1978-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5879342A (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| JPS58146116A (ja) | 電子利得制御装置 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPS58105611A (ja) | 差動増幅器 | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH0527282B2 (ja) | ||
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPS607551Y2 (ja) | パルス幅変調増巾器 | |
| JPH0116050B2 (ja) | ||
| JP2569497B2 (ja) | 掛算器 | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPH0220164B2 (ja) | ||
| KR820000982Y1 (ko) | 펄스폭 변조 증폭회로 | |
| JPS58171105A (ja) | 振幅変調器 | |
| JP2665072B2 (ja) | 増幅回路 | |
| JPH0212735Y2 (ja) | ||
| JP2881770B2 (ja) | Ａｇｃ回路 | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JPS5831768B2 (ja) | トランジスタカイロ | |
| JPS62270Y2 (ja) | ||
| JP2754636B2 (ja) | Ｆｍ復調器 | |
| JPS6325765Y2 (ja) | ||
| JP2881769B2 (ja) | Ａｇｃ回路 |