JP2569497B2 - 掛算器 - Google Patents
掛算器Info
- Publication number
- JP2569497B2 JP2569497B2 JP61202472A JP20247286A JP2569497B2 JP 2569497 B2 JP2569497 B2 JP 2569497B2 JP 61202472 A JP61202472 A JP 61202472A JP 20247286 A JP20247286 A JP 20247286A JP 2569497 B2 JP2569497 B2 JP 2569497B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、周波数変換機能を有する掛算器に関し、特
に低電圧で動作する掛算器に関する。
に低電圧で動作する掛算器に関する。
B.発明の概要 本発明は、所要の掛算出力を得る掛算器において、第
１の信号が入力される第１のトランジスタのコレクタ出
力を第２のトランジスタのベースに入力して第２の信号
がベースに入力される第３のトランジスタと上記第２の
トランジスタをエミッタ共通接続することにより、低電
圧での動作を確保するものである。
１の信号が入力される第１のトランジスタのコレクタ出
力を第２のトランジスタのベースに入力して第２の信号
がベースに入力される第３のトランジスタと上記第２の
トランジスタをエミッタ共通接続することにより、低電
圧での動作を確保するものである。
C.従来の技術 従来、掛算器としては、第２図に示すような、二重平
衡変調器がある。
衡変調器がある。
この第２図に示す二重平衡変調器について簡単に説明
すると、トランジスタQ21,Q22,Q23,Q24,Q25,Q26,Q27に
よって構成され、トランジスタQ21,Q22及びQ25,Q26は差
動増幅するトランジスタ対であり、トランジスタQ23,Q2
7は、それぞれベースに互いに逆相の入力信号（SIGNA
L）が入力され、トランジスタQ24は定電流源として機能
する。搬送波等の局部発振信号（LOCAL）は、上記トラ
ンジスタ対をなす各トランジスタQ21,Q22及びQ25,Q26の
各ベースに互いに逆相の信号で入力される。そして、掛
算出力（OUTPUT）は、上記電源電位Vccに接続された負
荷R21と上記各トランジスタQ21,Q25の各コレクタとの接
続点及び上記電源電位Vccに接続された負荷R21と上記各
トランジスタQ22,Q26の各コレクタとの接続点から取り
出されている。
すると、トランジスタQ21,Q22,Q23,Q24,Q25,Q26,Q27に
よって構成され、トランジスタQ21,Q22及びQ25,Q26は差
動増幅するトランジスタ対であり、トランジスタQ23,Q2
7は、それぞれベースに互いに逆相の入力信号（SIGNA
L）が入力され、トランジスタQ24は定電流源として機能
する。搬送波等の局部発振信号（LOCAL）は、上記トラ
ンジスタ対をなす各トランジスタQ21,Q22及びQ25,Q26の
各ベースに互いに逆相の信号で入力される。そして、掛
算出力（OUTPUT）は、上記電源電位Vccに接続された負
荷R21と上記各トランジスタQ21,Q25の各コレクタとの接
続点及び上記電源電位Vccに接続された負荷R21と上記各
トランジスタQ22,Q26の各コレクタとの接続点から取り
出されている。
D.発明が解決しようとする問題点 このような構成の二重平衡変調器は、電源電位Vccが
例えば1V程度の低電位となったときには、十分に動作で
きないという問題が生ずる。
例えば1V程度の低電位となったときには、十分に動作で
きないという問題が生ずる。
即ち、例えば電源電位Vccを仮に1Vとしたときには、
トランジスタQ24、トランジスタQ23、トランジスタQ21
（他のトランジスタも同様）の飽和状態のコレクタ−エ
ミッタ間電圧Vce（sat）はそれぞれ0.2V程度であり、従
って、掛算出力の最大値と最小値の差が0.4V程度しか得
られないことになる。
トランジスタQ24、トランジスタQ23、トランジスタQ21
（他のトランジスタも同様）の飽和状態のコレクタ−エ
ミッタ間電圧Vce（sat）はそれぞれ0.2V程度であり、従
って、掛算出力の最大値と最小値の差が0.4V程度しか得
られないことになる。
電子機器,ICの低電圧化が進む現状では、低い電圧で
もダイナミックレンジを確保する必要があり、低い電圧
でも十分な動作をする掛算器が望まれている。
もダイナミックレンジを確保する必要があり、低い電圧
でも十分な動作をする掛算器が望まれている。
そこで、本発明は上述の技術的課題に鑑み、低電圧で
も十分に動作できる掛算器の提供をを目的とする。
も十分に動作できる掛算器の提供をを目的とする。
E.問題点を解決するための手段 本発明は、各エミッタが第１の定電流源（Q14）に接
続され、トランジスタ対を構成する第１及び第２のトラ
ンジスタ（Q11,Q12）と、各エミッタが第２の定電流源
（Q15）に接続され、それぞれトランジスタ対を構成す
る第３及び第４のトランジスタ（Q3,Q4）と第５及び第
６のトランジスタ（Q5,Q6）と、エミッタが第３の定電
流源（Q16）に接続され、それぞれトランジスタ対を構
成する第７及び第８のトランジスタ（Q7,Q8）と第９及
び第10のトランジスタ（Q9,Q10）と、上記第１のトラン
ジスタ（Q11）のコレクタ及び上記第３及び第10のトラ
ンジスタ（Q3,Q10）の各ベースが一端に接続され、他端
が電源電位（Ｖcc）に接続された負荷素子（R3）と、上
記第２のトランジスタ（Q12）のコレクタ及び上記第６
及び第７のトランジスタ（Q6,Q7）の各ベースが一端に
接続され、他端が電源電位（Ｖcc）に接続された負荷素
子（R5）と、上記第３及び第７のトランジスタ（Q3,Q
7）の各コレクタが一端に接続され、他端が電源電位
（Ｖcc）に接続された負荷素子（R4）と、上記第６及び
第10のトランジスタ（Q6,Q10）の各コレクタが一端に接
続され、他端が電源電位（Ｖcc）に接続された負荷素子
（R6）とを備え、上記第１及び第２のトランジスタ（Q1
1,Q12）の各ベースに互いに逆相の第１の入力信号（SIG
NAL）が入力されるともに、上記第４及び第５のトラン
ジスタ（Q4,Q5）の各ベースの接続点と上記第８及び第
９のトランジスタ（Q8,Q9）の各ベースの接続点に互い
に逆相の第２の入力信号（LOCAL）が入力され、上記負
荷素子（R4）と上記第３及び第７のトランジスタ（Q3,Q
7）の各コレクタとの接続点と、上記負荷素子（R6）と
上記第６及び第10のトランジスタ（Q6,Q10）の各コレク
タとの接続点から、上記第１の入力信号（SIGNAL）と第
２の入力信号（LOCAL）との掛算出力信号（OUTPUT）を
出力することを特徴とする掛算器により上述の問題点を
解決する。
続され、トランジスタ対を構成する第１及び第２のトラ
ンジスタ（Q11,Q12）と、各エミッタが第２の定電流源
（Q15）に接続され、それぞれトランジスタ対を構成す
る第３及び第４のトランジスタ（Q3,Q4）と第５及び第
６のトランジスタ（Q5,Q6）と、エミッタが第３の定電
流源（Q16）に接続され、それぞれトランジスタ対を構
成する第７及び第８のトランジスタ（Q7,Q8）と第９及
び第10のトランジスタ（Q9,Q10）と、上記第１のトラン
ジスタ（Q11）のコレクタ及び上記第３及び第10のトラ
ンジスタ（Q3,Q10）の各ベースが一端に接続され、他端
が電源電位（Ｖcc）に接続された負荷素子（R3）と、上
記第２のトランジスタ（Q12）のコレクタ及び上記第６
及び第７のトランジスタ（Q6,Q7）の各ベースが一端に
接続され、他端が電源電位（Ｖcc）に接続された負荷素
子（R5）と、上記第３及び第７のトランジスタ（Q3,Q
7）の各コレクタが一端に接続され、他端が電源電位
（Ｖcc）に接続された負荷素子（R4）と、上記第６及び
第10のトランジスタ（Q6,Q10）の各コレクタが一端に接
続され、他端が電源電位（Ｖcc）に接続された負荷素子
（R6）とを備え、上記第１及び第２のトランジスタ（Q1
1,Q12）の各ベースに互いに逆相の第１の入力信号（SIG
NAL）が入力されるともに、上記第４及び第５のトラン
ジスタ（Q4,Q5）の各ベースの接続点と上記第８及び第
９のトランジスタ（Q8,Q9）の各ベースの接続点に互い
に逆相の第２の入力信号（LOCAL）が入力され、上記負
荷素子（R4）と上記第３及び第７のトランジスタ（Q3,Q
7）の各コレクタとの接続点と、上記負荷素子（R6）と
上記第６及び第10のトランジスタ（Q6,Q10）の各コレク
タとの接続点から、上記第１の入力信号（SIGNAL）と第
２の入力信号（LOCAL）との掛算出力信号（OUTPUT）を
出力することを特徴とする掛算器により上述の問題点を
解決する。
F.作用 本発明の掛算器は、第１及び第２のトランジスタ（Q1
1,Q12）は、第１の入力信号（SIGNAL）に対する入力バ
ッファとして機能し、各トランジスタ対を構成している
各トランジスタ（Q3,Q4）、（Q5,Q6）、（Q7,Q8）、（Q
9,Q10）がそれぞれ差動増幅動作を行うことにより第１
の入力信号（SIGNAL）と第２の入力信号（OUTPUT）との
ミキサとして機能する。上記第１及び第２のトランジス
タ（Q11,Q12）は、各トランジスタ（Q3,Q4）、（Q5,Q
6）、（Q7,Q8）、（Q9,Q10）とは、電源電位Vccと接地
との間で多段接続の関係にならず、このため、１つのト
ランジスタのコレクタ−エミッタ間電圧Vce（sat）の分
だけダイナミックレンジを拡げることができる。
1,Q12）は、第１の入力信号（SIGNAL）に対する入力バ
ッファとして機能し、各トランジスタ対を構成している
各トランジスタ（Q3,Q4）、（Q5,Q6）、（Q7,Q8）、（Q
9,Q10）がそれぞれ差動増幅動作を行うことにより第１
の入力信号（SIGNAL）と第２の入力信号（OUTPUT）との
ミキサとして機能する。上記第１及び第２のトランジス
タ（Q11,Q12）は、各トランジスタ（Q3,Q4）、（Q5,Q
6）、（Q7,Q8）、（Q9,Q10）とは、電源電位Vccと接地
との間で多段接続の関係にならず、このため、１つのト
ランジスタのコレクタ−エミッタ間電圧Vce（sat）の分
だけダイナミックレンジを拡げることができる。
G.実施例 本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本発明の掛算器としての実施例は、第１図に示すよう
な２重平衡変調器の例であり、例えば1V程度の低電圧で
も動作特性の良好な二重平衡変調器である。
な２重平衡変調器の例であり、例えば1V程度の低電圧で
も動作特性の良好な二重平衡変調器である。
まず、第１図に示すように、本実施例の二重平衡変調
器は、電源電位Vccに負荷例えばR3を介してコレクタが
接続され、そのエミッタが定電流源例えばトランジスタ
Q14に接続される第１のトランジスタ例えばQ11を有し、
さらに、定電流源例えばトランジスタQ15にエミッタが
共に接続されたトランジスタ対を構成する第2,第３のト
ランジスタ例えばQ3,Q4を有している。また、第１のト
ランジスタ例えばQ11のコレクタは、それぞれ上記第２
のトランジスタ例えばQ3のベースに接続されている。
器は、電源電位Vccに負荷例えばR3を介してコレクタが
接続され、そのエミッタが定電流源例えばトランジスタ
Q14に接続される第１のトランジスタ例えばQ11を有し、
さらに、定電流源例えばトランジスタQ15にエミッタが
共に接続されたトランジスタ対を構成する第2,第３のト
ランジスタ例えばQ3,Q4を有している。また、第１のト
ランジスタ例えばQ11のコレクタは、それぞれ上記第２
のトランジスタ例えばQ3のベースに接続されている。
そして、上記第１のトランジスタQ11のベースには、
第１の信号である入力信号（SIGNAL）が入力されると共
に、上記第３のトランジスタ例えばQ4のベースに第２の
信号（LOCAL）が入力されて、所定の変調された出力信
号（OUTPUT）が例えば抵抗R4と例えばトランジスタQ3の
中点より取り出されている。
第１の信号である入力信号（SIGNAL）が入力されると共
に、上記第３のトランジスタ例えばQ4のベースに第２の
信号（LOCAL）が入力されて、所定の変調された出力信
号（OUTPUT）が例えば抵抗R4と例えばトランジスタQ3の
中点より取り出されている。
すなわち、本実施例の掛算器としての二重平衡変調器
は、第２のトランジスタと第３のトランジスタとからな
るトランジスタ対を４組設けている。この４組のトラン
ジスタ対は、トランジスタQ3,Q4からなるトランジスタ
対と、トランジスタQ6,Q5からなるトランジスタ対と、
トランジスタQ7,Q8からなるトランジスタ対と、トラン
ジスタQ10,Q9からなるトランジスタ対であって、それぞ
れエミッタ共通接続された差動トランジスタ対として設
けられている。このように４組の差動トランジスタ対を
設けることで入力信号と局部発振信号のそれぞれ正相と
逆相の信号を取り扱うことができ、二重平衡変調出力を
得ることができる。そして、さらに上記トランジスタQ
3,Q4と上記トランジスタQ5,Q6の各共通接続されたエミ
ッタは、さらに共通に接続されて、定電流源として機能
するトランジスタQ15に接続され、このトランジスタQ15
は負荷R9を介して接地されている。また、上記トランジ
スタQ7,Q8と上記トランジスタQ9,Q10の各共通接続され
たエミッタは、さらに共通に接続されて、定電流源とし
て機能するトランジスタQ16に接続され、このトランジ
スタQ16は負荷R10を介して接地されている。
は、第２のトランジスタと第３のトランジスタとからな
るトランジスタ対を４組設けている。この４組のトラン
ジスタ対は、トランジスタQ3,Q4からなるトランジスタ
対と、トランジスタQ6,Q5からなるトランジスタ対と、
トランジスタQ7,Q8からなるトランジスタ対と、トラン
ジスタQ10,Q9からなるトランジスタ対であって、それぞ
れエミッタ共通接続された差動トランジスタ対として設
けられている。このように４組の差動トランジスタ対を
設けることで入力信号と局部発振信号のそれぞれ正相と
逆相の信号を取り扱うことができ、二重平衡変調出力を
得ることができる。そして、さらに上記トランジスタQ
3,Q4と上記トランジスタQ5,Q6の各共通接続されたエミ
ッタは、さらに共通に接続されて、定電流源として機能
するトランジスタQ15に接続され、このトランジスタQ15
は負荷R9を介して接地されている。また、上記トランジ
スタQ7,Q8と上記トランジスタQ9,Q10の各共通接続され
たエミッタは、さらに共通に接続されて、定電流源とし
て機能するトランジスタQ16に接続され、このトランジ
スタQ16は負荷R10を介して接地されている。
第１のトランジスタとしてのトランジスタQ11はもう
１つの第１のトランジスタとしてのトランジスタQ12と
エミッタ共通接続されて差動トランジスタ対を構成し、
この共通接続されたエミッタは定電流源として機能する
トランジスタQ14と接続され、該トランジスタQ14は負荷
８を介して接地されている。さらに電源電位Vccと負荷R
3を介して接続するトランジスタQ11のコレクタは上記ト
ランジスタQ3、Q11のそれぞれベースと接続されてお
り、また、電源電位Vccと負荷R5を介して接続するトラ
ンジスタQ12のコレクタは上記トランジスタQ6、Q7のそ
れぞれベースと接続されている。そして、トランジスタ
Q11とトランジスタQ12には互いに逆相の入力信号（SIGN
AL）がベースに入力される。
１つの第１のトランジスタとしてのトランジスタQ12と
エミッタ共通接続されて差動トランジスタ対を構成し、
この共通接続されたエミッタは定電流源として機能する
トランジスタQ14と接続され、該トランジスタQ14は負荷
８を介して接地されている。さらに電源電位Vccと負荷R
3を介して接続するトランジスタQ11のコレクタは上記ト
ランジスタQ3、Q11のそれぞれベースと接続されてお
り、また、電源電位Vccと負荷R5を介して接続するトラ
ンジスタQ12のコレクタは上記トランジスタQ6、Q7のそ
れぞれベースと接続されている。そして、トランジスタ
Q11とトランジスタQ12には互いに逆相の入力信号（SIGN
AL）がベースに入力される。
第２の信号としての局部発振信号（LOCAL）は、エミ
ッタ共通接続されたトランジスタQ1、Q2のトランジスタ
対に互いに逆相の信号で入力され、上記共通接続された
エミッタは定電流源として機能し負荷R7を介して接地さ
れるトランジスタQ13と接続されている。さらに電源電
位Vccと負荷R1を介して接続するトランジスタQ1のコレ
クタは上記トランジスタQ4、Q5のそれぞれベースと接続
されており、また、電源電位Vccと負荷R2を介して接続
するトランジスタQ2のコレクタは上記トランジスタQ8、
Q9のそれぞれベースと接続されている。
ッタ共通接続されたトランジスタQ1、Q2のトランジスタ
対に互いに逆相の信号で入力され、上記共通接続された
エミッタは定電流源として機能し負荷R7を介して接地さ
れるトランジスタQ13と接続されている。さらに電源電
位Vccと負荷R1を介して接続するトランジスタQ1のコレ
クタは上記トランジスタQ4、Q5のそれぞれベースと接続
されており、また、電源電位Vccと負荷R2を介して接続
するトランジスタQ2のコレクタは上記トランジスタQ8、
Q9のそれぞれベースと接続されている。
上記第２のトランジスタとしてのトランジスタQ3のコ
レクタは、負荷R4を介して電源電位Vccと接続し、さら
に上記トランジスタQ7のコレクタと接続し、これが出力
端子の一方となる。また、上記第２のトランジスタとし
てのトランジスタQ10のコレクタは、負荷R6を介して電
源電位Vccと接続し、さらに上記トランジスタQ6のコレ
クタと接続し、出力端子の他方となる。
レクタは、負荷R4を介して電源電位Vccと接続し、さら
に上記トランジスタQ7のコレクタと接続し、これが出力
端子の一方となる。また、上記第２のトランジスタとし
てのトランジスタQ10のコレクタは、負荷R6を介して電
源電位Vccと接続し、さらに上記トランジスタQ6のコレ
クタと接続し、出力端子の他方となる。
なお、上記定電流源として機能するトランジスタQ13,
Q14,Q15,Q16のベースにはバイアス電位（BIAS）が供給
されている。
Q14,Q15,Q16のベースにはバイアス電位（BIAS）が供給
されている。
このような構成を有する本実施例の二重平衡変調器に
おいて、上記第１のトランジスタQ11,Q12は、入力信号
（SIGNAL）のバッファとして機能して、そのコレクタか
ら取り出される出力によって、上記第２のトランジスタ
Q3,Q6,Q7,Q10を駆動する。また、局部発振信号（LOCA
L）はバッファアンプとして機能するトランジスタQ1,Q2
を介して、第３のトランジスタQ4,Q5,Q8,Q9の各ベース
に加えられる。上記トランジスタQ11,Q12を介して入力
信号（SIGNAL）により駆動される各トランジスタQ3,Q6,
Q7,Q10と、上記トランジスタQ1,Q2を介して局部発振信
号（LOCAL）により駆動される各トランジスタQ4,Q5,Q8,
Q9は、互いにトランジスタ対を構成しており、差動増幅
動作を行うので、上記各トランジスタQ4,Q5,Q8,Q9を局
部発振信号（LOCAL）で駆動することにより、上記各ト
ランジスタQ3,Q6,Q7,Q10をスイッチング若しくはそのgm
（相互コンダクタンス）を変化させて、所要の掛算出力
を得ることができる。
おいて、上記第１のトランジスタQ11,Q12は、入力信号
（SIGNAL）のバッファとして機能して、そのコレクタか
ら取り出される出力によって、上記第２のトランジスタ
Q3,Q6,Q7,Q10を駆動する。また、局部発振信号（LOCA
L）はバッファアンプとして機能するトランジスタQ1,Q2
を介して、第３のトランジスタQ4,Q5,Q8,Q9の各ベース
に加えられる。上記トランジスタQ11,Q12を介して入力
信号（SIGNAL）により駆動される各トランジスタQ3,Q6,
Q7,Q10と、上記トランジスタQ1,Q2を介して局部発振信
号（LOCAL）により駆動される各トランジスタQ4,Q5,Q8,
Q9は、互いにトランジスタ対を構成しており、差動増幅
動作を行うので、上記各トランジスタQ4,Q5,Q8,Q9を局
部発振信号（LOCAL）で駆動することにより、上記各ト
ランジスタQ3,Q6,Q7,Q10をスイッチング若しくはそのgm
（相互コンダクタンス）を変化させて、所要の掛算出力
を得ることができる。
このような本実施例の二重平衡変調器においては、所
要の掛算出力を得ることができるが、第１の信号が加え
られるトランジスタと第２の信号が加えられるトランジ
スタとが、電源電位Vccと接地との間で多段接続の関係
にならず、そのため例えば1V程度の低電圧でも十分な動
作を可能とする。
要の掛算出力を得ることができるが、第１の信号が加え
られるトランジスタと第２の信号が加えられるトランジ
スタとが、電源電位Vccと接地との間で多段接続の関係
にならず、そのため例えば1V程度の低電圧でも十分な動
作を可能とする。
すなわち、第２のトランジスタQ3,Q6,Q7,Q10のコレク
タの電位が出力の電位となるが、例えば電源電位Vccを1
Vとした場合に、上記定電流源として機能するトランジ
スタQ15若しくはQ16のコレクタ−エミッタ間電圧Vce（s
at）がおよそ0.2Vであり、また、当該第２のトランジス
タQ3,Q6,Q7,Q10のコレクタ−エミッタ間電圧Vce（sat）
がおよそ0.2Vであることから、その出力電圧（OUTPUT）
の最大値と最小値の電位差はおよそ0.6V程度となる。第
２図に示すような掛算器と比較した場合には、従来の出
力電圧（OUTPUT）の最大値と最小値の電位差である0.4V
を上回るダイナミックレンジが容易に得られることが分
かる。このように本実施例の掛算器である二重平衡変調
器は、例えば1V程度の低電圧でも従来に比し大きな値が
得られる。
タの電位が出力の電位となるが、例えば電源電位Vccを1
Vとした場合に、上記定電流源として機能するトランジ
スタQ15若しくはQ16のコレクタ−エミッタ間電圧Vce（s
at）がおよそ0.2Vであり、また、当該第２のトランジス
タQ3,Q6,Q7,Q10のコレクタ−エミッタ間電圧Vce（sat）
がおよそ0.2Vであることから、その出力電圧（OUTPUT）
の最大値と最小値の電位差はおよそ0.6V程度となる。第
２図に示すような掛算器と比較した場合には、従来の出
力電圧（OUTPUT）の最大値と最小値の電位差である0.4V
を上回るダイナミックレンジが容易に得られることが分
かる。このように本実施例の掛算器である二重平衡変調
器は、例えば1V程度の低電圧でも従来に比し大きな値が
得られる。
なお、上述の実施例においては、掛算器の一例として
二重平衡変調器を説明したが、これに限定されず他の掛
算器に用いても良い。
二重平衡変調器を説明したが、これに限定されず他の掛
算器に用いても良い。
H.発明の効果 本発明は、第１の信号が出力される第１の入力信号に
対する入力バッファとして機能する第１及び第２のトラ
ンジスタ（Q11,Q12）とミキサとして機能する各トラン
ジスタ（Q3,Q4）、（Q5,Q6）、（Q7,Q8）、（Q9,Q10）
とは、電源電圧Vccと接地との間で多段接続の関係にな
らず、このため例えば1V程度の低電圧であっても出力の
最大値と最小値の電位差を大きくすることができる。
対する入力バッファとして機能する第１及び第２のトラ
ンジスタ（Q11,Q12）とミキサとして機能する各トラン
ジスタ（Q3,Q4）、（Q5,Q6）、（Q7,Q8）、（Q9,Q10）
とは、電源電圧Vccと接地との間で多段接続の関係にな
らず、このため例えば1V程度の低電圧であっても出力の
最大値と最小値の電位差を大きくすることができる。
また、第１及び第２のトランジスタ（Q11,Q12）、ト
ランジスタ（Q3,Q4）、トランジスタ（Q5,Q6）、トラン
ジスタ（Q7,Q8）及びトランジスタ（Q9,Q10）はそれぞ
れ差動対を成して構成され、かつ、トランジスタ（Q3,Q
4）とトランジスタ（Q5,Q6）及びトランジスタ（Q7,Q
8）とトランジスタ（Q9,Q10）は互いに差動対を成して
構成される。このため、動作バランスが良く高調波成分
が発生しにくく、またS/Nが大きなものとなる。
ランジスタ（Q3,Q4）、トランジスタ（Q5,Q6）、トラン
ジスタ（Q7,Q8）及びトランジスタ（Q9,Q10）はそれぞ
れ差動対を成して構成され、かつ、トランジスタ（Q3,Q
4）とトランジスタ（Q5,Q6）及びトランジスタ（Q7,Q
8）とトランジスタ（Q9,Q10）は互いに差動対を成して
構成される。このため、動作バランスが良く高調波成分
が発生しにくく、またS/Nが大きなものとなる。
また、負荷阻止（R4）と第３及び第７のトランジスタ
（Q3,Q7）の各コレクタとの第１の接続点と、負荷阻止
（R6）と第６及び第10のトランジスタ（Q6,Q10）の各コ
レクタとの第２の接続点から、第１の入力信号（SIGNA
L）と第２の入力信号（LOCAL）との掛算出力信号（OUTP
UT）を出力しており、該第１の接続点及び第２の接続点
からは、対称性に優れて振幅の大きな信号が出力され
る。
（Q3,Q7）の各コレクタとの第１の接続点と、負荷阻止
（R6）と第６及び第10のトランジスタ（Q6,Q10）の各コ
レクタとの第２の接続点から、第１の入力信号（SIGNA
L）と第２の入力信号（LOCAL）との掛算出力信号（OUTP
UT）を出力しており、該第１の接続点及び第２の接続点
からは、対称性に優れて振幅の大きな信号が出力され
る。
第１図は本発明の掛算器の構成の一例としての二重平衡
変調器の回路図、第２図は従来の掛算器の一例を示す回
路図である。 Q3,Q4……トランジスタ対を構成するトランジスタ Q5,Q6……トランジスタ対を構成するトランジスタ Q7,Q8……トランジスタ対を構成するトランジスタ Q9,Q10……トランジスタ対を構成するトランジスタ Q11,Q12……トランジスタ対を構成するトランジスタ Q14……第１の定電流源となるトランジスタ Q15……第２の定電流源となるトランジスタ Q16……第３の定電流源となるトランジスタ R3,R4,R5,R6……抵抗
変調器の回路図、第２図は従来の掛算器の一例を示す回
路図である。 Q3,Q4……トランジスタ対を構成するトランジスタ Q5,Q6……トランジスタ対を構成するトランジスタ Q7,Q8……トランジスタ対を構成するトランジスタ Q9,Q10……トランジスタ対を構成するトランジスタ Q11,Q12……トランジスタ対を構成するトランジスタ Q14……第１の定電流源となるトランジスタ Q15……第２の定電流源となるトランジスタ Q16……第３の定電流源となるトランジスタ R3,R4,R5,R6……抵抗
Claims (1)
- 【請求項１】各エミッタが第１の定電流源に接続され、
トランジスタ対を構成する第１及び第２のトランジスタ
と、 各エミッタが第２の定電流源に接続され、それぞれトラ
ンジスタ対を構成する第３及び第４のトランジスタと第
５及び第６のトランジスタと、 エミッタが第３の定電流源に接続され、それぞれトラン
ジスタ対を構成する第７及び第８のトランジスタと第９
及び第10のトランジスタと、 上記第１のトランジスタのコレクタ及び上記第３及び第
10のトランジスタの各ベースが一端に接続され、他端が
電源電位に接続された負荷素子と、 上記第２のトランジスタのコレクタ及び上記第６及び第
７のトランジスタの各ベースが一端に接続され、他端が
電源電位に接続された負荷素子と、 上記第３及び第７のトランジスタの各コレクタが一端に
接続され、他端が電源電位に接続された負荷素子と、 上記第６及び第10のトランジスタの各コレクタが一端に
接続され、他端が電源電位に接続された負荷素子とを備
え、 上記第１及び第２のトランジスタの各ベースに互いに逆
相の第１の入力信号が入力されるともに、上記第４及び
第５のトランジスタの各ベースの接続点と上記第８及び
第９のトランジスタの各ベースの接続点に互いに逆相の
第２の入力信号が入力され、 上記負荷素子と上記第３及び第７のトランジスタの各コ
レクタとの接続点と、上記負荷素子と上記第６及び第10
のトランジスタの各コレクタとの接続点から、上記第１
の入力信号と第２の入力信号との掛算出力信号を出力す
ることを特徴とする掛算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202472A JP2569497B2 (ja) | 1986-08-28 | 1986-08-28 | 掛算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202472A JP2569497B2 (ja) | 1986-08-28 | 1986-08-28 | 掛算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356767A JPS6356767A (ja) | 1988-03-11 |
| JP2569497B2 true JP2569497B2 (ja) | 1997-01-08 |
Family
ID=16458085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202472A Expired - Lifetime JP2569497B2 (ja) | 1986-08-28 | 1986-08-28 | 掛算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569497B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2887993B2 (ja) * | 1991-10-25 | 1999-05-10 | 日本電気株式会社 | 周波数ミキサ回路 |
| US5570056A (en) * | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
| US5650743A (en) * | 1995-12-12 | 1997-07-22 | National Semiconductor Corporation | Common mode controlled signal multiplier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60184156U (ja) * | 1984-05-14 | 1985-12-06 | ソニー株式会社 | 掛算回路 |
-
1986
- 1986-08-28 JP JP61202472A patent/JP2569497B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356767A (ja) | 1988-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532637A (en) | Linear low-noise mixer | |
| US4458211A (en) | Integrable signal-processing semiconductor circuit | |
| JPH11509053A (ja) | 低電圧のアプリケーションのためのバイポーラアナログ乗算器 | |
| US3887886A (en) | Balanced modulator circuit | |
| US4587491A (en) | IC class AB amplifier output stage | |
| JP2569497B2 (ja) | 掛算器 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| US20010040477A1 (en) | Circuit configuration for mixing an input signal and an oscillator signal with one another | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| US3743863A (en) | Transistorized electronic circuit employing resistorless bias network | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPS6047503A (ja) | 集積トランジスタ高周波水晶発振回路 | |
| JPH0527282B2 (ja) | ||
| JP3392682B2 (ja) | ミキサー回路 | |
| US5357155A (en) | Dual input signal summer circuit | |
| JPH0239881B2 (ja) | ||
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPS6123852Y2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPH0212735Y2 (ja) | ||
| JP3388604B2 (ja) | 乗算回路 | |
| JP3388603B2 (ja) | 乗算回路 | |
| JPH0974317A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |